CN112817367A - 一种多通道大带宽信号同步产生方法与系统装置 - Google Patents
一种多通道大带宽信号同步产生方法与系统装置 Download PDFInfo
- Publication number
- CN112817367A CN112817367A CN202011594481.5A CN202011594481A CN112817367A CN 112817367 A CN112817367 A CN 112817367A CN 202011594481 A CN202011594481 A CN 202011594481A CN 112817367 A CN112817367 A CN 112817367A
- Authority
- CN
- China
- Prior art keywords
- signal
- synchronous
- clock
- processing unit
- bandwidth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000012545 processing Methods 0.000 claims abstract description 50
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 43
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000007493 shaping process Methods 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 abstract 2
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明提供一种多通道大带宽信号同步产生方法与系统装置，涉及电子电路技术领域。该多通道大带宽信号同步产生方法与系统装置包括时钟处理单元，所述时钟处理单元的输出端固定设有信号产生单元，所述信号产生单元的输入端固定设有信号同步处理单元；所述信号同步处理单元包括同步信号生成模板，所述同步信号生成模板固定设于时钟处理单元的输入端。该多通道大带宽信号同步产生方法与系统装置真正意义上可向多通道输出同步的、大带宽的信号产生系统，本发明可实现产生的多通道信号间相位差保持恒定即实现信号的同步传输，同时大带宽需求下对产生的信号进行同步传输的时钟稳定，保持较高的信号传输质量和较快的同步处理速度。
Description
技术领域
本发明涉及电子电路技术领域，具体为一种多通道大带宽信号同步产生方法与系统装置。
背景技术
多通道大带宽信号同步产生系统广泛应用在仿真测试领域当中,不同的应用场景下往往需要提供通道间具有稳定相位差的信号,这就使得多通道产生系统不但具有向外输出稳定高质量信号的能力,还能控制通道间的相关性。这就需要对多通道的信号产生系统进行同步处理。同步处理后的信号产生系统,实现同一信号经由多个通道处理后向外输出的数据之间相位差保持一致。
现有技术的缺点
传统的多通道信号同步产生系统通常在一块板卡上设计多片数字模拟转换芯片，数字模拟转换芯片的数据和时钟都由FPGA产生来实现。虽然这种传统的处理方法可实现多个数字模拟转换芯片的时序控制，但由于FPGA自身数据处理速率的限制，无法满足在较大带宽要求下同时产生多通道的信号需求。且现有多通道信号同步产生系统的技术已显现出成本高、同步操作复杂等缺点。随着信号处理技术的迅猛发展，以FPGA等大规模可编程逻辑器件的硬件平台为依托，通过外部供给高频稳定的时钟和简便经济的信号采集系统来实现雷达信号模拟具有极大的优越性。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种多通道大带宽信号同步产生方法与系统装置，以解决上述背景技术中提出的问题。
(二)技术方案
为实现以上目的，本发明通过以下技术方案予以实现：一种多通道大带宽信号同步产生方法与系统装置，包括时钟处理单元，所述时钟处理单元的输出端固定设有信号产生单元，所述信号产生单元的输入端固定设有信号同步处理单元；
所述信号同步处理单元包括同步信号生成模板，所述同步信号生成模板固定设于时钟处理单元的输入端，所述同步信号生成模板的输出端固定设有信号调制模块，所述信号调制模块的输出端与信号产生单元相连接，所述同步信号生成模板的输出端与信号产生单元相连接。
优选的，所述同步信号生成模板的的输入端固定设有数据整型模板，所述时钟处理单元的输出端与信号产生单元相连接。
优选的，所述时钟处理单元的输入端固定设有输入端口，所述信号产生单元的输出端固定设有输出端口。
优选的，所述信号产生单元为具有大带宽信号产生功能的DAC芯片组成。
优选的，所述时钟处理单元可稳定输出高频率时钟的时钟芯片组成。
一种多通道大带宽信号同步产生方法，具体步骤如下：
1、如图1所示，在板卡上电后驱动支持大带宽信号产生的DAC芯片，使信号产生单元根据JESD204B协议要求与FPGA之间建立同步关系；
2、若通道间未同步则向信号产生单元发送复位信号，重启全部通道直至所有通道完成同步；
3、如图2所示，FPGA作为平台，首先根据需求产生一组连续的DDS信号，按照信号产生单元的信号处理规则对数据进行整型；
4、FPGA根据与信号产生单元来自同一时钟源的时钟，向信号调制模块发送整型后的连续信号；
5、在执行调制后信号以JESD204B协议和来自时钟处理单元的参考时钟脉冲作为参考，向信号产生单元发送同步处理后的数据；
6、根据具体要求，调整信号产生单元的信号频率实现大带宽信号的传输。
本发明提供了一种多通道大带宽信号同步产生方法与系统装置，其具备的有益效果如下：
该多通道大带宽信号同步产生方法与系统装置实现真正意义上可向多通道输出同步的、大带宽的信号产生系统，本发明可实现产生的多通道信号间相位差保持恒定即实现信号的同步传输，同时大带宽需求下对产生的信号进行同步传输的时钟稳定，保持较高的信号传输质量和较快的同步处理速度。
附图说明
图1是在本发明一种优选实施方式中多通道大带宽信号产生实现方法的原理框图，
图2使在本发明一种优选实施方式中FPGA产生多通道信号的同步实现方法的原理框图。
图中：1、时钟处理单元；2、信号产生单元；3、信号同步处理单元；4、信号调制模块；5、数据整型模板；6、同步信号生成模板；7、输出端口；8、输入端口。
具体实施方式
本发明实施例提供一种多通道大带宽信号同步产生方法与系统装置，如图1-2所示，包括时钟处理单元1，所述时钟处理单元1可稳定输出高频率时钟的时钟芯片组成，所述时钟处理单元1的输入端固定设有输入端口8，所述信号产生单元2的输出端固定设有输出端口7，所述信号产生单元2为具有大带宽信号产生功能的DAC芯片组成，所述时钟处理单元1的输出端固定设有信号产生单元2，所述信号产生单元2的输入端固定设有信号同步处理单元3；
所述信号同步处理单元3包括同步信号生成模板6，所述同步信号生成模板6的的输入端固定设有数据整型模板5，所述时钟处理单元1的输出端与信号产生单元2相连接，所述同步信号生成模板6固定设于时钟处理单元1的输入端，所述同步信号生成模板6的输出端固定设有信号调制模块4，所述信号调制模块4的输出端与信号产生单元2相连接，所述同步信号生成模板6的输出端与信号产生单元2相连接；
一种多通道大带宽信号同步产生方法，具体步骤如下：
1、如图1所示，在板卡上电后驱动支持大带宽信号产生的DAC芯片，使信号产生单元根据JESD204B协议要求与FPGA之间建立同步关系；
2、若通道间未同步则向信号产生单元发送复位信号，重启全部通道直至所有通道完成同步；
3、如图2所示，FPGA作为平台，首先根据需求产生一组连续的DDS信号，按照信号产生单元的信号处理规则对数据进行整型；
4、FPGA根据与信号产生单元来自同一时钟源的时钟，向信号调制模块发送整型后的连续信号；
5、在执行调制后信号以JESD204B协议和来自时钟处理单元的参考时钟脉冲作为参考，向信号产生单元发送同步处理后的数据；
6、根据具体要求，调整信号产生单元的信号频率实现大带宽信号的传输。
实施方式具体为：本发明由三部分组成，第一部分为FPGA等大规模可编程逻辑器件的硬件平台，第二部分为具有大带宽信号产生功能的DAC芯片组成的信号产生单元，第三部分为具有多组输出端口，并可稳定输出高频率时钟的时钟芯片组成的时钟处理单元。
第二部分：
本发明通过驱动1片支持大带宽信号采集的DAC芯片实现多个通道的大带宽信号产生功能；同时，搭载可稳定输出至少2组5GHz(频率可增加)频率的时钟芯片用于向DAC芯片和FPGA提供同步时钟作为DAC芯片产生信号和FPGA进行信号同步处理的参考依据。FPGA在同步时钟下产生的信号以JESD204B协议向DAC进行传输，保证FPGA和DAC之间传输的同步性和稳定性。DAC在接收到来自FPGA的信号后，以时钟处理单元提供的参考时钟脉冲作为依据，向外输出2组具有相同相位的信号，FPAG与DAC进行同步期间FPGA多次向DAC复位进行调整，保证信号产生单元发出的信号与FPGA输出的信号保持一致。
第三部分：
本发明多通道大带宽信号同步采集实现方法的步骤为：
1.如图1所示，在板卡上电后驱动支持大带宽信号产生的DAC芯片，使信号产生单元根据JESD204B协议要求与FPGA之间建立同步关系；
2.若通道间未同步则向信号产生单元发送复位信号，重启全部通道直至所有通道完成同步；
3.如图2所示，FPGA作为平台，首先根据需求产生一组连续的DDS信号，按照信号产生单元的信号处理规则对数据进行整型；
4.FPGA根据与信号产生单元来自同一时钟源的时钟，向信号调制模块发送整型后的连续信号；
5.在执行调制后信号以JESD204B协议和来自时钟处理单元的参考时钟脉冲作为参考，向信号产生单元发送同步处理后的数据；
根据具体要求，调整信号产生单元的信号频率实现大带宽信号的传输。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (6)
1.一种多通道大带宽信号同步产生装置，包括时钟处理单元(1)，其特征在于：所述时钟处理单元(1)的输出端固定设有信号产生单元(2)，所述信号产生单元(2)的输入端固定设有信号同步处理单元(3)；
所述信号同步处理单元(3)包括同步信号生成模板(6)，所述同步信号生成模板(6)固定设于时钟处理单元(1)的输入端，所述同步信号生成模板(6)的输出端固定设有信号调制模块(4)，所述信号调制模块(4)的输出端与信号产生单元(2)相连接，所述同步信号生成模板(6)的输出端与信号产生单元(2)相连接。
2.根据权利要求1所述的一种多通道大带宽信号同步产生方法与系统装置，其特征在于：所述同步信号生成模板(6)的的输入端固定设有数据整型模板(5)，所述时钟处理单元(1)的输出端与信号产生单元(2)相连接。
3.根据权利要求1所述的一种多通道大带宽信号同步产生方法与系统装置，其特征在于：所述时钟处理单元(1)的输入端固定设有输入端口(8)，所述信号产生单元(2)的输出端固定设有输出端口(7)。
4.根据权利要求1所述的一种多通道大带宽信号同步产生方法与系统装置，其特征在于：所述信号产生单元(2)为具有大带宽信号产生功能的DAC芯片组成。
5.根据权利要求1所述的一种多通道大带宽信号同步产生方法与系统装置，其特征在于：所述时钟处理单元(1)可稳定输出高频率时钟的时钟芯片组成。
6.根据权利要求1所述的一种多通道大带宽信号同步产生方法，具体步骤如下：
1、如图1所示，在板卡上电后驱动支持大带宽信号产生的DAC芯片，使信号产生单元根据JESD204B协议要求与FPGA之间建立同步关系；
2、若通道间未同步则向信号产生单元发送复位信号，重启全部通道直至所有通道完成同步；
3、如图2所示，FPGA作为平台，首先根据需求产生一组连续的DDS信号，按照信号产生单元的信号处理规则对数据进行整型；
4、FPGA根据与信号产生单元来自同一时钟源的时钟，向信号调制模块发送整型后的连续信号；
5、在执行调制后信号以JESD204B协议和来自时钟处理单元的参考时钟脉冲作为参考，向信号产生单元发送同步处理后的数据；
6、根据具体要求，调整信号产生单元的信号频率实现大带宽信号的传输。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011594481.5A CN112817367A (zh) | 2020-12-29 | 2020-12-29 | 一种多通道大带宽信号同步产生方法与系统装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011594481.5A CN112817367A (zh) | 2020-12-29 | 2020-12-29 | 一种多通道大带宽信号同步产生方法与系统装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112817367A true CN112817367A (zh) | 2021-05-18 |
Family
ID=75855233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011594481.5A Withdrawn CN112817367A (zh) | 2020-12-29 | 2020-12-29 | 一种多通道大带宽信号同步产生方法与系统装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112817367A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113468005A (zh) * | 2021-06-29 | 2021-10-01 | 展讯通信（上海）有限公司 | 芯片验证系统及其时钟电路 |
-
2020
- 2020-12-29 CN CN202011594481.5A patent/CN112817367A/zh not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113468005A (zh) * | 2021-06-29 | 2021-10-01 | 展讯通信（上海）有限公司 | 芯片验证系统及其时钟电路 |
| CN113468005B (zh) * | 2021-06-29 | 2023-02-24 | 展讯通信（上海）有限公司 | 芯片验证系统及其时钟电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113467696B (zh) | 多通道ad数据同步传输系统 | |
| CN108631809B (zh) | 一种多通道数字tr组件 | |
| CN112187276B (zh) | 多通道dac采样同步系统 | |
| CN109617552B (zh) | 多通道模数转换系统及其转换方法 | |
| CN110222001B (zh) | 基于PXIe机箱的反馈控制系统及反馈控制方法 | |
| CN111953320B (zh) | 用于图像传感器的高精度同步模数混合信号发生器 | |
| CN104809996B (zh) | 基于fpga实现mipi多种lane数的数据信号的方法和装置 | |
| CN112817367A (zh) | 一种多通道大带宽信号同步产生方法与系统装置 | |
| CN106507017B (zh) | 一种实现v-by-one的fpga芯片和相应的v-by-one处理方法 | |
| CN107247252A (zh) | 产生多路相参模拟信号的装置 | |
| CN215910833U (zh) | 一种多通道大带宽信号同步产生装置 | |
| CN113109773A (zh) | 一种基于vpx的分布式雷达回波信号模拟系统及方法 | |
| US10261539B2 (en) | Separate clock synchronous architecture | |
| CN115936130A (zh) | 基于fpga的多片dac脉冲输出同步与相位调节方法及系统 | |
| CN105515610A (zh) | 一种数字接收机模块及其信号处理方法与射频卡布线方法 | |
| CN105116802B (zh) | 一种确定性时钟抖动的产生装置及方法 | |
| WO2022247852A1 (zh) | 多通道信号的同步方法、电源模块、电子设备及电源设备 | |
| CN115097898A (zh) | 基于jesd204b协议的多板同步波形输出装置及通信设备 | |
| CN112596449A (zh) | 一种多通道大带宽的信号同步采集方法与系统 | |
| CN111277265A (zh) | 一种基于fpga的多通道da信号同步装置及方法 | |
| CN209861022U (zh) | 一种多路sdi视频收发装置 | |
| CN113708764A (zh) | 一种基于fpga的多片高速dac同步系统 | |
| CN112671461A (zh) | 一种空间光调制器集群控制方法及系统 | |
| CN111273252A (zh) | 一种基于多块dds同步的去斜处理方法 | |
| CN116578164B (zh) | 多通道相参信号生成装置和多通道相参信号源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210518 |
|
| WW01 | Invention patent application withdrawn after publication |