CN112802758A - 基板制备方法及基板结构、芯片封装方法及芯片封装结构 - Google Patents

基板制备方法及基板结构、芯片封装方法及芯片封装结构 Download PDF

Info

Publication number
CN112802758A
CN112802758A CN202011576413.6A CN202011576413A CN112802758A CN 112802758 A CN112802758 A CN 112802758A CN 202011576413 A CN202011576413 A CN 202011576413A CN 112802758 A CN112802758 A CN 112802758A
Authority
CN
China
Prior art keywords
glass substrate
substrate
sub
layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011576413.6A
Other languages
English (en)
Other versions
CN112802758B (zh
Inventor
杨斌
罗绍根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN202011576413.6A priority Critical patent/CN112802758B/zh
Publication of CN112802758A publication Critical patent/CN112802758A/zh
Application granted granted Critical
Publication of CN112802758B publication Critical patent/CN112802758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种基板制备方法及基板结构、芯片封装方法及芯片封装结构，包括：提供第一玻璃衬底，在其内嵌入若干导电柱，并使导电柱一端与第一玻璃衬底的表面平齐，另一端凸出于第一玻璃衬底形成凸台，制得第一子基板；提供厚度与凸台长度等长的第二玻璃衬底，在其一侧开设线路槽以及在线路槽内开设若干过孔，在线路槽内制作第一重布线层，并使过孔为通孔，制得第二子基板；将第一子基板与第二子基板贴合，使凸台嵌入至过孔内，并使凸台端面与第二玻璃衬底的表面平齐。采用该方法制得的基板结构的线路互连稳定性好，便于贴装芯片，可避免贴装芯片后再对基板结构进行开孔制备导电柱，可有效降低芯片封装时产生的翘曲现象，提高产品良率。

Description

基板制备方法及基板结构、芯片封装方法及芯片封装结构
技术领域
本发明涉及集成电路技术领域，具体涉及一种基板制备方法及基板结构、芯片封装方法及芯片封装结构。
背景技术
随着电子产品小型化和集成化的潮流，微电子封装技术的高密度化已在新一代电子产品上逐渐成为主流。为了顺应新一代电子产品的发展，尤其是手机、笔记本、智能穿戴设备等产品的发展，芯片向密度更高、速度更快、尺寸更小、成本更低等方向发展。
在封装过程中，由于塑胶、硅及金属等材料的热膨胀系数的差别，导致这几种材料的体积变化不同步，从而产生应力并导致翘曲。其中，芯片与注塑材料热膨胀系数的差别使注塑材料冷却过程中产生的应力是封装技术中翘曲产生的最主要原因。
此外，在芯片扇出型封装过程中，通常需要对包覆的倒装芯片的塑封层钻孔处理在电镀制作导电柱，从而实现将倒转芯片电性引出。在开孔过程中，开孔的深度不易控制，容易损伤芯片或者击穿其他导电线路，影响芯片封装结构的良率。
发明内容
本发明的目的在于提供一种基板制备方法及采用该方法制得的基板结构，该基板结构的线路互连稳定性好，便于贴装芯片，可避免贴装芯片后再对基板结构进行开孔制备导电柱，可以有效降低芯片封装时产生的翘曲现象，提高产品良率。
为达此目的，本发明采用以下技术方案：
提供一种基板制备方法，包括：
提供第一玻璃衬底，在所述第一玻璃衬底内嵌入若干导电柱，并使所述导电柱的一端与所述第一玻璃衬底的表面平齐，另一端凸出于所述第一玻璃衬底形成凸台，制得第一子基板；
提供厚度与所述凸台的长度等长的第二玻璃衬底，在所述第二玻璃衬底的一侧开设线路槽以及在所述线路槽内开设若干贯穿所述第二玻璃衬底的过孔，在所述线路槽内制作第一重布线层，并使所述过孔为通孔，制得第二子基板；
将所述第一子基板与所述第二子基板贴合在一起，并使所述凸台对准嵌入至所述过孔内，并使所述凸台的端面与所述第二玻璃衬底远离所述第一玻璃衬底的表面平齐。
本发明通过在第一玻璃衬底内嵌入导电柱并使该导电柱凸出于第一玻璃衬底形成凸台，以制得第一子基板；通过在第二玻璃衬底内嵌入第一重布线层并开设贯穿第二玻璃衬底且与第一重布线层接触的过孔，以制得第二子基板；将凸台对准过孔嵌入，并将第一子基板与第二子基板贴合，使第一重布线层通过导电柱实现双面电性引出，提高了第一子基板与第二子基板之间的线路互连稳定性；制得的基板结构便于贴装芯片，可避免贴装芯片后再对基板结构进行开孔制备导电柱，采用的玻璃材质的衬底可以有效降低芯片封装时产生的翘曲现象，提高了产品良率。
进一步地，所述第一子基板具体采用以下步骤制备：
提供第一玻璃衬底，在所述第一玻璃衬底的一侧贴第一感光干膜，曝光显影后形成若干窗口；
于所述窗口内针对所述第一玻璃衬底开设TGV通孔；
在所述TGV通孔内制作导电柱，并使所述导电柱的一端面与所述第一玻璃衬底的表面平齐，以及使所述导电柱的另一端面凸出于所述第一玻璃衬底形成凸台；
去除残留的所述第一感光干膜。
具体地，为了形成带有凸台的导电柱，可以在第一玻璃衬底的一侧贴一带有凹槽的临时载板，凹槽的结构可以根据具体情况进行设计，在该临时载板上贴临时键合材料，通过电镀在TGV通孔内制作导电柱后，再进行拆键合处理，从而使该导电柱具有凸出于第一玻璃衬底的凸台，具体不再赘述。
进一步地，所述第二子基板具体采用以下步骤制备：
提供第二玻璃衬底，在所述第二玻璃衬底一侧开设线路槽以及在所述线路槽内开设贯穿所述第二玻璃衬底的过孔；
在所述线路槽内及所述过孔表面制作第一种子层；
在所述第一种子层上贴第二感光干膜，曝光显影后形成第一图形化孔，并使残留的第二感光干膜覆盖所述过孔；
在所述第一图形化孔内制作第一重布线层；
去除所述线路槽上残留的所述第二感光干膜以及所述线路槽上外露于所述第一重布线层的所述第一种子层，制得第二子基板。
其中，第二感光干膜可填充满过孔，以避免在电镀制作第一重布线层时电镀材料渗入至过孔内影响后续导电柱顺利嵌入至过孔内。
进一步地，所述TGV通孔、所述线路槽以及所述过孔的开设方法为：对待开孔区域进行激光聚焦改性，以破坏该区域的分子链结构，然后采用药水进行刻蚀；其中，术语“待开孔区域”指的是TGV通孔、所述线路槽以及所述过孔的待开设位置。
优选地，所述药水为氢氟酸类溶液，进一步优选氢氟酸溶液或者氟化氢铵溶液。
本发明中，根据玻璃衬底厚度及待开孔(TGV通孔、线路槽以及过孔)的深度控制激光聚焦改性的时间，然后采用氢氟酸类溶液进行浸泡，以对激光聚焦改性后的玻璃区域进行刻蚀，从而制得需要的TGV通孔、线路槽以及过孔。
本发明中，开孔方法不限于上述记载的方法，还可以次选机械钻孔或者直接采用激光开孔的方式，具体不再赘述。
本发明中，将所述第一子基板和/或所述第二子基板沾上纳米金属粉末，通过热压使所述第一子基板与所述第二子基板贴合，并使所述导电柱嵌入至所述过孔内与所述第一重布线层电连接，采用该方法可以进一步提高第一子基板和第二子基板的界面结合稳定性；
或者，对所述第一子基板和所述第二子基板进行等离子体清洗处理，然后通过静电吸附使所述第一子基板与所述第二子基板贴合，并使所述导电柱嵌入至所述过孔内与所述第一重布线层电连接。
另一方面，提供一种采用所述的基板制备方法制得的基板结构，包括：
第一玻璃衬底和嵌入至所述第一玻璃衬底内的导电柱，所述导电柱的一端与所述第一玻璃衬底的表面平齐，另一端凸出于所述第一玻璃衬底形成凸台；
第二玻璃衬底，位于所述第一玻璃衬底的一侧，且所述第二玻璃衬底的厚度等于所述凸台的长度；
嵌入至所述第二玻璃衬底内的第一重布线层和与所述第一重布线层接触并贯穿所述第二玻璃衬底的过孔，所述第一重布线层的表面与所述第二玻璃衬底靠近所述第一玻璃衬底的一表面平齐；
所述凸台嵌入至所述过孔内并与所述第一重布线层电连接。
作为基板结构的一种优选方案，还包括第一金属连接层，所述第一金属连接层填充于所述凸台与所述过孔之间的间隙内。该第一金属连接层即所述的纳米金属粉末通过热压后形成，以提高导电柱与第一重布线层之间的连接稳定性。
本发明的目的之二在于提供一种芯片封装方法及采用该方法制得的芯片封装结构，该芯片封装方法的制备基于上述技术方案中的基板制备方法，芯片封装方便，降低了翘曲现象，且芯片的信号输出稳定，提高了产品良率。
一方面，提供一种芯片封装方法，包括以下步骤：
根据所述的基板制备方法制得基板结构，在所述基板结构的第一玻璃衬底上制作与所述导电柱电连接的第二重布线层；
提供若干芯片，将所述芯片倒装于所述第二重布线层上并进行塑封；
在所述基板结构的第二玻璃衬底上制作阻焊层并使所述导电柱外露；
提供若干金属凸台，在所述导电柱的位置植入所述金属凸台。
具体地，第二重布线层具体以下步骤制得：
S100a、提供采用所述的基板制备方法制得的基板结构，在所述基板结构的第一玻璃衬底上制作第二种子层；
S100b、在所述第二种子层上贴第三感光干膜，对所述第三感光干膜进行曝光显影处理，形成第二图形化孔；
S100c、在所述第二图形化孔内制作第二重布线层；
S100d、去除残留的所述第三感光干膜以及外露的所述第二种子层。
本发明在第一玻璃衬底上制作第二种子层之后再制作第二重布线层，提高了第二重布线层在第一玻璃衬底上的附着稳定性，同时减小了倒装芯片的贴装位置的局限范围，便于芯片封装。
进一步地，将所述芯片沾上纳米金属粉末，然后倒装于所述第二重布线层上，采用激光由所述第二玻璃衬底远离所述所述第一玻璃衬底的一侧进行烧结，使所述芯片固定于所述第二重布线层上，再进行塑封。采用激光从背面进行烧结以使芯片的I/O口与第二重布线层固定连接，避免损伤第二重布线层，并且提高了芯片的贴装稳定性。
另一方面，提供一种采用所述的芯片封装方法制得的芯片封装结构，包括：
基板结构；
第二重布线层，位于所述基板结构的第一玻璃衬底远离第二玻璃衬底的一侧并与导电柱电连接；
若干芯片，倒装于所述第二重布线层上；
塑封层，位于所述第一玻璃衬底远离所述第二玻璃衬底的一侧并覆盖所述芯片及所述第二重布线层；
阻焊层，位于所述第二玻璃衬底远离所述第一玻璃衬底的一侧，且所述阻焊层上开设有供导电柱外露的焊接位；
若干金属凸台，位于所述焊接位内并与所述导电柱电连接。
其中，基板结构即为采用上述基板制备方法制得的基板结构，具体不再赘述。
本发明的有益效果：
(1)、本发明通过在第一玻璃衬底嵌入导电柱制得第一子基板以及在第二玻璃衬底嵌入第一重布线层，并在第一重布线层开设贯穿第二玻璃衬底的过孔以制得第二子基板，再将第一子基板与第二子基板贴合，使第一重布线层通过导电柱实现双面电性引出，制得的基板结构可便于贴装芯片，可避免贴装芯片后再对基板进行开孔制备导电柱，采用的玻璃材质的衬底可以有效降低芯片封装时产生的翘曲现象，提高了产品良率；
(2)、导电柱靠近第二玻璃衬底的一端凸出于所述第一玻璃衬底形成凸台，凸台插入过孔内与所述第一重布线层电连接，以提高基板结构的界面结合稳定性；
(3)、对待开孔区域进行激光聚焦改性，破坏该区域的分子链结构，然后采用药水进行刻蚀；尤其对于第二玻璃衬底上的线路槽及过孔的开设而言，采用该方法可以使线路槽及过孔一次开设成型，提高了开孔效率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一所述的第一玻璃衬底开设TGV通孔后的剖视示意图。
图2是本发明实施例一所述的TGV通孔内制作导电柱后的剖视示意图。
图3是本发明实施例一所述的第二玻璃衬底开设线路槽和过孔后的剖视示意图。
图4是本发明实施例一所述的线路槽内制作第一重布线层后的剖视示意图。
图5是本发明实施例一所述的基板结构的剖视示意图。
图6是本发明实施例一所述的基板结构的第一玻璃衬底上制作第二重布线层后的剖视示意图。
图7是本发明实施例一所述的芯片倒装于第二重布线层后的剖视示意图。
图8是本发明实施例一所述的芯片塑封后的剖视示意图。
图9是本发明实施例一所述的第二玻璃衬底上制作的阻焊层开设焊接位后的剖视示意图。
图10是本发明实施例一所述的在焊接位植入金属凸台后的剖视示意图。
图中：
11、第一玻璃衬底；12、TGV通孔；13、导电柱；
21、第二玻璃衬底；22、线路槽；23、过孔；24、第一重布线层；
31、第二重布线层；32、芯片；33、塑封层；34、阻焊层；35、金属凸台。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例一
本实施例的芯片封装方法包括以下步骤：
S10、制备第一子基板：
S10a、提供第一玻璃衬底11，在第一玻璃衬底11的一侧贴第一感光干膜，曝光显影后形成若干窗口；
S10b、于窗口内针对第一玻璃衬底11开设TGV通孔12，参考图1；
S10c、在TGV通孔12内制作导电柱13，并使导电柱13的一端面与第一玻璃衬底11的表面平齐，以及使导电柱13的另一端面凸出于第一玻璃衬底11形成凸台，参考图2；
S10d、去除残留的第一感光干膜。
S20、制备第二子基板：
S20a、提供厚度与凸台长度相同的第二玻璃衬底21，根据第一重布线层24的线路及导电柱13的位置设计好线路槽22的开设区域及线路槽22内过孔23的开设位置，然后进行激光聚焦改性，改性后采用氢氟酸溶液进行浸泡，以对激光聚焦改性区域进行刻蚀，从而在第二玻璃衬底21一侧开设出线路槽22以及在线路槽22内开设出贯穿第二玻璃衬底21的过孔23，参考图3；
S20b、通过真空溅射在线路槽22内及过孔23表面制作第一种子层；
S20c、在第一种子层上贴第二感光干膜以及在过孔内23填充满第二感光干膜，曝光显影后形成第一图形化孔，并使残留的第二感光干膜覆盖过孔23；
S20d、通过电镀在第一图形化孔内制作第一重布线层24；
S20e、去除线路槽22上残留的和过孔23内的第二感光干膜以及线路槽22上外露于第一重布线层24的第一种子层，制得第二子基板，参考图4。
S30、第一子基板与第二子基板贴合：
将第一子基板和/或第二子基板沾上纳米铜粉，将凸台对准嵌入至过孔23内，通过热压使第一子基板与第二子基板贴合，并使导电柱13与第一重布线层24电连接，且凸台的端面与第二玻璃衬底21远离第一玻璃衬底11的表面平齐，制得如图5所示的基板结构；
S40、芯片封装：
S40a、通过真空溅射在基板结构的第一玻璃衬底11上制作第二种子层；
S40b、在第二种子层上贴第三感光干膜，对第三感光干膜进行曝光显影处理，形成第二图形化孔；
S40c、通过电镀在第二图形化孔内制作第二重布线层31；
S40d、去除残留的第三感光干膜以及外露的第二种子层，参考图6；
S40e、提供若干芯片32，将芯片32沾上纳米铜粉后倒装于第二重布线层31上，采用激光由第二玻璃衬底21的一侧进行烧结，使芯片32固定于第二重布线层31上，参考图7；
S40f、对芯片32进行塑封，形成塑封层33，参考图8；
S40g、在基板结构的第二玻璃衬底21上制作阻焊层34并形成使导电柱13外露的焊接位，参考图9；
S40h、提供若干金属凸台35，在焊接位植入与导电柱13电连接的金属凸台35，参考图10。
采用上述方法制得的基板结构如图5所示，包括：
第一玻璃衬底11和嵌入至第一玻璃衬底11内的导电柱13，导电柱13的一端与第一玻璃衬底11的表面平齐，另一端凸出于第一玻璃衬底11形成凸台；
第二玻璃衬底21，位于第一玻璃衬底11的一侧，且第二玻璃衬底21的厚度等于凸台的长度；
嵌入至第二玻璃衬底21内的第一重布线层24和与第一重布线层24接触并贯穿第二玻璃衬底21的过孔23，第一重布线层24的表面与第二玻璃衬底21靠近第一玻璃衬底11的一表面平齐；
凸台嵌入至过孔23内并与第一重布线层24电连接；
第一金属连接层，填充于凸台与过孔23之间的间隙内。
采用上述方法制得的芯片封装结构如图10所示，包括：
基板结构；
第二重布线层31，位于基板结构的第一玻璃衬底11远离第二玻璃衬底21的一侧并与导电柱13电连接；
若干芯片32，倒装于第二重布线层31上；
塑封层33，位于第一玻璃衬底11远离第二玻璃衬底21的一侧并覆盖芯片32及第二重布线层31；
阻焊层34，位于第二玻璃衬底21远离第一玻璃衬底11的一侧，且阻焊层34上开设有供导电柱13外露的焊接位；
若干金属凸台35，位于焊接位内并与导电柱13电连接。
本实施例中，优选锡球作为金属凸台35，也可以采用其他金属材质，具体不再赘述。
实施例二
本实施例的芯片封装方法与上述实施例一基本相同(附图可参考上述实施例一中的附图，且相同的部件沿用相同的附图标记)，区别在于步骤S20a及步骤S30：
S20a、提供第二玻璃衬底21，根据第一重布线层24的线路及导电柱13的位置设计好线路槽22的开设区域及线路槽22内过孔23的开设位置，然后进行激光聚焦改性，改性后采用氟化氢铵溶液进行浸泡，以对激光聚焦改性区域进行刻蚀，从而在第二玻璃衬底21一侧开设出线路槽22以及在线路槽22内开设出贯穿第二玻璃衬底21的过孔23。
S30、第一子基板与第二子基板贴合：
将第一子基板和第二子基板进行等离子体清洗，然后通过静电吸附使第一子基板与第二子基板贴合，并使导电柱13嵌入至过孔23内与第一重布线层24电连接，且导电柱13的凸台的端面与第二玻璃衬底21的表面平齐。
本实施例的方法中制得的基板结构和芯片封装结构均与上述实施例一相同，具体不再赘述。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (10)

1.一种基板制备方法，其特征在于，包括：
提供第一玻璃衬底，在所述第一玻璃衬底内嵌入若干导电柱，并使所述导电柱的一端与所述第一玻璃衬底的表面平齐，另一端凸出于所述第一玻璃衬底形成凸台，制得第一子基板；
提供厚度与所述凸台的长度等长的第二玻璃衬底，在所述第二玻璃衬底的一侧开设线路槽以及在所述线路槽内开设若干贯穿所述第二玻璃衬底的过孔，在所述线路槽内制作第一重布线层，并使所述过孔为通孔，制得第二子基板；
将所述第一子基板与所述第二子基板贴合在一起，使所述凸台对准嵌入至所述过孔内，并使所述凸台的端面与所述第二玻璃衬底远离所述第一玻璃衬底的表面平齐。
2.根据权利要求1所述的基板制备方法，其特征在于，所述第一子基板具体采用以下步骤制备：
提供第一玻璃衬底，在所述第一玻璃衬底的一侧贴第一感光干膜，曝光显影后形成若干窗口；
于所述窗口内针对所述第一玻璃衬底开设TGV通孔；
在所述TGV通孔内制作导电柱，并使所述导电柱的一端面与所述第一玻璃衬底的表面平齐，以及使所述导电柱的另一端面凸出于所述第一玻璃衬底形成凸台；
去除残留的所述第一感光干膜。
3.根据权利要求1所述的基板制备方法，其特征在于，所述第二子基板具体采用以下步骤制备：
提供第二玻璃衬底，在所述第二玻璃衬底一侧开设线路槽以及在所述线路槽内开设贯穿所述第二玻璃衬底的过孔；
在所述线路槽内及所述过孔表面制作第一种子层；
在所述第一种子层上贴第二感光干膜，曝光显影后形成第一图形化孔，并使残留的第二感光干膜覆盖所述过孔；
在所述第一图形化孔内制作第一重布线层；
去除所述线路槽上残留的所述第二感光干膜以及所述线路槽上外露于所述第一重布线层的所述第一种子层，制得第二子基板。
4.根据权利要求2或3所述的基板制备方法，其特征在于，所述TGV通孔、所述线路槽以及所述过孔的开设方法为：对待开孔区域进行激光聚焦改性，然后采用药水进行刻蚀；
优选地，所述药水为氢氟酸类溶液，进一步优选氢氟酸溶液或者氟化氢铵溶液。
5.根据权利要求1所述的基板制备方法，其特征在于，将所述第一子基板和/或所述第二子基板沾上纳米金属粉末，通过热压使所述第一子基板与所述第二子基板贴合，并使所述导电柱嵌入至所述过孔内与所述第一重布线层电连接；
或者，对所述第一子基板和所述第二子基板进行等离子体清洗处理，然后通过静电吸附使所述第一子基板与所述第二子基板贴合，并使所述导电柱嵌入至所述过孔内与所述第一重布线层电连接。
6.一种采用权利要求1至5任一项所述的基板制备方法制得的基板结构，其特征在于，包括：
第一玻璃衬底和嵌入至所述第一玻璃衬底内的导电柱，所述导电柱的一端与所述第一玻璃衬底的表面平齐，另一端凸出于所述第一玻璃衬底形成凸台；
第二玻璃衬底，位于所述第一玻璃衬底的一侧，且所述第二玻璃衬底的厚度等于所述凸台的长度；
嵌入至所述第二玻璃衬底内的第一重布线层和与所述第一重布线层接触并贯穿所述第二玻璃衬底的过孔，所述第一重布线层的表面与所述第二玻璃衬底靠近所述第一玻璃衬底的一表面平齐；
所述凸台嵌入至所述过孔内并与所述第一重布线层电连接。
7.根据权利要求6所述的基板结构，其特征在于，还包括第一金属连接层，所述第一金属连接层填充于所述凸台与所述过孔之间的间隙内。
8.一种芯片封装方法，其特征在于，包括以下步骤：
根据权利要求1至5任一项所述的基板制备方法制得基板结构，在所述基板结构的第一玻璃衬底上制作与所述导电柱电连接的第二重布线层；
提供若干芯片，将所述芯片倒装于所述第二重布线层上并进行塑封；
在所述基板结构的第二玻璃衬底上制作阻焊层并使所述导电柱外露；
提供若干金属凸台，在所述导电柱的位置植入所述金属凸台。
9.根据权利要求8所述的芯片封装方法，其特征在于，将所述芯片沾上纳米金属粉末，然后倒装于所述第二重布线层上，采用激光由所述第二玻璃衬底远离所述所述第一玻璃衬底的一侧进行烧结，使所述芯片固定于所述第二重布线层上，再进行塑封。
10.一种采用权利要求8或9所述的芯片封装方法制得的芯片封装结构，其特征在于，包括：
基板结构；
第二重布线层，位于所述基板结构的第一玻璃衬底远离第二玻璃衬底的一侧并与导电柱电连接；
若干芯片，倒装于所述第二重布线层上；
塑封层，位于所述第一玻璃衬底远离所述第二玻璃衬底的一侧并覆盖所述芯片及所述第二重布线层；
阻焊层，位于所述第二玻璃衬底远离所述第一玻璃衬底的一侧，且所述阻焊层上开设有供导电柱外露的焊接位；
若干金属凸台，位于所述焊接位内并与所述导电柱电连接。
CN202011576413.6A 2020-12-28 2020-12-28 基板制备方法及基板结构、芯片封装方法及芯片封装结构 Active CN112802758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011576413.6A CN112802758B (zh) 2020-12-28 2020-12-28 基板制备方法及基板结构、芯片封装方法及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011576413.6A CN112802758B (zh) 2020-12-28 2020-12-28 基板制备方法及基板结构、芯片封装方法及芯片封装结构

Publications (2)

Publication Number Publication Date
CN112802758A true CN112802758A (zh) 2021-05-14
CN112802758B CN112802758B (zh) 2022-08-05

Family

ID=75805987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011576413.6A Active CN112802758B (zh) 2020-12-28 2020-12-28 基板制备方法及基板结构、芯片封装方法及芯片封装结构

Country Status (1)

Country Link
CN (1) CN112802758B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289203A1 (en) * 2003-05-19 2006-12-28 Dai Nippon Printing Co., Ltd. Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board
JP2010129650A (ja) * 2008-11-26 2010-06-10 Kyocera Corp 複合配線基板の製造方法
JP2012227310A (ja) * 2011-04-19 2012-11-15 Panasonic Corp セラミックス多層基板とその製造方法
TW201349974A (zh) * 2012-05-28 2013-12-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
US20140085846A1 (en) * 2012-09-24 2014-03-27 Qing Ma Microelectronic structures having laminated or embedded glass routing structures for high density packaging
CN106206466A (zh) * 2016-08-17 2016-12-07 友达光电（昆山）有限公司 玻璃中介层结构及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060289203A1 (en) * 2003-05-19 2006-12-28 Dai Nippon Printing Co., Ltd. Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board
JP2010129650A (ja) * 2008-11-26 2010-06-10 Kyocera Corp 複合配線基板の製造方法
JP2012227310A (ja) * 2011-04-19 2012-11-15 Panasonic Corp セラミックス多層基板とその製造方法
TW201349974A (zh) * 2012-05-28 2013-12-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
US20140085846A1 (en) * 2012-09-24 2014-03-27 Qing Ma Microelectronic structures having laminated or embedded glass routing structures for high density packaging
CN106206466A (zh) * 2016-08-17 2016-12-07 友达光电（昆山）有限公司 玻璃中介层结构及其制备方法

Also Published As

Publication number Publication date
CN112802758B (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
US6309912B1 (en) Method of interconnecting an embedded integrated circuit
CN102479762B (zh) 散热增益型半导体组件
KR100635409B1 (ko) 마이크로일렉트로닉 패키지의 제조를 위한 투여 프로세스
US8674514B2 (en) Wiring board, manufacturing method of the wiring board, and semiconductor package
US6020629A (en) Stacked semiconductor package and method of fabrication
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
US20120187577A1 (en) Direct Edge Connection for Multi-Chip Integrated Circuits
US7408257B2 (en) Packaging chip and packaging method thereof
CN109712894A (zh) 在部件承载件中嵌入具有预连接柱的部件
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
CN104576421A (zh) 半导体器件和用于制造半导体器件的方法
CN110600438A (zh) 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
CN112928035B (zh) 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
US11129314B2 (en) Stepped component assembly accommodated within a stepped cavity in component carrier
CN112802757B (zh) 基板制备方法及基板结构、芯片封装方法及芯片封装结构
CN112768364A (zh) 一种板级三维芯片封装结构及其制备方法
CN107195617A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
JP2005064446A (ja) 積層用モジュールの製造方法
KR101009187B1 (ko) 인쇄회로기판 및 그 제조방법
CN112802758B (zh) 基板制备方法及基板结构、芯片封装方法及芯片封装结构
CN112635335B (zh) 芯片封装方法及芯片封装结构
CN111106013B (zh) Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN214588740U (zh) 具有屏蔽功能的芯片封装结构
CN214123863U (zh) 一种板级倒装芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230404

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.