CN112802748A - 降低氮化镓器件台面隔离漏电流的方法 - Google Patents

降低氮化镓器件台面隔离漏电流的方法 Download PDF

Info

Publication number
CN112802748A
CN112802748A CN202011642789.2A CN202011642789A CN112802748A CN 112802748 A CN112802748 A CN 112802748A CN 202011642789 A CN202011642789 A CN 202011642789A CN 112802748 A CN112802748 A CN 112802748A
Authority
CN
China
Prior art keywords
leakage current
mesa
gallium nitride
layer
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011642789.2A
Other languages
English (en)
Other versions
CN112802748B (zh
Inventor
康玄武
赵志波
郑英奎
魏珂
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202011642789.2A priority Critical patent/CN112802748B/zh
Publication of CN112802748A publication Critical patent/CN112802748A/zh
Application granted granted Critical
Publication of CN112802748B publication Critical patent/CN112802748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种降低氮化镓器件台面隔离漏电流的方法，包括：制备氮化镓器件，自下而上顺次包括衬底、外延结构层和电极层；采用ICP刻蚀氮化镓器件的外延结构层，形成台面结构；在快速退火炉中进行退火处理，修复刻蚀损伤；退火处理时，选用气体为O2、N2、Ar中的一种或几种，温度范围为300℃～550℃，退火所用时间范围为60s～180s。本公开工艺简单，降低漏电流效果明显，能够显著提升器件的电学性能。

Description

降低氮化镓器件台面隔离漏电流的方法
技术领域
本公开涉及半导体器件和集成电路可靠性技术领域，尤其涉及一种降低氮化镓器件台面隔离漏电流的方法。
背景技术
氮化镓(GaN)器件因其在高频、高压、大功率方面相比Si器件表现出极大的优势，因此近几年被广泛的研究并取得了巨大的进步。在氮化镓器件的制备过程中器件隔离是一个必要的工艺环节。一般常用的器件隔离方法有离子注入隔离和台面刻蚀隔离两种方法。相比注入隔离工艺，台面隔离工艺步骤简单，对设备要求低，成本比价低，因此GaN器件隔离一般采用台面隔离工艺。由于氮化镓材料结构稳定很难进行湿法刻蚀且干法刻蚀相比湿法刻蚀具有刻蚀速率快各向异性好等特点，因此常常采用干法刻蚀进行氮化镓器件的隔离工艺。
但台面隔离工艺仍有一些问题没有被解决，刻蚀隔离后漏电高就是问题之一，这将导致器件关态漏电流大，增加额外的噪声源，稳定性降低等问题。
发明内容
(一)要解决的技术问题
本公开提供了一种降低氮化镓器件台面隔离漏电流的方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种降低氮化镓器件台面隔离漏电流的方法，包括：
步骤A，制备氮化镓器件样品，自下而上顺次包括衬底、外延结构层和电极层；
步骤B，采用光刻胶/介质层掩膜形成台面图形；
步骤C，采用ICP法或RIE法，刻蚀氮化镓器件的外延结构层，形成台面；
步骤D，把所述氮化镓器件样品放入HCl或者磷酸进行腐蚀处理表面，腐蚀掉表面残留物和损伤层；
通过等离子体设备对所述台面下方区域进行氧等离子体处理，同时样品托在等离子体腔内的温度保持100℃以上；
进行后退火处理，使得所述样品表面悬挂键与氧结合，并且在所述等离子体腔内部保持高温，以此将氧注入到到氮化镓晶格内；通过后退火处理形成表层氧化层以及晶格重塑；退火处理时，选用气体为O2、N2、Ar中的一种或几种，退火上升时间为1s～30s，温度范围为300℃～600℃，退火所用时间范围为60s～180s。
在本公开的一些实施例中，还包括：
步骤E，在步骤D前，对台面隔离漏电流进行第一次测量；
步骤F，在步骤D后，对台面隔离漏电流进行第二次测量；
步骤G，比较步骤E中第一次测量结果和步骤F中第二次测量结果，得到隔离漏电流在步骤D前后的变化。
在本公开的一些实施例中，还包括：
步骤E’，在步骤D前，对台面隔离的欧姆接触特性进行第一次测量，并对传输线TLM测量，提取接触电阻；
步骤F’，在步骤D后，对台面隔离的欧姆接触特性进行第二次测量，并对传输线TLM测量，提取接触电阻；
步骤G’，比较步骤E’中第一次测量结果和步骤F’中第二次测量结果，得到接触电阻在步骤D前后的变化。
在本公开的一些实施例中，步骤D中刻蚀外延结构层形成的台面结构为一个或多个。
在本公开的一些实施例中，所述外延结构层自下而上顺次包括：GaN层、势垒层和盖帽层，所述势垒层材料为A1GaN，所述盖帽层材料为GaN。
在本公开的一些实施例中，所述外延结构层自下而上顺次包括：GaN层和n型GaN层
在本公开的一些实施例中，所述外延结构层自下而上顺次包括：GaN层和p型GaN。
在本公开的一些实施例中，所述电极层材料选用Ti/Al/Ni/Au中的任一种或者Ti/Al/x中任一种；所述电极层厚度为200nm～500nm；
所述衬底材料为硅或蓝宝石、碳化硅以及氮化铝中一种或多种；所述衬底材料为硅时，所述外延结构层的尺寸为2英寸、3英寸、4英寸、6英寸、8英寸中的任一种；所述衬底材料为蓝宝石时，所述外延结构层的尺寸为2英寸或4英寸。
在本公开的一些实施例中，步骤B中，ICP刻蚀外延结构层采用的气体为Cl2、BCl3、Ar、O2、N2、C2H2中的一种或多种。
在本公开的一些实施例中，步骤C后还包括：
步骤H，采用干法打底胶，去除台面上方的掩膜；
步骤I，采用干法或者湿法工艺去除底胶，去除台面上方的光刻胶掩膜以及残留物。
(三)有益效果
从上述技术方案可以看出，本公开降低氮化镓器件台面隔离漏电流的方法至少具有以下有益效果其中之一或其中一部分：
(1)本公开对台面进行退火处理，工艺简单，降低漏电流效果明显，能够显著提升器件的电学性能。
(2)本公开对台面进行退火处理，还利于降低泄漏电流。
附图说明
图1为本公开实施例降低氮化镓器件台面隔离漏电流的方法的方框图。
图2为本公开实施例台面剖面结构示意图。
图3为本公开实施例一种外延结构层结构示意图。
图4为本公开实施例另一种外延结构层结构示意图。
图5为本公开实施例再一种外延结构层结构示意图。
图6为本公开第一实施例中台面隔离漏电流测试结构选用的ISO结构示意图。
图7为本公开第一实施例中退火处理前后隔离漏电流的对比示意图。
图8为本公开第二实施例中欧姆接触测试结构选用的TLM结构示意图。
图9为本公开第二实施例中退火处理前后接触电阻的对比示意图。
【附图中本公开实施例主要元件符号说明】
1-衬底；
2-GaN层；
3-势垒层；
4-盖帽层；
5-电极层；
6-n型GaN层；
7-p型GaN层。
具体实施方式
本公开提供了一种降低氮化镓器件台面隔离漏电流的方法，包括：制备氮化镓器件，自下而上顺次包括衬底、外延结构层和电极层；采用ICP刻蚀氮化镓器件的外延结构层，形成台面结构；在快速退火炉中进行退火处理，修复刻蚀损伤；退火处理时，选用气体为O2、N2、Ar中的一种或几种，温度范围为300℃～550℃，退火所用时间范围为60s～180s。本公开工艺简单，降低漏电流效果明显，能够显著提升器件的电学性能。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。
在本公开的第一个示例性实施例中，提供了一种降低氮化镓器件台面隔离漏电流的方法。图1为本公开实施例降低氮化镓器件台面隔离漏电流的方法的方框图。如图1所示，本公开降低氮化镓器件台面隔离漏电流的方法，包括：
步骤A，制备氮化镓器件样品，自下而上顺次包括衬底、外延结构层和电极层。如图3所示，外延结构层包括自下而上顺次包括：GaN层、势垒层和盖帽层，所述势垒层材料为A1GaN，所述盖帽层材料为GaN。在外延结构层上分别沉积结构为Ti/Al/Ni/Au的金属，并采用快速热退火形成欧姆金属，得到电极层。如图4所示，本公开还提供的外延结构层自下而上顺次包括：GaN层和n型GaN层。如图5所示，本公开再提供的外延结构层自下而上顺次包括：GaN层和p型GaN。
步骤B，采用光刻胶掩膜形成台面图形。
步骤C，采用ICP刻蚀氮化镓器件的外延结构层，形成台面结构，如图2所示。本公开中选用的ICP刻蚀机是真空进片不锈钢反应室系统，本领域技术人员应该可以理解的是，能够实现ICP刻蚀即可。等离子体由反应室上部的感应功率源产生。该功率源与一个工作在13.56MHz，1kW的射频发生器相连，离子能量通过一个射频偏压获得。等离子与外延结构层发生物理轰击刻蚀和化学反应腐蚀两种作用，刻蚀形成台面结构。本公开所使用ICP刻蚀的条件为：DC功率250W，RF功率20W，反应室压力为1Pa，反应气体选用Cl2、BCl3、Ar、O2、N2、C2H2中的一种或多种。刻蚀时间为4个周期，使二维电子气被完全移除，实现器件的电气隔离。应当说明的是，本领域技术人员在另一实施例中采用RIE法，刻蚀氮化镓器件的外延结构层，同样能够实现形成台面的效果。
步骤H，采用干法打底胶，去除台面上方的掩膜。
步骤I，采用于法或者湿法工艺去除底胶，去除台面上方的光刻胶掩膜以及残留物。
步骤D，进行退火处理，修复刻蚀损伤。具体包括：
把所述氮化镓器件样品放入HCl或者磷酸进行腐蚀处理表面，腐蚀掉表面残留物和损伤层；
通过等离子体设备对所述台面下方区域进行氧等离子体处理，同时样品托在等离子体腔内的温度保持100℃以上；
进行后退火处理，使得所述样品表面悬挂键与氧结合，并且在所述等离子体腔内部保持高温，以此将氧注入到到氮化镓晶格内；通过后退火处理形成表层氧化层以及晶格重塑。
退火处理时，选用气体为O2、N2、Ar中的一种或几种，退火上升时间为1s～30s，温度范围为300℃～600℃，退火所用时间范围为60s～180s。进一步的，关于退火设备可以选用快速退火炉、炉管退火炉、激光退火炉或者微波退火炉中任一种，本公开中不再具体限定。
对隔离漏电流在退火前后的变化进行检测，包括步骤：
步骤E，在步骤D前，对台面隔离漏电流进行第一次测量。使用安捷伦B1500测试设备对台面结构的漏电流进行第一次测量。如图6所示，选用测试结构为ISO，所测试的间距为10um。
步骤F，在步骤D后，对台面隔离漏电流进行第二次测量；
步骤G，比较步骤E中第一次测量结果和步骤F中第二次测量结果，得到隔离漏电流在步骤D前后的变化。通过对比退火处理前后的台面隔离漏电流可以发现处理后漏电流下降了多个数量级，达到了nA/mm数量级，如图7所示。
本公开还提供如下实施例：
实施例1：
将样品放入快速退火炉(退火炉设备型号：AG610)中，分别进行不同气体氛围(O2、N2、Ar中的一种或几种)的退火处理，处理温度范围为300℃，处理时间范围为60s，退火上升时间为1s。使用测试设备对台面结构的漏电流进行第一次测量。在退火步骤后对台面隔离漏电流进行第二次测量。
实施例2：
将样品放入激光退火炉中，分别进行不同气体氛围(O2、N2、Ar中的一种或几种)的退火处理，处理温度范围为600℃，处理时间范围为180s，退火上升时间为30s。使用测试设备对台面结构的漏电流进行第一次测量。在退火步骤后对台面隔离漏电流进行第二次测量。
实施例3：
将样品放入炉管退火炉中，分别进行不同气体氛围(O2、N2、Ar中的一种或几种)的退火处理，处理温度范围为450℃，处理时间范围为120s，退火上升时间为15s。使用测试设备对台面结构的漏电流进行第一次测量。在退火步骤后对台面隔离漏电流进行第二次测量。
最后，对处理后不同尺寸和不同衬底的样品进行变温实验(变温实验所用到的设备依旧是B1500)，温度从0℃升至150℃，通过测量发现台面隔离漏电仅仅升高了1个数量级，说明采用本公开提供的降低氮化镓器件台面隔离漏电流的方法处理后的效果可以在0℃-150℃下稳定的保持。关于不同尺寸和不同衬底的选择，提供下述作为参考，衬底材料为硅时，外延结构层的尺寸为2英寸、3英寸、4英寸、6英寸、8英寸中的任一种；衬底材料为蓝宝石时，外延结构层的尺寸为2英寸或3英寸。
在本公开的第二个示例性实施例中，提供了一种降低氮化镓器件台面隔离漏电流的方法。与第一实施例的降低氮化镓器件台面隔离漏电流的方法相比，本实施例降低氮化镓器件台面隔离漏电流的方法的区别在于：在退火处理前后分别对台面隔离的欧姆接触特性进行测量。具体包括：
步骤E’，在步骤D前，对台面隔离的欧姆接触特性进行第一次测量，并对传输线TLM测量，提取接触电阻；
步骤F’，在步骤D后，对台面隔离的欧姆接触特性进行第二次测量，并对传输线TLM测量，提取接触电阻；
步骤G’，比较步骤E’中第一次测量结果和步骤F’中第二次测量结果，得到接触电阻在步骤D前后的变化。
图8为本公开第二实施例中退火处理前后隔离漏电流的对比示意图。如图8所示，欧姆接触测试结构选用TLM结构。图9为本公开第二实施例中退火处理前后接触电阻的对比示意图。如图9所示，对比处理前后TLM 6um间距的电压电流曲线可以发现处理前后几乎没有变化，说明本公开方法不会对之前形成的欧姆接触产生影响。
本公开还提供如下实施例：
实施例4：
将样品放入快速退火炉中，分别进行不同气体氛围(O2、N2、Ar中的一种或几种)的退火处理，处理温度范围为300℃，处理时间范围为60s，退火上升时间为1s。对台面隔离的欧姆接触特性进行第一次测量，并对传输线TLM测量，提取接触电阻。在退火步骤后对台面隔离的欧姆接触特性进行第二次测量。
实施例5：
将样品放入微波退火炉中，分别进行不同气体氛围(O2、N2、Ar中的一种或几种)的退火处理，处理温度范围为600℃，处理时间范围为180s，退火上升时间为30s。对台面隔离的欧姆接触特性进行第一次测量。在退火步骤后对台面隔离的欧姆接触特性进行第二次测量。
实施例6：
将样品放入激光退火炉中，分别进行不同气体氛围(O2、N2、Ar中的一种或几种)的退火处理，处理温度范围为450℃，处理时间范围为120s，退火上升时间为15s。对台面隔离的欧姆接触特性进行第一次测量。在退火步骤后对台面隔离的欧姆接触特性进行第二次测量。
至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
依据以上描述，本领域技术人员应当对本公开降低氮化镓器件台面隔离漏电流的方法有了清楚的认识。
综上所述，本公开提供一种降低氮化镓器件台面隔离漏电流的方法，通过退火表面处理后使GaN器件隔离漏电下降，从而提高器件的电学性能。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。
再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种降低氮化镓器件台面隔离漏电流的方法，包括：
步骤A，制备氮化镓器件样品，自下而上顺次包括衬底、外延结构层和电极层；
步骤B，采用光刻胶/介质层掩膜形成台面图形；
步骤C，采用ICP法或RIE法，刻蚀氮化镓器件的外延结构层，形成台面；
步骤D，把所述氮化镓器件样品放入HCl或者磷酸进行腐蚀处理表面，腐蚀掉表面残留物和损伤层；
通过等离子体设备对所述台面下方区域进行氧等离子体处理，同时样品托在等离子体腔内的温度保持100℃以上；
进行后退火处理，使得所述样品表面悬挂键与氧结合，并且在所述等离子体腔内部保持高温，以此将氧注入到到氮化镓晶格内；通过后退火处理形成表层氧化层以及晶格重塑；退火处理时，选用气体为O2、N2、Ar中的一种或几种，退火上升时间为1s～30s，温度范围为300℃～600℃，退火所用时间范围为60s～180s。
2.根据权利要求1所述的降低氮化镓器件台面隔离漏电流的方法，其中，还包括：
步骤E，在步骤D前，对台面隔离漏电流进行第一次测量；
步骤F，在步骤D后，对台面隔离漏电流进行第二次测量；
步骤G，比较步骤E中第一次测量结果和步骤F中第二次测量结果，得到隔离漏电流在步骤D前后的变化。
3.根据权利要求1所述的降低氮化镓器件台面隔离漏电流的方法，其中，还包括：
步骤E’，在步骤D前，对台面隔离的欧姆接触特性进行第一次测量，并对传输线TLM测量，提取接触电阻；
步骤F’，在步骤D后，对台面隔离的欧姆接触特性进行第二次测量，并对传输线TLM测量，提取接触电阻；
步骤G’，比较步骤E’中第一次测量结果和步骤F’中第二次测量结果，得到接触电阻在步骤D前后的变化。
4.根据权利要求1所述的降低氮化镓器件台面隔离漏电流的方法，其中，步骤D中刻蚀外延结构层形成的台面结构为一个或多个。
5.根据权利要求1所述的降低氮化镓器件台面隔离漏电流的方法，其中，所述外延结构层自下而上顺次包括：GaN层、势垒层和盖帽层，所述势垒层材料为AlGaN，所述盖帽层材料为GaN。
6.根据权利要求1所述的降低氮化镓器件台面隔离漏电流的方法，其中，所述外延结构层自下而上顺次包括：GaN层和n型GaN层。
7.根据权利要求1所述的降低氮化镓器件台面隔离漏电流的方法，其中，所述外延结构层自下而上顺次包括：GaN层和p型GaN。
8.根据权利要求1至7中任一项所述的降低氮化镓器件台面隔离漏电流的方法，其中，
所述电极层材料选用Ti/Al/Ni/Au中的任一种或者Ti/Al/x中任一种；所述电极层厚度为200nm～500nm；
所述衬底材料为硅或蓝宝石、碳化硅以及氮化铝中一种或多种；所述衬底材料为硅时，所述外延结构层的尺寸为2英寸、3英寸、4英寸、6英寸、8英寸中的任一种；所述衬底材料为蓝宝石时，所述外延结构层的尺寸为2英寸或4英寸。
9.根据权利要求1至7中任一项所述的降低氮化镓器件台面隔离漏电流的方法，其中，步骤B中，ICP刻蚀外延结构层采用的气体为Cl2、BCl3、Ar、O2、N2、C2H2中的一种或多种。
10.根据权利要求1至7中任一项所述的降低氮化镓器件台面隔离漏电流的方法，其中，步骤C后还包括：
步骤H，采用干法打底胶，去除台面上方的掩膜；
步骤I，采用干法或者湿法工艺去除底胶，去除台面上方的光刻胶掩膜以及残留物。
CN202011642789.2A 2020-12-30 2020-12-30 降低氮化镓器件台面隔离漏电流的方法 Active CN112802748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011642789.2A CN112802748B (zh) 2020-12-30 2020-12-30 降低氮化镓器件台面隔离漏电流的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011642789.2A CN112802748B (zh) 2020-12-30 2020-12-30 降低氮化镓器件台面隔离漏电流的方法

Publications (2)

Publication Number Publication Date
CN112802748A true CN112802748A (zh) 2021-05-14
CN112802748B CN112802748B (zh) 2022-12-27

Family

ID=75809260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011642789.2A Active CN112802748B (zh) 2020-12-30 2020-12-30 降低氮化镓器件台面隔离漏电流的方法

Country Status (1)

Country Link
CN (1) CN112802748B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838384A (zh) * 2006-03-10 2006-09-27 中国科学院上海微系统与信息技术研究所 一种因干法刻蚀受损伤的氮化镓基材料的回复方法
CN103021814A (zh) * 2012-12-25 2013-04-03 上海新储集成电路有限公司 一种氮化镓基半导体材料外延复合衬底的制备方法
CN103077891A (zh) * 2013-01-21 2013-05-01 桂林电子科技大学 基于超级结的氮化镓hemt器件及制备方法
CN106158960A (zh) * 2015-04-17 2016-11-23 北京大学 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN107275187A (zh) * 2017-06-26 2017-10-20 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制备方法、退火方法
US20200227271A1 (en) * 2018-12-21 2020-07-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of etching a dielectric layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838384A (zh) * 2006-03-10 2006-09-27 中国科学院上海微系统与信息技术研究所 一种因干法刻蚀受损伤的氮化镓基材料的回复方法
CN103021814A (zh) * 2012-12-25 2013-04-03 上海新储集成电路有限公司 一种氮化镓基半导体材料外延复合衬底的制备方法
CN103077891A (zh) * 2013-01-21 2013-05-01 桂林电子科技大学 基于超级结的氮化镓hemt器件及制备方法
CN106158960A (zh) * 2015-04-17 2016-11-23 北京大学 基于数字化湿法栅刻蚀技术形成GaN增强型MOSFET及制备方法
CN107275187A (zh) * 2017-06-26 2017-10-20 镓特半导体科技（上海）有限公司 自支撑氮化镓层及其制备方法、退火方法
US20200227271A1 (en) * 2018-12-21 2020-07-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of etching a dielectric layer

Also Published As

Publication number Publication date
CN112802748B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
US7749901B2 (en) Method for forming a tapered via of a semiconductor device
EP2669951A1 (en) Method for producing semiconductor device, and semiconductor device
CN108649071B (zh) 半导体器件及其制造方法
CN112038408B (zh) 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法
CN108565283A (zh) GaN基T型栅高频器件及其制备方法和应用
CN101894791B (zh) 接触孔的形成方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN103928524B (zh) 带有n型漂移层台面的碳化硅umosfet器件及制作方法
CN112802748B (zh) 降低氮化镓器件台面隔离漏电流的方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN106684132B (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
CN110707158B (zh) 阳极边缘浮空的GaN微波二极管及制备方法
CN107591326A (zh) 一种低损伤GaN/AlGaN HEMT栅槽刻蚀方法
CN101350311A (zh) AlGaN/GaN MISHEMT器件的制备方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
CN113871454A (zh) 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法
Li et al. Enhanced Performance of GaN Schottky Barrier Diodes by Oxygen Plasma Treatment
Chang et al. Effect of TiN barrier layer in Cu-based ohmic contact of AlGaN/GaN high electron mobility transistor
CN114188362A (zh) 一种特殊结构的soi及其制备方法
CN113809154A (zh) 一种氮化物势垒应力调制器件及其制备方法
CN106876471A (zh) 双槽umosfet器件
CN109346405B (zh) 一种GaN基SBD倒装芯片的制备方法
CN108695156B (zh) 改善iii族氮化物mis-hemt欧姆接触的方法及mis-hemt器件
CN109755308A (zh) 半导体结构和高电子迁移率晶体管的制造方法
Khan et al. GaN LEDs fabricated using SF6 plasma RIE

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant