CN112769404A - 放大器 - Google Patents

Abstract

本发明提供一种放大器。放大器(1)为具有三个FET(Tr1～Tr3)的多级放大器，在FET(Tr2)中，漏极与FET(Tr3)的栅极以交流的方式连接，源极以直流的方式接地，在FET(Tr1)中，漏极与FET(Tr2)的栅极以交流的方式连接，源极以直流的方式接地，栅极接收高频信号，在FET(Tr3)中，漏极接收偏置电流并输出放大信号，源极以交流的方式接地，FET(Tr1、Tr2)各自的漏极经由在将高频信号的波长设为λ时具有λ/4的长度的电气长度的传输线路(Z2、Z3)而与FET(Tr3)的源极以直流的方式连接，FET(Tr3)的尺寸大于FET(Tr1、Tr2)的尺寸。

Description

放大器

技术领域

本发明的一个方面涉及放大电信号的放大器。

背景技术

作为放大高频的电信号的放大器的结构，已知例如如专利文献1：日本特开平7-283657号公报所记载的那样，包括三个场效应晶体管(FET：Field Effect Transistor)的结构。该放大器根据输入的信号或输出的信号的包络线的大小，来改变向作为有源元件的FET的栅极施加的栅极偏压。

另外，专利文献2：日本特开2014-72696号公报所记载的放大器是具有多个FET的多级放大电路，具有从多个FET的漏极向源极供给的电流共用化的结构。通过这样的结构，能够减少消耗电力，通过削减电源电路，还能够缩小电路尺寸。

在上述专利文献2所记载的放大器中，在前级侧设置尺寸(例如，栅极宽度)较小的FET，并使后级侧的FET的尺寸大于前级侧的FET的尺寸，这在减少消耗电力及增益的线性度方面是合适的。另一方面，在向多级连接的FET供给的电流共用化的现有结构中，存在功率效率下降的趋势。在上述专利文献2所记载的放大器中，使初级FET的尺寸小于后级FET的尺寸，并且设置与初级FET并联连接的电流分流电路，而对从后级FET流出的电流的一部分进行分流，由此实现增益的线性度。但是，在这样的结构中，流入到电流分流电路的电流成为空闲电流，对信号放大没有贡献。因此，期望在放大器中兼顾降低消耗电力和增益的线性度。

发明内容

本公开的一个方面所涉及的放大器是具有分别包括第1电流端子、第2电流端子及控制端子的N个第1晶体管至第N(N为3以上的整数)晶体管的多级放大器，在第m(m为满足1<m<N的整数)晶体管中，第1电流端子与第m+1晶体管的控制端子以交流的方式连接，第2电流端子以直流的方式接地，在第1晶体管中，第1电流端子与第2晶体管的控制端子以交流的方式连接，第2电流端子以直流的方式接地，控制端子接收高频信号，在第N晶体管中，第1电流端子接收偏置电流且输出放大信号，第2电流端子以交流的方式接地，该第1晶体管至第N-1晶体管各自的第1电流端子经由在将该高频信号的波长设为λ时具有λ/4的长度的电气长度的传输线路而分别与该第N晶体管的该第2电流端子以直流的方式连接，该第N晶体管的尺寸大于该第1晶体管至第N-1晶体管的尺寸。

附图说明

图1为实施方式的放大器的电路图。

图2为表示图1的放大器的电路图案的图。

图3为变形例的放大器的电路图。

图4A为表示实施方式的应用例的结构的图。

图4B为表示实施方式的应用例的结构的图。

具体实施方式

以下，参照附图对本公开的实施方式进行说明。另外，在附图的说明中，对同一要素标注同一附图标记，并省略重复的说明。

[放大器的结构]

图1为实施方式的放大器的电路图。如图1所示，放大器1是放大高频信号(例如，数十GHz频带的高频信号)的电路，具有三个晶体管多级连接的结构。即，放大器1具备分别具有栅极(控制端子)、漏极(第1电流端子)及源极(第2电流端子)的三个场效应晶体管即第1～第3FETTr1、Tr2、Tr3。上述第1～第3FETTr1、Tr2、Tr3设定为第1及第2FETTr1、Tr2的尺寸小于最终级的第3FETTr3的尺寸，具体而言，设定为第1及第2FETTr1、Tr2的栅极宽度之和与最终级的第3FETTr3的栅极宽度实质相等，第1及第2FETTr1、Tr2的栅极宽度设定为彼此实质相等。例如，第1及第2FETTr1、Tr2的栅极宽度设定为300μm，第3FETTr3的栅极宽度设定为600μm。

第1FETTr1的栅极经由传输线路X1及电容器C1而与输入端子I_N以交流的方式连接，源极经由传输线路Y1而与地电位电连接(接地)。该输入端子I_N是交流输入信号输入用的端子。此外，第1FETTr1的栅极经由传输线路Z1而与栅极偏压施加用的电源端子VG电连接，电源端子VG经由电容器C4而以交流的方式接地。

第2FETTr2的栅极经由传输线路X2及电容器C2而与第1FETTr1的漏极以交流的方式连接，源极经由传输线路Y2而接地。此外，第2FETTr2的栅极经由传输线路L0而与栅极偏压施加用的电源端子VG连接。换言之，第1FETTr1和第2FETTr2向它们的栅极施加共通(相同)的栅极偏压。

第3FETTr3的栅极经由传输线路X3及电容器C3而与第2FETTr2的漏极以交流的方式连接，源极经由传输线路Y3及电容器C7而以交流的方式接地。此外，第3FETTr3的漏极经由导线W1、W2、传输线路X4及电容器C9而与交流输出信号输出用的输出端子O_UT以交流的方式连接，并经由传输线路Z4而与偏置电压施加用的电源端子VD连接。此外，第3FETTr3的栅极经由三个电阻元件R1～R3及传输线路Z4而与电源端子VD连接。在这样的结构的第3FETTr3中，通过向电源端子VD施加偏置电压，而从漏极向源极供给偏置电流，由此对其栅极施加通过电阻元件R1～R3设定的偏置电压。

此外，在本实施方式的放大器1中，第1～第2FETTr1、Tr2的漏极分别经由分流电路SH1、SH2而与第3FETTr3的源极以直流的方式连接。上述分流电路SH1、SH2是用于使从电源端子VD供给到第3FETTr3的漏极-源极间的偏置电流向第1～第2FETTr1、Tr2分流的电路。

分流电路SH1包括：传输线路Z2，其一端与第1FETTr1的漏极连接；传输线路L1，连接在传输线路Z2的另一端与第3FETTr3的源极之间；及电容器C5，将两个传输线路Z2、L1的连接点以交流的方式接地。传输线路Z2与交流输入信号的频率相对应地被设定为1/4波长(λ/4)的电气长度。例如，在交流输入信号为70GHz频带的情况下，其特性波长λ在半导体基板上为1600μm左右，在半导体基板上实现图1的电路的MMIC(Monolithic MicrowaveIntegrated Circuit：单片微波集成电路)中，传输路径长度设定为400μm。在这种结构的分流电路SH1中，两个传输线路Z2、L1的连接点以交流的方式接地，并且传输线路Z2的电气长度被设定为λ/4，因此从第1FETTr1的漏极侧来看，传输线路Z2被视为以交流的方式开路，另一方面，第1FETTr1的漏极与第3FETTr3的源极以直流的方式连接。

相同地，分流电路SH2包括：传输线路Z3，其一端与第2FETTr2的漏极连接；传输线路L2，连接在传输线路Z3的另一端与第3FETTr3的源极之间；及电容器C6，将两个传输线路Z3、L2的连接点以交流的方式接地。与传输线路Z2相同地，传输线路Z3与交流输入信号的频率相对应地被设定为1/4波长的电气长度。在这样的结构的分流电路SH2中，从第2FETTr2的漏极侧来看，传输线路Z3也被视为以交流的方式开路，另一方面，第2FETTr2的漏极与第3FETTr3的源极也以直流的方式连接。

图2为表示放大器1的电路形成图案的图。这样，构成放大器1的各要素形成在由GaAs基板等构成的半导体芯片10的表面10a上，半导体芯片10的背面10b设定为地电位。各电容器C1、C4、C5、C6、C7、C8形成为半导体芯片10内的MIM(Metal-Insulator-Metal，金属-绝缘体-金属)结构，各传输线路Z2、Z3、L0、L1、L2在半导体芯片10上形成为线性的金属图案。

对实施方式的放大器1的动作进行说明。

作为前提，在上述结构的放大器1中，对第1和第2FETTr1、Tr2施加共通的栅极偏压，对第3FETTr3施加与其不同的栅极偏压。作为一例，在使上述两个栅极偏压共通时，即，设想向第1～第3FETTr1～Tr3施加共通的栅极偏压的情况。在该情况下，在FETTr3的漏极-源极间流动的电流与在FETTr1、Tr2各自的漏极-源极间流动的电流的和之比设定为相当于栅极宽度之比的值。因此，即使在以相同的偏压条件驱动所有的FET的前提下，与现有的多级放大器电路相比，在功率效率的提高和失真降低方面，也是非常有利的。

输入到输入端子I_N的交流输入信号(高频信号)首先被提供给第1FETTr1的栅极，通过第1FETTr1而被放大。然后，高频信号经由电容器C2而被提供给第2FETTr2的栅极，被第2FETTr2进一步放大。此时，经由与交流输入信号的波长相对应地具有1/4波长的长度的传输线路Z1、L0，而向两个FETTr1、Tr2的栅极施加栅极偏压。该栅极偏压经由电容器C4而以交流的方式接地，因此这些传输线路Z1、L0的输出端(交流信号流过的一侧)被视为以交流的方式开路，对输入交流信号的传输实质上不会造成影响。另外，在这些传输线路Z1、L0的输出端与FETTr1、2的栅极之间也连接有传输线路，但由于其长度比高频信号的波长短，因此不会对高频信号的传输造成影响。

第2FETTr2的漏极经由分流电路SH2而以直流的方式与第3晶体管Tr3的源极连接，并经由电容器C3而以交流的方式与第3晶体管Tr3的栅极连接。此外，第1FETTr1的漏极经由分流电路SH1而以直流的方式与第3晶体管Tr3的源极连接。由此，高频信号被第3FETTr3放大而作为高频输出信号输出。与此同时，从第3FETTr3的源极向FETTr1、Tr2的漏极，经由1/4波长的长度的传输线路Z2、Z3供给偏置电流。

根据如以上所说明的放大器1，由于最终级的FETTr3的栅极宽度设定为与除了最终级以外的FET的栅极宽度之和实质上相等，所以能够实现增益的增大及高效率化。另外，本实施方式的结构不仅能够应用于功率放大器，还能够应用于除了功率放大器以外的放大器和各种频带的信号放大用的放大器。

即，在放大器1中，在构成多级放大电路的三个FET中，交流输入信号被放大。此时，由电源端子VD从第3FETTr3的漏极向源极供给的偏置电流分支供给到第1及第2FETTr1、Tr2的漏极。通过这样的结构，能够高效地利用从电源端子VD供给的偏置电流，将供给到第1及第2FETTr1、Tr2的偏置电流设定为比供给到最终级的第3FETTr3的偏置电流小。除此之外，最终级的第3FETTr3的尺寸设定大于第1及第2FETTr1、Tr2的尺寸。其结果是，能够实现减少消耗电力，并且能够实现多级放大电路整体中的增益的线性度。

特别地，第1及第2FETTr1、Tr2的尺寸之和设为与第3FETTr3的尺寸实质上相等。根据这样的结构，能够使第1及第2FETTr1、Tr2的尺寸小于最终级的第3FETTr3的尺寸，即使在对全部FET施加相同的栅极偏压的情况下，也能够依次增大流过漏极-源极的电流，由此能够实现多级放大电路整体中的增益的线性度。

此外，第1FETTr1的漏极经由λ/4的电气长度的传输线路Z2而与第3FETTr3的源极连接，经由其他传输线路X2而与第2FETTr2的栅极连接，第2FETTr2的漏极经由λ/4的电气长度的传输线路Z3而与第3FETTr3的源极连接，经由其他传输线路X3而与第3FETTr3的栅极连接。通过该结构，能够将输入高频信号依次适当地放大并传输到最终级FETTr3，能够提高放大器的增益。

此外，还能够对第3FETTr3独立于其他FET而施加栅极偏压。通过这样的结构，能够单独地控制第3FETTr3的动作点，能够更可靠地实现增益的线性度。

以上在优选的实施方式中图示并说明了本公开的原理，但是本领域技术人员应当理解，本公开可以在不脱离这种原理的前提下在配置和细节上进行变更。本公开不限定于本实施方式所公开的特定的结构。因此，对来自权利要求书和其精神范围的所有修改和变更均要求保护权利。

例如，能够对构成上述实施方式的放大器的晶体管的级数进行各种变更。图3示出了将晶体管的级数变更为四级的变形例的结构。图3所示的放大器1A具备第1～第4FETTr1～Tr4。例如，最终级的第4FETTr4的尺寸(栅极宽度)设定为400μm，第1及第2FETTr1、Tr2的尺寸设定为100μm，第3FETTr3的尺寸设定为200μm。并且，使用电源端子VG1向第1～第3FETTr1～Tr3施加的栅极偏压，使用电源端子VG2向第4FETr4施加的其他栅极偏压。放大器1A在上述其他栅极偏压被设定为大于上述栅极偏压时，使第4FETTr4的门源间电压与经由电源端子VG1而施加的栅极偏压相等。此外，前级侧的FET的漏极与后级侧FET的栅极以交流的方式依次连接，第1～第3FETTr1～Tr3的漏极分别经由分流电路SH1～SH3而与第4FETTr4的源极以直流的方式连接。

在这样的变形例的结构中，从电源端子VD向第4FETTr4的漏极供给的偏置电流也分支供给到第1～第3FETTr1～Tr3的漏极。其结果是，能够减小消耗电力，并且能够实现多级放大电路整体的增益的线性度。

在此，在上述变形例中，以向第1～第3FETTr1～Tr3施加相同的栅极偏压为前提。另一方面，在实际的电路中，由于制造工艺的精度或其偏差，即使施加了相同的栅极偏压，偏压电流也会产生偏差。在这种状况下，漏极电流的分支状态不符合设计，在极端的情况下，还存在分支状态变动而使各FET振荡的情况。特别是，在多级放大电路中，容易损害电路动作的稳定性。在这种情况下，也可以向除了最终级以外的晶体管的栅极施加单独的偏置电压。由此，能够维持多级放大电路的动作稳定性。特别是，对于向最终极的晶体管施加的栅极偏压的稳定性是特别有效的。最终极的晶体管(例如，FETTr4)的门源间电压被自偏置而与其他晶体管(例如，FETTr1、Tr2、Tr3)的栅极偏压相等的结果是，最终极的晶体管的偏置电流与其他晶体管的偏置电流之和相等。

图4A及图4B示出了本实施方式的应用例。

图4A示出了包括四个晶体管的多级放大电路的示例。详细而言，该多级放大电路包括：内置有尺寸比被设定为1∶2∶4的晶体管的三个放大器10a、10b、10c；经由耦合器20而与放大器10c的输出连接的、内置有与放大器10a为同一尺寸的晶体管的前置放大器10d；及与前置放大器10d的输出连接并检测放大信号的功率的检测器30。例如，构成放大器10a、10d的晶体管的尺寸设定为100μm，构成放大器10b的晶体管的大小设定为200μm，构成放大器10c的晶体管的尺寸设定为400μm。在这样的结构中，供给至放大器10c的偏置电流对应于晶体管的尺寸而分支到放大器10a、10b、10d。

图4B示出了将本实施例应用于倍增电路的示例。详细而言，在该倍增电路中，在内置有尺寸比被设定为2：3的晶体管的两个前置放大器40a、40b中放大了预定频率(例如，38GHz频带)的高频信号后，通过从该处分支的倍增电路部和基本电路部进一步放大倍增波和基波。倍增电路部具有尺寸比被设定为1∶2∶4的三级放大器40c、40d、40e，对倍增波(例如，76GHz频带)进行放大。基本电路部具有尺寸比被设定为4：8的两级放大器40f、40g，对基波(例如，38GHz频带)进行放大。例如，将构成放大器40a、40d的晶体管的尺寸设定为200μm，将构成放大器40b的晶体管的大小设定为300μm，将构成放大器40f、40e的晶体管的尺寸设定为400μm，将构成放大器40c的晶体管的尺寸设定为100μm，将构成放大器40g的晶体管的尺寸设定为800μm。在这样的结构中，能够将各电路部中的供给到最终级的放大器40g、40e的合计偏置电流分支到放大器40a、40b、40c、40d、40f而共用。

另外，在该例中，需要在暂且整合在两个最终级的晶体管中流过的电流之后再分支到其他五个晶体管的结构。为了不需要这样的结构，也可以将基本电路部的晶体管的尺寸比设定为1∶3∶4∶8，并将倍增电路部的晶体管的尺寸比设定为1∶3∶4。

Claims (6)

1.一种放大器，是具有分别包括第1电流端子、第2电流端子及控制端子的第1晶体管至第N晶体管的N个晶体管的多级放大器，其中，N为3以上的整数，

在第m晶体管中，第1电流端子以交流的方式连接于第m+1晶体管的控制端子，第2电流端子以直流的方式接地，其中，m为满足1<m<N的整数，

在第1晶体管中，第1电流端子以交流的方式连接于第2晶体管的控制端子，第2电流端子以直流的方式接地，控制端子接收高频信号，

在第N晶体管中，第1电流端子接收偏置电流且输出放大信号，第2电流端子以交流的方式接地，

该第1晶体管至第N-1晶体管各自的第1电流端子经由在将该高频信号的波长设为λ时具有λ/4的长度的电气长度的传输线路而分别以直流的方式连接于该第N晶体管的该第2电流端子，该第N晶体管的尺寸大于该第1晶体管至第N-1晶体管的尺寸。

2.根据权利要求1所述的放大器，其中，

所述传输线路中的所述第N晶体管的该第2电流端子侧的端子经由电容器而接地。

3.根据权利要求1或2所述的放大器，其中，

所述第1晶体管至第N-1晶体管的尺寸之和与所述第N晶体管的尺寸相等。

4.根据权利要求1至3中任一项所述的放大器，其中，

所述第N晶体管的所述控制端子被施加与所述第1晶体管至第N-1晶体管的所述控制端子不同的偏置电压。

5.根据权利要求4所述的放大器，其中，

向所述第1晶体管至第N-1晶体管的所述控制端子分别施加不同的偏置电压。

6.根据权利要求1至5中任一项所述的放大器，其中，

所述第1晶体管至第N晶体管为场效应晶体管，

所述第1电流端子为漏极，所述第2电流端子为源极，所述控制端子为栅极。

Images