CN112740402B - 具有源极选择栅切口结构的三维存储器件及其形成方法 - Google Patents

Abstract

3D存储器件包括具有存储块的存储堆叠层。该存储块在第一横向方向上包括第一存储阵列结构、阶梯结构、第二存储阵列结构，并且在第二横向方向上包括多个指状部。阶梯结构包括阶梯区域和在第二横向方向上与阶梯区域相邻的桥结构。3D存储器件还包括在存储堆叠层的SSG中并且在存储块的多个指状部中的相邻的指状部之间延伸的源极选择栅(SSG)切口结构。SSG切口结构在第一指状部和第二指状部之间，第一指状部包括串。阶梯区域包括通过桥结构电连接到第一存储阵列结构和第二存储阵列结构中的每个中的串中的存储单元。

Description

具有源极选择栅切口结构的三维存储器件及其形成方法

背景技术

本公开涉及具有切口结构的三维(3D)存储器件及其制造方法。

通过改善工艺技术、电路设计、编程算法、和制造工艺将平面存储单元缩放到较小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。

3D存储架构可以解决平面存储单元中的密度限制。3D存储架构包括存储阵列和用于控制通往和来自存储阵列的信号的外围器件。

发明内容

本文公开了具有源极选择栅(SSG)切口结构的3D存储器件及其形成方法。

在一个示例中，3D存储器件包括具有存储块的存储堆叠层。该存储块在第一横向方向上包括第一存储阵列结构、阶梯结构、第二存储阵列结构，并且在垂直于第一横向方向的第二横向方向上包括多个指状部。阶梯结构包括阶梯区域和在第二横向方向上与阶梯区域相邻的桥结构。3D存储器件还包括在存储堆叠层的源极选择栅(SSG)中并且在存储块的多个指状部中的相邻指状部之间延伸的SSG切口结构。SSG切口结构在第一指状部和第二指状部之间。第一指状部包括串。阶梯区域包括通过桥结构电连接到第一存储阵列结构和第二存储阵列结构中的每个中的串中的存储单元。

在另一个示例中，3D存储器件包括具有存储块的存储堆叠层。该存储块在第一横向方向上包括第一存储阵列结构、阶梯结构、第二存储阵列结构，并且在垂直于第一横向方向的第二横向方向上包括多个指状部。阶梯结构包括阶梯区域和在第二横向方向上与阶梯区域相邻的桥结构。3D存储器件还包括在存储堆叠层的SSG中并且在存储块的多个指状部中的相邻指状部之间延伸的SSG切口结构。SSG切口结构在第一指状部和第二指状部之间。第一指状部包括一对串，并且阶梯区域包括通过桥结构电连接到第一存储阵列结构和第二存储阵列结构中的每个中的一对串中的存储单元。

在又一个示例中，用于形成3D存储器件的方法包括在具有阵列区和阶梯区的衬底上形成第一数量的电介质对，该电介质对中的每个具有牺牲材料的第一层和不同于牺牲材料的电介质材料的第二层。该方法还包括在第一数量的电介质对中形成初始SSG切口结构，以及在第一数量的电介质对上形成第二数量的电介质对，从而形成堆叠结构。该方法还包括对堆叠结构进行图案化以在阵列区中形成第一电介质结构和第二电介质结构，在阶梯区中形成阶梯结构，以及在阵列区和阶梯区中形成SSG切口结构。阶梯结构包括电介质桥和多个阶梯。多个阶梯沿第一横向方向对准并且包括第一阶梯，该第一阶梯通过电介质桥耦合到第一和第二电介质结构中的第一电介质指状部。

附图说明

被并入到本文并形成说明书一部分的附图示出了本公开的实施方式，并且附图与说明书一起进一步用于解释本公开的原理并使相关领域中的技术人员能够制作和使用本公开。

图1示出了根据本公开的一些实施方式的具有阶梯结构的示例性3D存储器件的示意图。

图2A示出了根据本公开的一些实施方式的在3D存储器件中具有SSG切口结构的示例性阶梯结构的顶部正面透视图。

图2B示出了图2A中的示例性3D存储器件的平面图。

图3A示出了根据本公开的一些实施方式的3D存储器件中的具有SSG切口结构的另一个示例性阶梯结构的顶部正面透视图。

图3B示出了图3A中的示例性3D存储器件的平面图。

图4A-图4F示出了根据本公开的各种实施方式的用于形成具有3D存储器件的SSG切口结构的示例性阶梯结构的制造工艺。

图5是根据一些实施方式的用于形成具有3D存储器件的SSG切口结构的示例性阶梯结构的方法的流程图。

图6A示出了3D存储器件中的具有SSG切口结构的阶梯结构的顶部正面透视图。

图6B示出了图6A中的3D存储器件的平面图。

图7A示出了根据本公开的一些实施方式的3D存储器件中的具有SSG切口结构的另一示例性阶梯结构的顶部正面透视图。

图7B示出图7A中的示例性3D存储器件的平面图。

将参考附图描述本公开的实施方式。

具体实施方式

虽尽管讨论了特定的构造和布置，但是应当理解，这样做仅出于说明的目的。相关领域中的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他构造和布置。对于相关领域中的技术人员将显而易见的是，本公开也可以用在多种其他应用中。

注意，说明书中对“一个实施方式”、“实施方式”、“示例性实施方式”、“一些实施方式”等的引用指示所描述的实施方式可以包括特定的特征、结构、或特性，但每个实施方式不一定都包括该特定的特征、结构、或特性。而且，这样的短语不一定指相同的实施方式。此外，当结合实施方式描述特定的特征、结构或特性时，无论是否明确描述，结合其他实施方式来实现这样的特征、结构或特性将在相关领域中的技术人员的知识范围内。

通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地根据上下文，本文所使用的术语“一个或多个”可以用于描述单数意义上的任何特征、结构、或特性，或者可以用于描述复数意义上的特征、结构、或特性的组合。类似地，至少部分地根据上下文，诸如“一个”或“所述”的术语可以同样被理解为表达单数用法或表达复数用法。另外，至少部分地根据上下文，术语“基于”可以被理解为不一定旨在传达一组排他的因素，并且可以代替地允许存在不一定清楚描述的附加因素。

应当容易理解，在本公开中“上”、“上方”和“之上”的含义应当以最广义的方式进行解释，使得“上”不仅意味着“直接在某物上”，而且还包括“在某物上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，而且还包括在某物“上方”或“之上”并且其间没有中间特征或层(即，直接在某物上)的含义。

此外，为了便于描述，在本文中可以使用诸如“之下”、“下方”、“下部”、“上方”、“上部”等空间相对术语，以描述一个元件或特征与另一个(一个或多个)元件或(一个或多个)特征的如图中所示的关系。除了在图中描述的取向以外，空间相对术语还旨在涵盖器件在使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或以其他取向)，并且在本文使用的空间相对描述语可以以类似方式被相应地解释。

如本文所使用的，术语“衬底”是指在其上添加了后续材料层的材料。衬底本身可以被图案化。添加到衬底顶部上的材料可以被图案化或可以保持未被图案化。此外，衬底可以包括各种各样的半导体材料，例如硅、锗、砷化镓、磷化铟等。替代性地，衬底可以由非导电材料制成，例如玻璃、塑料、或蓝宝石晶圆。

如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层结构或上覆结构之上延伸，或者可以具有小于下层结构或上覆结构的范围。此外，层可以是均质或不均质连续结构的区域，所述区域具有的厚度小于连续结构的厚度。例如，层可以位于在连续结构的顶表面和底表面之间或在连续结构的顶表面和底表面处的任何一对水平平面之间。层可以横向地、垂直地和/或在锥形表面中延伸。衬底可以是一层，可以在其中包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多层。例如，互连层可以包括一个或多个导体和接触层(在其中形成互连线和/或过孔触点)和一个或多个电介质层。

如本文所使用的，术语“标称的/标称地”是指在产品或工艺的设计阶段期间设置的用于部件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的值的范围。值的范围可以归因于制造工艺或公差的微小变化。如本文所使用的，术语“约”指示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“约”可以指示在例如该值的10％-30％(例如，该值的±10％、±20％或±30％)内变化的给定量的值。

如本文所使用的，术语“3D存储器件”是指半导体器件，该半导体器件在横向定向的衬底上具有存储单元晶体管，使得存储单元相对于衬底在垂直方向上延伸。如本文所使用的，术语“垂直的/垂直地”意味着标称地垂直于衬底的横向表面。

如本文所使用的，术语“存储串”是指SSG切口结构与缝隙结构之间的一行或多行存储单元(或沟道结构)，SSG切口结构是底部选择栅(BSG)切口结构。如本文所使用的，术语“存储指状部”是指相邻的缝隙结构之间的一行或多行存储单元(或沟道结构)。如本文所使用的，“串”是指存储串所位于的物理位置/区。存储串中的存储单元可以位于3D存储器件的对应的串中。如本文所使用的，“指状部”是指存储指状部所位于的物理位置/区。如本文所使用的，术语“电介质串”是指在用于形成多个导电层(例如，字线)的栅极替代工艺之前的一行或多行沟道结构。

在一些3D存储器件中，用于储存数据的存储单元通过堆叠的储存结构(例如，存储堆叠层)垂直堆叠。为了控制3D存储器件的各个部分中的存储单元，在3D存储器件中形成SSG切口结构(例如，BSG切口结构)，以将存储块中的存储单元划分为存储指状部和存储串。字线触点被形成为与存储单元的不同部分接触，从而可以在存储单元的相应部分上施加电压。通过在存储单元的相应部分上施加电压，可以单独地控制存储块、存储指状部、和存储串，以实施块控制、指状部控制、和串控制。可以控制不同的存储块、存储指状部、和存储串以执行诸如写入、擦除、读取等操作。然而，在一些现有的3D存储器件中，BSG切口结构的设计和形成可能是不希望地复杂的。

例如，图6A示出了具有BSG切口结构606的现有3D存储器件600的阶梯结构602的顶部正面透视图，并且图6B示出了3D存储器件600的俯视图。如图6A和图6B中所示，阶梯结构602在x方向上位于一对存储阵列结构的中间，并且包括桥结构608和阶梯区域618。阶梯区域618包括在x方向上面对彼此的一对阶梯620-1和620-2。一对缝隙结构604在y方向上把阶梯结构602夹在中间，使得阶梯结构602在存储阵列结构中电连接到存储块。为了实施用于串控制的双向字线驱动方案，在阶梯结构602中，多个缝隙结构604将阶梯结构602划分为均对应于存储阵列结构中的相应的存储指状部的三个部分612、614、和616。部分612包括桥结构608，并且部分614和616包括阶梯620-1和620-2。对应于相应部分的存储指状部在x方向上与相应的部分对准并且电连接到相应的部分。包括多个BSG部分的BSG切口结构606还将部分612、614和616划分为一对子部分，每个子部分与存储阵列结构中的相应的存储串接触。例如，部分612被划分为子部分610-1和610-2并且均与存储阵列结构中的相应的存储串接触。阶梯区域618中的子部分电连接到与阶梯620-1和620-2电连接的存储串。

为了在字线触点616和相应级的存储串之间形成导电触点，在相应级的台阶上形成若干分区。分区的数量等于电连接到阶梯结构602的存储串的总数量。在该示例中，存储块包括六个存储串，并且每个台阶被划分为六个分区。

如图6A和图6B中所示，字线触点616需要电连接到与阶梯结构602电连接的每个存储串。如上所述，存储串包括电连接到桥结构608的两个存储串、和与阶梯620-1和620-2电连接的四个存储串。结果，BSG切口结构606从桥结构608布线到阶梯区域618，使得在每个台阶中形成电连接到对应于桥结构608的存储串的两个分区。阶梯620-1和620-2中的BSG切口结构606也在x方向和y方向两者上进行布线，以在每个台阶中形成电连接到对应于阶梯620-1和620-2的存储串的四个分区。BSG切口结构606和缝隙结构604的布局因此可能是不希望地复杂的。特别是当在一个存储块中形成多个存储串时，使用BSG切口结构的现有布局来形成着陆区可能会更具挑战性。而且，在同一台阶上形成不希望的大量字线触点616(例如，在该示例中为6个)，从而使3D存储器件600容易短路。产品良率可能会受损。

根据本公开的各种实施方式提供了具有SSG切口结构的阶梯结构及其制造方法。阶梯结构具有桥结构和包括多个阶梯的阶梯区域。SSG切口结构的布局将电连接到对应于桥结构的存储串的字线触点的着陆区与电连接到对应于阶梯的存储串的字线触点的着陆区分开。在一些实施方式中，电连接到对应于桥结构的存储串的字线触点和电连接到对应于阶梯的存储串的字线触点形成在不同的阶梯上。在阶梯区域中的阶梯中，一些阶梯仅专用于为用于对应于这些阶梯的存储串的字线触点提供着陆区，并且其余阶梯仅专用于为用于对应于桥结构的存储串的字线触点提供着陆区。与现有的3D存储器件相比，在本公开的阶梯区域中，将对应于桥结构的存储串布线到专用阶梯以与字线触点形成导电触点，而不是共享具有电连接到其他存储串的分区的台阶上的着陆区。用于字线触点的着陆区的形成可以更加灵活，并且SSG切口结构的布局可以不那么复杂。而且，由于在每个台阶上形成的较少的分区，因此更容易在每个分区中形成字线触点。所公开的SSG切口结构可以简化用于3D存储器件中的串控制的布局和结构。

在本公开中，第一阶梯和第二阶梯通过桥结构电连接到阶梯结构的两侧上的两个存储阵列结构中的第一存储串。第三阶梯通过桥结构电连接到存储阵列结构中的一个中的第二存储串，并且第四阶梯通过桥结构电连接到存储阵列结构中的一个中的第二存储串。第五阶梯和第六阶梯均电连接到存储阵列结构中的相应的一个中的其余存储串。SSG切口结构(例如，BSG切口结构)在桥结构和阶梯中延伸，以允许形成电连接。在一些实施方式中，SSG切口结构在桥结构中、在第一和第三阶梯之间、以及在第二和第四阶梯之间延伸，使得电流可以在由SSG切口结构限定的路径中流动。SSG切口结构还在阶梯中延伸以将阶梯划分为分别与相应的存储串接触的多个分区。在一些实施方式中，SSG切口结构在桥结构中延伸而不在任何阶梯之间延伸。相反，绝缘结构位于第一和第三阶梯之间以及第二和第四阶梯之间，使得电流可以在由SSG切口结构和绝缘结构限定的路径中流动。可以采用所公开的结构和方法来在具有两个或更多个存储指状部的存储块中实施串控制。

图1示出了根据本公开的一些实施方式的具有阶梯结构104的示例性3D存储器件100的示意图。在一些实施方式中，3D存储器件100包括多个存储平面102。每个存储平面102可以包括存储阵列结构106-1/106-2和位于存储阵列结构106-1/106-2的中间中的阶梯结构104，并且阶梯结构104在x方向(字线方向)上将存储阵列结构106-1/106-2横向地划分为第一存储阵列结构106-1和第二存储阵列结构106-2。在一些实施方式中，存储阵列结构106-1/106-2位于3D存储器件100的阵列区中，并且阶梯结构104位于3D存储器件100的阶梯区中。在一些实施方式中，对于每个存储平面102，阶梯结构104位于存储阵列结构106-1/106-2的中央。即，阶梯结构104可以是中心阶梯结构，其将存储阵列结构106-1/106-2相等地划分为具有相同数量的存储单元的第一存储阵列结构106-1和第二存储阵列结构106-2。例如，第一和第二存储阵列结构106-1和106-2可以在x方向上相对于中心阶梯结构104对称。应当理解，在一些示例中，阶梯结构104可以在存储阵列结构106-1/106-2的中间，但是不在存储阵列结构106-1/106-2的中央(中心)，使得第一和第二存储阵列结构106-1和106-2可以具有不同的大小和/或数量的存储单元。在一些实施方式中，3D存储器件100是NAND闪存存储器件，其中在第一和第二存储阵列结构106-1和106-2中以NAND存储串(未示出)的阵列的形式提供存储单元。第一和第二存储阵列结构106-1和106-2可以包括任何其他合适的部件，包括但不限于栅极线缝隙(GLS)、穿过阵列触点(TAC)、阵列公共源极(ACS)等。

存储平面102的在x方向上横向延伸的每个字线(未示出)可以被阶梯结构104分成两个部分：跨第一存储阵列结构106-1的第一字线部分；以及跨第二存储阵列结构106-2的第二字线部分。每个字线的两个部分可以通过阶梯结构104中的桥结构(未示出)在阶梯结构104中的相应的台阶处电连接。存储阵列结构106-1/106-2可以包括多个存储块，所述多个存储块均在x方向上横向延伸并被阶梯结构104分成两个部分：第一存储阵列结构106-1中的第一存储块和第二存储阵列结构106-2中的第二存储块。每个存储块可以被划分为多个存储指状部，所述多个存储指状部均在x方向上横向延伸，并且可以被阶梯结构104分成两个部分：第一存储阵列结构106-1中的第一存储指状部部分和第二存储阵列结构106-2中的第二存储指状部部分。每个存储指状部可以被划分为一对存储串，所述一对存储串均在x方向上横向延伸，并且被阶梯结构104分成两个部分：第一存储阵列结构106-1中的第一存储串部分和第二存储阵列结构106-2中的第二存储串部分。

阶梯结构104可以形成在衬底(未示出)之上。衬底可以包括硅(例如，单晶硅)、硅锗(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)、或任何其他合适的材料。在一些实施方式中，衬底是减薄的衬底(例如，半导体层)，其通过研磨、蚀刻、化学机械抛光(CMP)、或其任何组合被减薄。在一些实施方式中，衬底包括硅。

图2A示出了根据本公开的一些实施方式的示例性3D存储器件200中的阶梯结构226中的区A的顶部正面透视图。阶梯结构226可以包括SSG切口结构210。图2B示出了阶梯结构226的俯视图。3D存储器件200可以是图1中的存储平面102的包括阶梯结构104的一部分的一个示例。3D存储器件200的阶梯结构226可以是存储平面102中的阶梯结构104的一个示例。处于说明性目的，图2A示出了阶梯结构226的对应于存储阵列结构106-1/106-2中的一个存储块的区A，其是图2B所示的结构的上半部分(在y方向上)。图2B示出了在y方向上彼此对称的一对阶梯结构226。为了便于解释，一起描述图2A和图2B。

如图2A和图2B所示，阶梯结构226可以位于一对缝隙结构208-1和208-4之间。在一些实施方式中，每个缝隙结构包括GLS。在缝隙结构208-1和208-2之间的阶梯结构226可以电连接到存储阵列结构中的存储块(或块中的存储单元)。在一些实施方式中，阶梯结构226是存储块的一部分。阶梯结构226可以包括均沿x方向横向延伸并且彼此相邻的桥结构206和阶梯区域202。阶梯区域202可以包括在x方向上对准的多个阶梯，即202-1、202-2、202-3、202-4、202-5和202-6。这些阶梯中的每个包括多个台阶。3D存储器件200还可以包括在缝隙结构208-1和208-4之间在x方向上延伸的缝隙结构208-2和208-3。缝隙结构208-2和208-3可以将缝隙结构208-1和208-4之间的阶梯结构226划分为电连接到第一和第二存储结构中的对应的存储指状部(或指状部中的存储单元)的部分。SSG切口结构210(例如，BSG切口结构)可以在阶梯结构226中延伸，并且将部分划分为电连接到对应的存储串(或串中的存储单元)的多个子部分。多个字线触点222落在阶梯区域202中以与对应的存储串形成电连接。如下提供了阶梯226的详细描述。

桥结构206可以包括垂直交错的导电层和电介质层(未示出)，并且导电层(例如，金属层或多晶硅层)可以充当字线的一部分。导电层可以包括导体材料，包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶体硅(多晶硅)、掺杂的硅、硅化物、或其任何组合。电介质层可以包括电介质材料，包括但不限于氧化硅、氮化硅、氮氧化硅、或其任何组合。在一些实施方式中，导电层包括金属(例如，钨)，并且电介质层包括氧化硅。

为了实现用于串控制(或块控制和/或指状部控制)的双向字线驱动方案，桥结构206中的字线可以被保留以桥接落在阶梯以及第一和第二存储阵列结构上的字线触点222。如图2A和图2B所示，阶梯202-2和202-3可以面对彼此(例如，阶梯202-2和202-3的台阶向内面向相反的方向)，阶梯202-1可以背离阶梯202-2(例如，阶梯202-2和202-1的台阶向外面向相反的方向)并且面对阶梯202-4，阶梯202-5可以背离阶梯202-4并且面对阶梯202-6。阶梯202-1和202-2可以处于背对背的位置，并且阶梯202-4和202-5可以处于背对背的位置。阶梯202-3和202-6均可以与第一和第二存储结构中的相应的一个中的对应的存储串(或串中的存储单元)接触并电连接。作为示例，阶梯202-3、202-1和202-5的台阶面对正x方向，并且阶梯202-2、202-4和202-6的台阶面对负x方向。

在一些实施方式中，例如，阶梯202-1、202-2、202-4和202-5通过桥结构206电连接到第一和第二存储结构中的至少一个中的存储单元。在示例中，阶梯202-2中的一个或多个台阶可以通过桥结构206由在负x方向上延伸的相应字线部分(在负x方向上)电连接到第一存储阵列结构。然而，桥结构206可以(在正x方向上)不将阶梯202-2电连接到第二存储阵列结构，因为在正x方向上延伸的相应字线部分被SSG切口结构210切断。出于类似的原因，阶梯202-5中的一个或多个台阶可以通过桥结构206由在正x方向上延伸的相应字线部分(在正x方向上)电连接到第二存储阵列结构。桥结构206可以(在正x方向上)不将阶梯202-5电连接到第一存储阵列结构，因为在负x方向上延伸的相应字线部分被SSG切口结构210切断。

在另一个示例中，桥结构206(在负x方向上)也可以不将阶梯202-3电连接到第一存储阵列结构，因为在阶梯202-3中延伸的相应字线部分通过缝隙结构208-2与桥结构206绝缘/分开。出于类似的原因，桥结构206(在负x方向上)也可以不将阶梯202-6电连接到第二存储阵列结构，因为在阶梯202-6中延伸的相应字线部分通过缝隙结构208-2与桥结构206绝缘/分开。阶梯202-3可以分别与在第一存储阵列结构中延伸的字线部分接触并电连接到在第一存储阵列结构中延伸的字线部分。阶梯202-4可以分别与在第二存储阵列结构中延伸的字线部分接触并电连接。

在另外的示例中，桥结构206可以通过桥结构206(例如，通过在桥结构206中在正x方向和负x方向两者上延伸的字线)在正x方向和负x方向上将阶梯202-1和202-4电连接到第一和第二存储阵列结构两者，因为桥结构206在正x方向和负x方向两者上没有被SSG切口结构210切断。在一些实施方式中，阶梯202-1和202-4被称为阶梯的两个子阶梯，所述子阶梯电连接到第一和第二存储阵列结构106-1和106-2中的相同的存储串。

如图2A所示，桥结构206可以通过SSG切口结构210被划分为多个部分，以将来自阶梯202-1、202-2、202-4和202-5的电流传导到相应的存储阵列结构中。桥结构206可以包括通过桥结构206中的与阶梯202-3和202-2相邻的SSG切口结构210彼此绝缘/分开的第一部分206-1和第二部分206-2。桥结构206还可以包括与阶梯202-1和202-4相邻的第三部分206-3，第三部分206-3与第一部分206-1接触并且电连接到第一部分206-1。桥结构206还可以包括通过桥结构206中的与阶梯202-5和202-6相邻的SSG切口结构210彼此绝缘/分开的第四部分206-4和第五部分206-5，第四部分206-4与第三部分206-3接触并电连接到第三部分206-3。在一些实施方式中，阶梯202-2通过桥结构206的第二部分206-2电连接到第一存储阵列结构。在一些实施方式中，阶梯202-1和202-4均通过桥结构206的第一部分206-1、第三部分206-3、和第四部分206-4电连接到第一和第二存储阵列结构。在一些实施方式中，阶梯202-5通过桥结构206的第五部分206-5电连接到第二存储阵列结构。在一些实施方式中，阶梯202-3不通过桥结构206电连接到第一存储阵列结构，并且阶梯202-6不通过桥结构206电连接到第二存储阵列结构。

每个阶梯(即202-1、202-2、202-3、202-4、202-5和202-6)可以包括多个台阶。这些阶梯的每个台阶(如“级”所示)可以包括一个或多个材料层对。在一些实施方式中，每个台阶的顶部材料层是用于在垂直方向上与字线触点222互连的导电层。在一些实施方式中，每个阶梯的每两个相邻的台阶在z方向上偏移标称相同的距离并且在x方向上偏移标称相同的距离。因此，每个偏移可以形成用于在z方向上与3D存储器件200的字线触点222互连的“着陆区”。在一些实施方式中，对于阶梯202-1、202-2、202-4和202-5中的每个，每个台阶中的导电层电连接到桥结构206中的相同级的相应的导体层，使得台阶可以电连接到相应的存储串中的相同级的字线部分。导电层和电介质层的材料可以分别与桥结构206中的导电层和电介质层的材料相同。

如图2A和图2B所示，缝隙结构208-1和208-4可以在x方向上连续地延伸，并且阶梯结构226可以在正x方向和负x方向上电连接到第一和第二存储阵列结构中的存储块。在第一和第二存储阵列结构之间，缝隙结构208-2可以位于桥结构206和阶梯区域202之间，并且缝隙结构208-3可以位于阶梯区域202中。虽然图中未示出，但是缝隙结构208-1、208-2、208-3和208-4中的每个可以继续在第一和第二存储阵列结构中延伸。具体地，缝隙结构208-1和208-4可以限定第一和第二存储阵列结构中的存储块，并且缝隙结构208-2和208-3可以将存储块中的存储单元划分为三个存储指状部。可以在每个存储块中形成多个沟道结构。第一和第二存储阵列结构中的沟道结构和字线(或导电层)的相交可以在存储块/指状部/串中形成多个存储单元。

缝隙结构208-2和208-3在阶梯结构226中可以不在x方向上连续地延伸。如图2A和图2B所示，缝隙结构208-2和208-3均可以在x方向上断开。SSG切口结构210可以在缝隙结构208-2和208-3的断开的部分之间延伸。在x方向上，SSG切口结构210与缝隙结构208-2和208-3的相邻部分之间的横向距离可以足够大，使得SSG切口结构210可以不与缝隙结构208-2和208-3接触。在一些实施方式中，可以在缝隙结构208-1、208-2、208-3和208-4的每个中形成具有绝缘间隔物和电介质间隔物中的源极触点的源极接触结构。在一些实施方式中，绝缘间隔物部分中的源极接触部分形成在缝隙结构208-2和208-3的每个部分中。源极触点和源极接触部分可以包括合适的导电材料，例如W、Co、Al、Cu、硅化物、多晶硅、或其组合。绝缘间隔物和绝缘间隔物部分可以包括合适的电介质材料，例如氧化硅、氮氧化硅、或其组合。源极触点和源极接触部分可以电连接到3D存储器件200的源极，以用于在存储块/指状部/串中的存储单元上施加源极电压。

另外，如图2A和图2B所示，3D存储器件200可以在缝隙结构208-2和208-3中包括一个或多个通道结构216。通道结构216也可以被称为相邻的存储串之间的“H切口”。每个通道结构216可以沿z方向竖直地延伸并且在x方向上与相应的缝隙结构对准。通道结构216可以为至少一个台阶(例如，电连接到通道结构216的台阶)中的电流提供导电路径以流入桥结构206中，使得至少一个台阶通过桥结构206电连接到(一个或多个)相应的存储阵列结构。在一些实施方式中，通道结构216可以垂直地延伸到衬底中。在一些实施方式中，通道结构216可以从衬底延伸到台阶的顶表面。在一些实施方式中，通道结构216可以(即，沿z方向)具有与相应的缝隙结构208-2/208-3相同的深度。在一些实施方式中，通道结构216的尺寸(即，沿x方向)可以小于或等于台阶的尺寸。在一些实施方式中，通道结构216的尺寸(即，沿y方向)可以与相应的缝隙结构208-2/208-3的尺寸相同。

通道结构216可以包括沿z方向交错的多个导电层和多个电介质层。导电层均可以与桥结构206中的相同级的相应导电层接触并电连接，并且电介质层均可以与桥结构206中的相同级的相应电介质层接触。在一些实施方式中，通道结构216中的导电层可以将阶梯(例如，202-1、202-2、202-4或202-5)中的导电层电连接到桥结构206中的相同级的导电层。通道结构216中的导电层和电介质层的材料可以分别与桥结构206的材料相同。通道结构216可以被认为是相应的缝隙结构208-2/208-3中的开口以允许桥结构206中的导电层与阶梯(例如，202-1、202-2、202-4和/或202-5)中的相同级的导电层接触。当通道结构216与台阶接触(例如，与台阶的顶表面接触)时，通道结构216从与通道结构216接触的台阶到相应阶梯的底部变得与台阶中的导电层接触并电连接。电连接到通道结构216的台阶的电流可以通过通道结构216流入桥结构206中。如图2A所示，在示例中，通道结构216可以与第三台阶接触并且电连接到阶梯202-2的前三个台阶(例如，从底部到顶部)中的导电层。这三个台阶中的电流可以流入桥结构206的第二部分206-2。其余的台阶中的电流(例如，在z方向上在这三个台阶上方的台阶)可以通过缝隙结构208-2和SSG切口结构210之间的开口流入桥结构206的第二部分206-2。图2B以粗体箭头示出了电流的示例性方向。当然，在各种实施方式中，这三个台阶中的电流的至少一部分也可以通过缝隙结构208-2和SSG切口结构210之间的开口流入桥结构206的第二部分206-2。

通道结构216可以改善阶梯(例如202-1、202-2、202-4和/或202-5)与桥结构206之间的电连接，并且因此改善对连接到桥结构206的存储指状部和存储串的控制。在一些实施方式中，至少一个通道结构216位于桥结构206和阶梯202-2之间。在一些实施方式中，至少一个通道结构216位于桥结构206与阶梯202-1和202-4之间。在一些实施方式中，至少一个通道结构216位于桥结构206和阶梯202-5之间。在一些实施方式中，至少一个通道结构216位于桥结构206与阶梯202-1、202-2、202-4和202-5中的每个之间。在一些实施方式中，至少一个通道结构216与缝隙结构208-3对准，并且与阶梯202-2、202-1、202-4和/或202-2相交，从而在缝隙结构208-3的两侧上(例如，在y方向上)电连接阶梯202-2、202-1、202-4和/或202-2的两个部分。桥结构206的数量可以经受3D存储器件200的设计，并且不应当被本公开的实施方式限制。

SSG切口结构210可以在阶梯结构226中(例如，在3D存储器件200的SSG中)延伸，并且将每个存储串的电流分开。例如，在一个存储块中，第一数量的存储串可以电连接到桥结构206，并且第二数量的存储串可以电连接到不具有桥结构206的阶梯区域202(例如，被称为直接地电连接到阶梯区域202)。第一数量和第二数量均可以是至少一个。即，电连接到阶梯结构226的存储串的总数量为至少两个。当第一数量为至少两个时，SSG切口结构210可以将桥结构206划分为多个部分，使得第一数量的存储串中的每个电连接到相应的部分。每个相应的部分可以电连接到至少一个阶梯，使得整个阶梯可以专用于仅为相应的存储串的字线触点提供着陆区。同时，SSG切口结构210可以与缝隙结构208-3一起将电连接到第二数量的存储串的阶梯划分为第二数量的分区，所述分区均电连接到相应的存储阵列结构中的相应存储串。分区中的每个可以为相应级的相应存储串提供着陆区。可以分开和优化用于形成用于电连接到桥结构206的存储串和电连接到阶梯的存储串的字线触点的着陆区。

如图2A和图2B所示，SSG切口结构210可以包括一对第一部分210-1、多个第二部分210-2、和多个第三部分210-3。SSG切口结构210的部分可以在z方向上垂直延伸到衬底中，以将阶梯结构226的各个部分完全分开。SSG切口结构210的每个第一部分210-1可以在x方向上在桥结构206中延伸，并且在y方向上分别在阶梯202-2和202-1之间、以及在阶梯202-4和202-5之间延伸。SSG切口结构210的第一部分210-1可以将与阶梯202-2和202-3相邻的桥结构206划分为桥结构206的第一和第二部分206-1和206-2，并可以使阶梯202-1与阶梯202-2绝缘。如图2B中的电流方向所示，阶梯202-2中的电流可以通过通道结构216(如果有的话)以及缝隙结构208-2/208-3的部分与SSG切口结构210的第一部分210-1之间的开口流入桥结构206的第二部分206-2中；并且阶梯202-5中的电流可以通过通道结构216(如果有的话)以及缝隙结构208-2/208-3与SSG切口结构210的第一部分210-1之间的开口流入桥结构206的第五部分206-5中。阶梯202-4和202-1中的电流可以通过通道结构216(如果有的话)以及缝隙结构208-2/208-3的部分与SSG切口结构210的第一部分210-1之间的开口流入桥结构206的第三、第一、和第四部分206-3、206-1、和206-4中。在一些实施方式中，桥结构206的第一、第三、和第四部分206-1、206-3、和206-4可以在负x方向和正x方向上与第一和第二存储阵列结构两者中的相应存储串电连接(和/或接触)。在一些实施方式中，桥结构206的第二部分206-2可以在负x方向上与第一存储阵列结构中的相应存储串电连接(和/或接触)。在一些实施方式中，桥结构206的第五部分206-5可以在正x方向上与和第二存储阵列结构中的第二部分206-2相同的存储串电连接(和/或接触)。在一些实施方式中，如图2B中所示，两个相邻的阶梯区域202中的SSG切口结构210的第一部分210-1在y方向上彼此接触。

SSG切口结构210还可以包括在x方向上在阶梯202-3和202-6中延伸的多个第二部分210-2。SSG切口结构210的第二部分210-2可以不在阶梯202-2、202-1、202-4和202-5中延伸。如图2A和图2B所示，SSG切口结构210的第二部分210-2可以与缝隙结构208-3一起将阶梯202-3和202-6中的每个台阶划分为多个分区。在一些实施方式中，形成四个分区204-1、204-2、204-3和204-4。阶梯202-3中的分区204-1、204-2、204-3和204-4中的每个(在负x方向上)可以与第一存储阵列结构中的相应存储串接触并电连接。类似地，阶梯202-6中的分区204-1、204-2、204-3和204-4中的每个(在正x方向上)可以与第二存储阵列结构中的相应存储串接触并电连接。在各种实施方式中，阶梯202-3和202-6中的每个分区204-1、204-2、204-3和204-4也可以被认为是相应存储串的一部分。

为了便于说明，在本公开的示例中，对应于阶梯结构226的存储块可以包括三个存储指状部，所述三个存储指状部被SSG切口结构210进一步划分为六个存储串。桥结构206的第一、第三和第四部分206-1、206-3和206-4可以在负x方向和正x方向上与第一和第二存储阵列结构两者中的第一存储串电连接(和/或接触)。桥结构206的第二部分206-2可以在负x方向上与第一存储阵列结构中的第二存储串电连接(和/或接触)。桥结构206的第五部分206-5可以在正x方向上与第二存储阵列结构中的第二存储串电连接(和/或接触)。在一些实施方式中，第一和/或第二存储阵列结构中的第一存储串和第二存储串电连接到桥结构206的相应部分。在一些实施方式中，第一存储串和第二存储串均与桥结构206的相应部分重叠。阶梯202-3中的分区204-1、204-2、204-3和204-4中的每个(在负x方向上)可以分别与第一存储阵列结构中的第三、第四、第五、和第六存储串接触并电连接。阶梯202-6中的分区204-1、204-2、204-3、和204-4中的每个(在正x方向上)可以分别与第二存储阵列结构中的第三、第四、第五和第六存储串接触并电连接。在一些实施方式中，阶梯202-1和202-4被称为阶梯的两个子阶梯，其电连接到第一和第二存储阵列结构106-1和106-2中的第一存储串。在一些实施方式中，阶梯202-1和202-4通过桥结构206的相同部分(例如206-1、206-3和206-4)电连接到第一存储串。

如图2A和图2B所示，字线触点222-1可以落在阶梯202-3和202-6中的每个台阶的每个分区上，以控制对应于该分区的存储单元的操作。例如，相同级的存储串中的存储单元可以由落在分区上的相应的字线触点222-1来控制。当通过字线触点222-1在台阶的分区上施加电压时，电流可以从相应的字线触点222-1流动到相应级处的相应存储串(例如，第三、第四、第五、和第六存储串中的相应的一个)中的存储单元。因此，可以通过字线触点222-1和阶梯202-3分别控制第一存储阵列结构中的第三、第四、第五、和第六存储串。因此，可以通过字线触点222-1和阶梯202-6分别控制第二存储阵列结构中的第三、第四、第五、和第六存储串。

字线触点222-2可以落在阶梯202-2和202-5的每个台阶上，使得可以通过阶梯202-2上的字线触点222-2来控制第一存储阵列结构中的第二串中的存储单元，并且可以通过阶梯202-5上的字线触点222-2来控制第二存储阵列结构中的第二串中的存储单元。在各种实施方式中，因为阶梯202-2的每个台阶电连接到相同级的桥结构206的第二部分206-2，所以至少一个字线触点222-2可以在y方向上落在缝隙结构208-3的两侧的任一侧上。类似地，因为阶梯202-5的每个台阶电连接到相同级的桥结构206的第五部分206-5，所以至少一个字线触点222-2可以在y方向上落在缝隙结构208-3的两侧的任一侧上。因此，可以通过阶梯202-2和202-5、桥结构206(即，桥结构206的第二和第五部分206-2和206-5)以及字线触点222-2来控制第二存储串。

字线触点222-3可以落在阶梯202-1和202-4中的台阶上，以控制第一和第二存储阵列结构两者的第一存储串中的存储单元的操作。因为对于每个级，两个阶梯202-1和202-4的台阶电连接到第一和第二存储阵列结构两者的第一存储串，所以字线触点222-3可以落在阶梯202-1和202-4中的至少一个上。如图2B中所示，作为示例，字线触点222-3仅形成在阶梯202-1的每个台阶(即，每个级的台阶)上。在另一个示例中，字线触点222-3仅形成在阶梯202-4的每个台阶上。在另一个示例中，字线触点222-3形成在阶梯202-1和202-4两者上，并且至少一个字线触点222-3在每个级的至少一个台阶上。在各种实施方式中，对于每个级，至少一个字线触点222-3形成在阶梯202-1和202-4中的一个或两个上，使得当通过字线触点222-3在台阶上施加电压时，电流可以从相应的台阶流动到相应级处的第一和第二存储阵列结构两者的第一存储串中的存储单元。换句话说，可以通过至少一个字线触点222-3、阶梯202-1和/或202-4、以及桥结构206来控制相应级处的第一和第二存储阵列结构两者的第一串中的存储单元。在各种实施方式中，因为阶梯202-1和202-4的每个台阶电连接到相同级的桥结构206，所以字线触点222-3可以在y方向上落在缝隙结构208-3的两侧的任一侧上。字线触点222-3的具体分布不应当受到本公开的实施方式的限制。因此，可以通过阶梯202-1和/或202-4、桥结构206(即，桥结构206的第一、第三、和第四部分206-1、206-3、和206-4)来控制第一存储串。

在一些实施方式中，每个阶梯202-1、202-2、202-3、202-4、202-5或202-6是用于着陆互连(例如，字线触点)的功能阶梯。如图2A和图2B所示，与现有的3D存储器件(例如，3D存储器件600)相比，用于在电连接到桥结构206的存储串(例如，第一和第二存储串)上施加电压的字线触点(例如，222-2和222-3)所落在的阶梯不同于用于在电连接到阶梯(例如，202-3和202-6)的存储串上施加电压的字线触点(例如，222-1)所落在的阶梯。具体地，阶梯202-1和202-4专用于字线触点222-3与第一存储串之间的电连接，并且阶梯202-2和202-5专用于字线触点222-2与第二存储串之间的电连接。其余的存储串(例如，第三、第四、第五、和第六存储串)通过阶梯202-3和202-6电连接到字线触点222-1。在阶梯202-3和202-6中形成更少的分区。而且，每个字线触点222-1、222-2、和222-3的着陆面积可以增加。SSG切口结构210的设计和制造可以不那么复杂，并且字线触点222-1、222-2、和222-3的设计和制造可以不那么复杂并且更灵活。电连接到桥结构206的存储串的控制可以更容易。如图2B所示，区A表示阶梯结构226的形成字线接触(例如222-1、222-2、和222-3)以用于通过SSG切口结构210(例如，BSG切口结构)来控制串的区。可以单独地控制与那些字线触点接触的存储串(例如，六个存储串)以实施各种操作，例如读取、写入和擦除。

可选地，如图2B所示，阶梯结构226还包括区C，其中在台阶和SSG切口结构210上方的多个台阶上形成多个字线触点222-4。区C可以包括3D存储器件200的核心区。在一些实施方式中，存储单元形成在核心区中。在一些实施方式中，字线触点222-4形成在阶梯结构226的顶部部分中，从而实施双向字线驱动方案以用于使用漏极选择栅(DSG)切口结构(例如，顶部选择栅(TSG)切口结构230)进行串控制。DSG切口结构230可以形成在阶梯结构226的顶部部分中，从而在区C中延伸。每个存储块可以被DSG切口结构划分为相同数量的存储串。在一些实施方式中，DSG切口结构230包括在x方向上延伸的多个部分，并且在z方向上与相应的SSG切口结构对准。可以单独地控制与那些字线触点接触的存储串(例如，六个存储串)以实施各种操作，例如读取、写入和擦除。3D存储器件200还可以包括区B，该区B表示阶梯结构226中的存储块没有被划分并且可以作为整体进行操作的区。区B可以位于DSG切口结构230与SSG切口结构210之间。电连接到区B的存储单元可以通过块控制来操作。

在一些实施方式中，SSG切口结构210包括多个第三部分210-3，其由与SSG切口结构210相同的电介质材料形成，并且在x方向上将缝隙结构断开。第三部分210-3的深度可以与SSG切口结构210的其余部分相同。如图2A和图2B所示，第三部分210-3可以在z方向上并且在两个相邻的存储串之间(例如，在第二和第三存储串之间以及在第四和第五存储串之间)延伸。在一些实施方式中，第三部分210-3将存储串和存储指状部分开。

图3A示出了根据本公开的一些实施方式的示例性3D存储器件300中的阶梯结构326中的区A的顶部正面透视图。阶梯结构326可以包括SSG切口结构310。图3B示出了阶梯结构326的俯视图。3D存储器件300可以是图1中的包括阶梯结构104的存储平面102的一部分的另一示例。3D存储器件300的阶梯结构326可以是存储平面102中的阶梯结构104的另一示例。为了描述的简单，3D存储器件300的用相同数字标记的部分与3D存储器件200中的部分相同或类似，并且在此不再重复详细描述。

与阶梯结构226不同，阶梯结构326可以包括SSG切口结构310，SSG切口结构310的第一部分310-1不在y方向上延伸以分别将阶梯202-2和202-1与阶梯202-4和202-5绝缘/分开。例如，SSG切口结构310的第一部分310-1在横向平面(例如，x-y平面)中不延伸超过桥结构206。相反，阶梯结构326可以包括分别在阶梯202-2和202-1之间以及阶梯202-4和202-5之间的一对绝缘结构314-1和314-2。绝缘结构314-1和314-2在图3A中以虚线示出。在一些实施方式中，绝缘结构314-1和314-2均在z方向和y方向上延伸并且与SSG切口结构310的对应的第一部分310-1接触，使得阶梯202-2与阶梯202-1绝缘，并且阶梯202-4与202-5绝缘。在一些实施方式中，如图3B所示，两个相邻的阶梯区域202中的SSG切口结构310的第一部分310-1不在y方向上彼此接触。

绝缘结构314-1和314-2均可以包括堆叠在阶梯结构326中的交错的多个第一电介质层和多个第二电介质层。在一些实施方式中，绝缘结构314-1和314-2可以与衬底接触。第一电介质层可以与相邻的阶梯中的导电层接触。例如，绝缘结构314-1的第一电介质层均可以与相同级的阶梯202-2和202-1中的导电层接触，并且绝缘结构314-2的第一电介质层均可以与相同级的阶梯202-4和202-5中的导电层接触。第二电介质层可以与相邻的阶梯中的电介质层接触。例如，绝缘结构314-1的第二电介质层均可以与相同级的阶梯202-2和202-1中的电介质层接触，并且绝缘结构314-2的第二电介质层均可以与相同级的阶梯202-4和202-5中的电介质层接触。第二电介质层可以包括与相邻的阶梯中的电介质层相同的材料。第一和第二电介质层可以包括不同的材料。例如，第二电介质层可以包括氧化硅、氮氧化硅、及其组合，并且第一电介质层可以包括氮化硅、多晶硅、碳、或其组合。在一些实施方式中，第一电介质层包括氮化硅，并且第二电介质层包括氧化硅。在一些实施方式中，绝缘结构314-1和314-2在x方向上的尺寸均可以足够大以完全使相邻的阶梯绝缘。在一些实施方式中，绝缘结构314-1和314-2在x方向上的尺寸在约0.5微米至约1.5微米的范围内，例如约0.5、约0.8、和约1微米。

类似于阶梯结构226中的缝隙结构208-2和208-3，在阶梯结构326中，缝隙结构308-2和308-3均在x方向上断开并且不与绝缘结构314-1和314-2接触。在一些实施方式中，如图3B所示，在阶梯结构326中并且在x方向上，缝隙结构308-2的两个断开的部分之间以及缝隙结构308-3的两个断开的部分之间的横向距离D可以大于阶梯结构226中的缝隙结构208-2和208-3的横向距离。在一些实施方式中，横向距离D在约1微米至约4微米的范围内，例如约1微米、约1.5微米、约2微米、约2.5微米和约3微米。横向距离D大于绝缘结构314-1和314-2在x方向上的尺寸。

应当注意，为了便于说明实施方式，已经对本公开的附图中的各种结构的比例和尺寸进行了修改。例如，在图2A、图2B、图3A和图3B中，每个阶梯可以包括多个更多的台阶，使得每个阶梯中的级/台阶的数量可以是32、64、96、128、256等。因此，(例如，在x方向上)改变了每个阶梯的比例，以更紧凑的方式描绘阶梯结构中的结构。省略了其他结构，例如已经示出的台阶之上的台阶。

图5是根据一些实施方式的用于形成3D存储器件的示例性阶梯结构(例如，阶梯结构226和326)的方法500的流程图。应当理解，方法500中示出的操作不是穷举的，并且也可以在所示的操作中的任一个之前、之后、或之间执行其他操作。此外，可以同时执行一些操作，或者以与图5中所示不同的顺序执行一些操作。为了便于描述，一起描述3D存储器件200和300以及方法500。

参考图5，方法500开始于操作502，其中在衬底上形成第一数量的电介质对。图4A示出了对应的结构。

如图4A中所示，可以在衬底402上形成第一数量的电介质对404-1。第一数量的电介质对404-1可以包括交错的多个牺牲材料层406-1和多个电介质材料层408-1，通过在衬底之上沿z方向交替地沉积牺牲材料层和电介质材料层，直到达到期望数量的层，来形成交错的多个牺牲材料层406-1和多个电介质材料层408-1。电介质对404-1可以在x方向和y方向上横向延伸。在一些实施方式中，第一数量至少为2。在一些实施方式中，第一数量是六或七。牺牲材料层406-1和电介质材料层408-1可以具有相同或不同的厚度。在一些实施方式中，每个牺牲材料层406-1和下层电介质材料层408-1一起被称为电介质对404-1。电介质对404-1的数量可以由随后形成的SSG切口结构(例如，BSG切口结构)的深度/高度来确定。例如，如果将在底部的七对导电/电介质层对中形成SSG切口结构，则可以首先在衬底上沉积七个(即，第一数量的)电介质对404-1。在一些实施方式中，每个电介质对404-1可以形成一个级/台阶。在一些实施方式中，牺牲材料层406-1包括氮化硅，并且电介质材料层408-1包括氧化硅。牺牲材料层406-1和电介质材料层408-1的沉积均可以包括化学气相沉积(CVD)、物理气相沉积(PVD)、和原子层沉积(ALD)中的一种或多种。

返回参考图5，方法500进行到操作504，其中在第一数量的电介质对中形成初始SSG切口结构。图4B和图4C示出了对应的结构的俯视图。

图4B示出了根据一些实施方式的用于形成3D存储器件200的结构的俯视图。如图4B所示，可以对第一数量的电介质对404-1进行图案化以形成初始SSG切口结构410，可以从初始SSG切口结构410形成SSG切口结构210。初始SSG切口结构410可以在x方向上在3D器件200的阵列区和阶梯区中延伸。电介质对404-1可以被图案化以形成在其中形成初始SSG切口结构410的沟槽。返回参考图4A和图4B，初始SSG切口结构410可以包括在阶梯区中的多个(例如，一对)第一部分410-1、多个第二部分410-2、和多个第三部分410-3。第一部分410-1均可以在x方向和y方向上延伸，并且随后可以被图案化以形成第一部分410-1。例如，第一部分410-1的在x方向上的横向部分可以形成在桥结构(例如，206)形成在其中的区中。第一部分410-1的在y方向上的横向部分均可以位于与随后形成的两个相邻的阶梯(例如，202-1和202-2、以及202-4和202-5)相邻的位置。第二部分410-2可以在x方向上延伸，并且可以位于随后将阶梯(例如，202-3和202-6)划分为多个分区(返回参考分区204-1、...、204-4)的位置。第三部分410-3均可以位于将电介质指状部和电介质串分开的位置。

在一些实施方式中，为了形成初始SSG切口结构410，在x方向上，通过去除电介质对404-1的部分直到暴露衬底402来在电介质对404-1中的电介质桥中形成多个沟槽。从其中形成初始SSG切口结构410的第一部分410-1的一些沟槽可以将电介质桥划分为第一部分、第二部分、第三部分、第四部分、和第五部分。第一和第二部分可以在与随后形成的阶梯202-2和202-3相邻的区中。第三部分可以在与随后形成的阶梯202-1和202-4相邻的区中。第四和第五部分可以在与随后形成的阶梯202-4和202-6相邻的区中。第三部分可以与电介质桥的第一和第四部分接触。在一些实施方式中，电介质桥的第一和第四部分都耦合到第一和第二电介质结构中的第一电介质串。在一些实施方式中，电介质桥的第二部分耦合到第一电介质结构中的第二电介质串，并且电介质桥的第五部分耦合到第二电介质结构中的第二电介质串。而且，在y方向上，形成一对沟槽。沟槽中的一个在随后形成的阶梯202-1和202-2之间，并且沟槽中的一个在随后形成的阶梯202-4和202-5之间。这些沟槽中的每个可以在x方向上与相应的沟槽接触。

图4C示出了根据一些实施方式的用于形成3D存储器件300的结构的俯视图。如图4C所示，可以对第一数量的电介质对404-1进行图案化以形成初始SSG切口结构411，可以从初始SSG切口结构411形成SSG切口结构310。返回参考图4A和图4B，初始BSG切口结构411可以包括一对第一部分411-1、多个第二部分410-2、和多个第三部分410-3。不同于初始BSG切口结构410，初始BSG切口结构411的第一部分411-1可以不沿y方向延伸。SSG切口结构310的第一部分310-1可以由初始SSG切口结构411的第一部分411-1形成。在一些实施方式中，为了形成初始SSG切口结构411，在y方向上，在随后形成的阶梯202-1和202-2以及在随后形成的阶梯202-4和202-5之间不形成沟槽。

初始BSG切口结构410和411的形成均可以包括图案化的电介质对404-1以形成上述沟槽。可以沉积诸如氧化硅的合适的电介质材料以填充开口。在光刻工艺之后，电介质对404-1的蚀刻可以包括合适的蚀刻工艺，例如干法蚀刻和/或湿法蚀刻。电介质材料的沉积可以包括CVD、PVD、和ALD中的一种或多种。可选地，可以在沉积电介质材料之后执行平坦化工艺以去除电介质对404-1上的任何多余的材料。平坦化工艺可以包括凹陷蚀刻和/或化学机械抛光(CMP)。

返回参考图5，方法500进行到操作506，其中在第一数量的电介质对之上形成第二数量的电介质对以形成堆叠结构。图4D示出了对应的结构。

如图4D所示，可以在第一数量的电介质对404-1之上形成第二数量的电介质对，从而形成堆叠结构404。第二数量的电介质对可以包括交错的多个牺牲材料层和多个电介质材料层，通过在第一数量的电介质对之上沿z方向交替地沉积牺牲材料层和电介质材料层直到达到期望数量的层，来形成交错的多个牺牲材料层和多个电介质材料层。第二数量的电介质对中的牺牲材料层和电介质材料层可以分别与第一数量的电介质对中的牺牲材料层和电介质材料层相同。第二数量的电介质对的沉积方法可以包括CVD、PVD、和ALD中的一种或多种。堆叠结构404中的电介质对的数量可以等于随后形成的导电/电介质层对的总数量，例如32、64、96、128、256等。在堆叠结构404中，所有牺牲材料层被描绘为406，并且所有电介质材料层被描绘为408。

返回参考图5，方法500进行到操作508，其中在堆叠结构中形成多个缝隙结构。图4D和图4E示出了对应的结构。具体地，图4E和图4F均是堆叠结构中的沿A-A’平面(例如，横向平面)的俯视图。

图4E示出了堆叠结构404中的随后在其中形成SSG切口结构210的缝隙结构416-1、416-2、416-3、和416-4的布局。如图4E所示，缝隙结构416-1、416-2、416-3、和416-4均可以在x方向和z方向上在堆叠结构404中延伸。缝隙结构416-1和416-4可以在x方向上连续地延伸，并且堆叠结构404的缝隙结构416-1和416-4之间的部分电连接到堆叠结构404的电介质块(或是其一部分)。缝隙结构416-2可以将堆叠结构404的该部分划分为区域1和区域2。堆叠结构404的区域1中的部分可以形成电介质桥，并且可以随后在区域2中形成阶梯区域(例如，202)。具体地，在随后的制造工艺中，桥结构(例如，桥结构206)可以由区域1中的电介质桥形成，并且可以在区域2中形成多个阶梯。缝隙结构416-3可以在区域2中延伸，在区域2中随后形成阶梯202-1、202-2、202-3、202-4、202-5和202-6，返回参考图2A和图2B。在一些实施方式中，缝隙结构416-3被放置在区域2中的y轴中的中央位置处。缝隙结构416-2和416-3均可以在x方向上断开成多个部分并且包括多个切口。在一些实施方式中，缝隙结构416-2和416-3被断开，使得缝隙结构416-2和416-3的部分不与初始SSG切口结构410的第一部分410-1(即，第一部分410-1在y方向上的横向部分)接触。在一些实施方式中，缝隙结构416-2包括在z方向上延伸并且随后在其中形成通道结构216的切口418。在一些实施方式中，缝隙结构416-2包括初始SSG切口结构410的第三部分410-3所位于的切口。缝隙结构416-1、416-2、416-3和416-4以及初始SSG切口结构410可以在正x方向和负x方向上将堆叠结构404的下部部分划分为多个电介质串。

图4F示出了堆叠结构404中的随后可以在其中形成SSG切口结构310的缝隙结构417-1、417-2、417-3和417-4的布局。缝隙结构417-1和417-2可以与缝隙结构416-1和416-2相同。与缝隙结构416-2和416-3不同的是，在随后形成的阶梯202-2和202-1之间以及随后形成的阶梯202-4和202-5之间的区中，缝隙结构417-2和417-3的部分之间的横向距离D足够大，使得可以在随后的栅极替换工艺中保留足够量的电介质材料(即，交错的牺牲材料层406和电介质材料层408)。保留的电介质材料可以形成分别与第一部分310-1和310-2接触的绝缘结构314-1和314-2，以使阶梯202-1和202-2中以及阶梯202-4和202-5中的电流绝缘/分开。缝隙结构417-1、417-2、417-3和417-4以及初始SSG切口结构411可以在正x方向和负x方向上将堆叠结构404的下部部分划分为多个电介质串。

可以通过对堆叠结构进行图案化以形成多个具有这些缝隙结构的图案的开口来形成缝隙结构416-1、416-2、416-3、416-4、417-1、417-2、417-3和417-4。在一些实施方式中，图案化工艺包括可以在光刻工艺之后执行的合适的干法蚀刻和/或湿法蚀刻。

返回参考图5，可选地，方法500进行到操作510，其中在堆叠结构的上部部分中形成初始TSG切口结构。

可选地，在堆叠结构404的上部部分中形成初始TSG切口结构(未示出)。初始TSG切口结构可以包括诸如氧化硅的电介质材料，并且可以在堆叠结构404的上部部分中的一个或多个电介质对中形成。在一些实施方式中，初始TSG切口结构在x方向上在堆叠结构404的区域1和区域2的正x方向和负x方向上延伸。在一些实施方式中，初始TSG切口结构以及缝隙结构(例如416-1、...、416-4或417-1、...、417-4)可以包括多个部分，所述多个部分在正x方向和负x方向上将堆叠结构404的上部部分划分为多个电介质串。在一些实施方式中，初始TSG切口结构在z方向上在堆叠结构404中与初始SSG切口结构(例如410或411)至少部分地重叠，并且在堆叠结构404的上部部分和下部部分中的电介质串在正x方向和负x方向上至少部分地彼此重叠。

初始TSG切口结构的形成可以包括对堆叠结构404进行图案化并去除堆叠结构404的上部部分中的电介质对406/408的部分，直到达到期望的深度，从而形成多个开口。可以沉积诸如氧化硅的合适的电介质材料以填充开口。在光刻工艺之后，电介质对406/408的蚀刻可以包括合适的蚀刻工艺，例如干法蚀刻和/或湿法蚀刻。电介质材料的沉积可以包括CVD、PVD、和ALD中的一种或多种。可选地，可以在电介质材料的沉积之后执行平坦化工艺以去除堆叠结构404上的任何多余的材料。平坦化工艺可以包括凹陷蚀刻和/或化学机械抛光(CMP)。

返回参考图5，方法500进行到操作512，其中对堆叠结构进行图案化以形成具有与电介质桥相邻的多个阶梯的阶梯结构。堆叠结构还包括SSG切口结构。可选地，堆叠结构还包括TSG切口结构。

堆叠结构404可以被图案化以形成第一电介质结构、第二电介质结构、在第一和第二电介质结构的中间中的阶梯结构、以及阶梯结构中的SSG切口结构。SSG切口结构也可以在第一和第二电介质结构中延伸。阶梯结构可以包括电介质桥和阶梯区域，阶梯区域包括多个阶梯。返回参考图2A、图2B、图3A、和图3B，可以在x方向上形成多个阶梯(例如，阶梯202-1、...、202-6)并且所述多个阶梯与随后可以形成桥结构的电介质桥相邻。返回参考图4E和图4F，阶梯可以在区域2中形成，并且电介质桥可以在区域1中形成。第一和第二电介质结构随后可以分别形成第一和第二存储阵列结构。

可以通过对堆叠结构404的在区域2中的部分进行图案化以在x方向上形成多个阶梯(例如，阶梯202-1、...、202-6)来形成阶梯结构。每个阶梯可以包括多个台阶。可以通过使用蚀刻掩模(例如，堆叠结构404之上的图案化的PR层)在区域2中对堆叠结构404进行重复图案化来形成包括多个电介质对406/408的阶梯结构。在一些实施方式中，一个或多个电介质对可以形成一个级/阶梯。在形成阶梯结构期间，修整PR层(例如，在x方向上递增和向内蚀刻)，并用作蚀刻掩模以用于蚀刻堆叠结构404的暴露的部分。修整的PR的量可以直接与阶梯的尺寸有关(例如，决定因素)。PR层的修整可以使用合适的蚀刻(例如，各向同性干法蚀刻和/或湿法蚀刻)来获得。可以连续地形成和修整一个或多个PR层以用于形成阶梯结构。在修整PR层之后，可以使用合适的蚀刻剂来蚀刻每个电介质对，以去除牺牲材料层406和下层电介质材料层408两者的一部分。堆叠结构404的蚀刻可以包括合适的干法蚀刻和/或湿法蚀刻。蚀刻的牺牲材料层406和电介质材料层408可以在区域2中形成多个牺牲层和电介质层。然后可以去除PR层。

在区域2中，可以在堆叠结构404的图案化之后形成多个阶梯(例如，阶梯202-1、...、202-6)。每个台阶可以包括一对或多对牺牲/电介质层对。在一些实施方式中，每个台阶包括一对牺牲/电介质层对。在图案化工艺之后，可以从初始TSG切口结构形成TSG切口结构，并且可以从初始SSG切口结构形成SSG切口结构(例如，210或310)。在一些实施方式中，SSG切口结构由蚀刻的初始SSG切口结构形成。由初始BSG切口结构(例如，410-2或411-2)和/或缝隙结构(例如，416-3或417-2)形成的分区可以保留在区域2中的相应阶梯中。

在区域1中，可以保留牺牲材料层406和电介质材料层408，从而分别形成牺牲层和电介质层。区域1中的交错的牺牲层和电介质层可以形成电介质桥。在一些实施方式中，在一些阶梯(例如，用于形成202-2、202-1、202-4和202-5的阶梯)中，电介质层均与电介质桥中的相同级的电介质层接触，并且牺牲层均与电介质桥中的相同级的牺牲层接触。

在一些实施方式中，多个阶梯包括均通过电介质桥耦合到第一和第二电介质结构中的第一电介质串的第一阶梯和第二阶梯。在一些实施方式中，多个阶梯还包括通过电介质桥耦合到第一电介质结构中的第二电介质串的第三阶梯、以及通过电介质桥耦合到第二电介质结构中的第二电介质串的第四阶梯。在一些实施方式中，多个阶梯还包括耦合到第一电介质结构中的多个第三电介质串的第五阶梯以及耦合到第二电介质结构中的多个第三电介质串的第六阶梯。在阶梯、电介质串(其变为存储串)和电介质桥(其变为桥结构)中形成导电层之后，阶梯和电介质串之间的耦合可以变成导电的。在一些实施方式中，可以在沉积第二数量的电介质对之前，对第一数量的电介质对404-1进行图案化以形成台阶。在对第一数量的电介质对404-1进行图案化之后，可以对第二数量的电介质对进行图案化以形成台阶。

返回参考图5，方法500进行到操作514，其中在阶梯结构中形成多个导电层。

如前所述，可以在电介质桥和阶梯中形成多个导电层。导电层也可以在正x方向和负x方向上以相同的制造工艺形成在堆叠结构404的其余部分中。可以执行栅极替换工艺以形成导电层。在一些实施方式中，可以通过缝隙结构(416-1、...、416-4或417-1、...、417-4)执行各向同性蚀刻工艺，以去除电介质桥、阶梯、和堆叠结构404中的堆叠结构404的其余部分中的牺牲层，从而形成多个横向凹陷。可以沉积合适的导体材料(例如，W)以填充横向凹陷，从而在电介质桥、阶梯、和堆叠结构404的其余部分中形成导电层。堆叠结构404可以包括存储堆叠层，该存储堆叠层包括存储阵列结构，即，在正x方向上的第一存储阵列结构和在负x方向上的第二存储阵列结构。电介质桥可以形成电连接到存储阵列结构中的第一和第二存储串以及一些阶梯(例如202-2、202-1、202-4和202-5)的桥结构(例如206)。其余阶梯(例如202-3和202-6)可以电连接到存储阵列结构中的四个存储串。切口418均可以形成将桥结构和相邻的阶梯(例如202-2、202-1、202-4和/或202-5)电连接的通道结构(例如216)。可以通过诸如CVD、ALD、PVD或其组合的合适的沉积方法来沉积导体材料。

应当注意的是，在一些实施方式中，阶梯结构226和326的形成是不同的。为了形成阶梯结构226，可以在沉积导体材料之前完全去除区域1和区域2中的牺牲层。为了形成阶梯结构326，均可以保留电介质材料的在阶梯202-1和202-2之间以及阶梯202-4和202-5之间的一部分以形成分别与SSG切口结构(例如310)的第一部分(例如310-1)接触的绝缘结构(例如314-1和314-2)。为了形成绝缘结构，可以保留交错的电介质层和牺牲层的阶梯202-1和202-2之间以及阶梯202-4和202-5之间的一部分。在一些实施方式中，可以控制各向同性蚀刻工艺以允许保留足够量的电介质材料。例如，各向同性蚀刻可以被定时。在一些实施方式中，横向距离D足够大以防止两个背对背阶梯之间的期望的量的电介质材料被蚀刻掉。

返回参考图5，方法500进行到操作516，其中在缝隙结构中形成多个源极接触结构。

多个源极接触结构可以形成在缝隙结构(416-1、...、416-4或417-1、...、417-4)中。绝缘间隔物可以形成在缝隙结构中的每个中，并且源极触点可以形成在绝缘间隔物中。在一些实施方式中，绝缘间隔物可以经受凹陷蚀刻以暴露衬底，使得源极触点可以通过衬底电连接到3D存储器件的源极。在一些实施方式中，绝缘间隔物包括氧化硅，并且绝缘间隔物的沉积包括CVD、PVD、ALD、或其组合。在一些实施方式中，源极触点包括W，并且源极触点的沉积包括CVD、PVD、ALD、或其组合。

返回参考图5，方法500进行到操作518，其中形成多个字线触点。

多个字线触点被形成为与区域2中的阶梯上的相应的着陆区接触。在一些实施方式中，在阶梯之上形成绝缘体结构(例如202-1、...、202-6)，并且在绝缘体结构中形成字线触点。阶梯可以被放置在绝缘体结构中。在一些实施方式中，绝缘体结构包括氧化硅，并且绝缘体结构的沉积包括CVD、PVD、ALD、或其组合。可以通过对绝缘体结构进行图案化以形成对应于字线触点的位置的多个开口来形成字线触点。可以沉积合适的导电材料以填充开口并形成字线触点。在一些实施方式中，绝缘体结构的图案化包括合适的干法蚀刻和/或湿法蚀刻。在一些实施方式中，字线触点包括W，并且字线触点的沉积包括CVD、PVD、ALD、或其组合。

图7A示出了根据本公开的一些实施方式的示例性3D存储器件700中的阶梯结构726中的区A的顶部正面透视图。阶梯结构726可以包括SSG切口结构710。图7B示出了阶梯结构726的俯视图。3D存储器件700可以是图1中的包括阶梯结构104的存储平面102的一部分的一个示例。3D存储器件700的阶梯结构726可以是存储平面102中的阶梯结构104的一个示例。出于说明性目的，图7A示出了对应于存储阵列结构106-1/106-2中的一个存储块的阶梯结构726，其为图7B所示结构的上半部分(在y方向上)。阶梯结构726可以电连接到存储阵列结构106-1/106-2中的存储块中的存储单元，或者可以被认为是存储块的一部分。图7B示出了在y方向上彼此对称的一对阶梯结构726。为了便于解释，一起描述图7A和图7B。

如图7A和图7B所示，阶梯结构726可以包括与阶梯区域702相邻的桥结构706。桥结构706可以电连接到存储阵列结构中的第一存储指状部(或被认为是其一部分)。阶梯区域702可以电连接到存储阵列结构中的至少一个第二存储指状部(或被认为是其一部分)。在一些实施方式中，电连接到桥结构706的存储指状部在z方向上与桥结构706重叠。类似于桥结构206，桥结构706可以包括在z方向上交错的多个导电层和多个电介质层。阶梯区域702可以包括具有通过桥结构706电连接到第一和第二存储阵列结构中的每个中的第一存储指状部的至少一个阶梯的多个阶梯。至少一个阶梯可以专用于为字线触点提供着陆区，以用于控制第一存储指状部。在一些实施方式中，阶梯区域702包括在x方向上彼此背离的阶梯702-1和阶梯702-2，例如，阶梯702-1的台阶面对负x方向并且阶梯702-2的台阶面对正x方向。阶梯702-1和702-2可以通过每个级的导电层彼此导电。阶梯702-1和702-2也可以电连接到桥结构706和第一存储指状部。阶梯区域702还可以包括与桥结构706以及阶梯702-1和702-2绝缘的至少一个(例如，一对)阶梯702-3和702-4。在一些实施方式中，阶梯702-3面对阶梯702-1(例如，阶梯702-1和702-3的台阶向内面向相反的方向)，并且阶梯702-4面对阶梯702-2(例如，阶梯702-2和702-4的台阶向内面向相反的方向)。阶梯702-3可以电连接到第一存储阵列结构中的一个或多个第二存储指状部，并且阶梯702-4可以电连接到第二存储阵列结构中的一个或多个第二存储指状部。在一些实施方式中，3D存储器件700包括阶梯结构726的上部部分中的多个DSG切口结构730，例如TSG切口结构。DSG切口结构730可以在3D存储器件700的核心区中并且可以将每个存储指状部中的存储串绝缘，类似于DSG切口结构230的存储串。因此，在此不再重复详细描述。

在一些实施方式中，每个阶梯(702-1、702-2、702-3和702-4)包括多个台阶中的交错的多个导电层和多个电介质层。每个阶梯(702-1、702-2、702-3和702-4)可以在z方向上包括一个或多个导电/电介质层对。阶梯702-1和702-2中的相同级的导电层彼此接触，并且还与桥结构706中的相同级的导电层接触。阶梯702-3中的导电层与第一存储阵列结构中的一个或多个第二存储指状部中的相同级的导电层接触。阶梯702-4中的导电层与第二存储阵列结构中的一个或多个第二存储指状部中的相同级的导电层接触。阶梯702-1、702-2、702-3、和702-4的结构和材料可以类似于阶梯202-1、202-2、202-3、202-4、202-5、和202-6的结构和材料，并且在此不再重复详细描述。

3D存储器件700还可以包括多个缝隙结构708，所述缝隙结构708在x方向上延伸并且在y方向上将存储阵列结构划分为多个存储指状部。在一些实施方式中，阶梯结构726可以位于缝隙结构708-1和708-4之间。在一些实施方式中，缝隙结构708-2位于桥结构706和阶梯区域702之间，并且缝隙结构708-3将阶梯702-3和702-4划分为两个分区704-1和704-2，使得阶梯702-3可以通过相应的分区704-1和704-2电连接到第一存储阵列结构中的两个第二存储指状部，并且阶梯702-4可以通过相应的分区704-1和704-2电连接到第二存储阵列结构中的两个第二存储指状部。在一些实施方式中，在每个缝隙结构704-1、704-2、704-3和704-4中形成源极接触结构。缝隙结构708和源极接触结构的结构、材料、和位置可以类似于缝隙结构208和相应的源极接触结构，并且在此不再重复详细描述。

SSG切口结构710可以包括诸如氧化硅、氮化硅、和/或氮氧化硅的电介质材料。SSG切口结构710可以将相邻的存储指状部隔离。在一些实施方式中，SSG切口结构710可以包括与缝隙结构708-2和708-3对准的一个或多个部分。在一些实施方式中，缝隙结构708-2和708-3均在x方向上被SSG切口结构710的一个或多个部分断开。例如，SSG切口结构710可以包括与缝隙结构708-2对准的一个或多个部分。在一些实施方式中，SSG切口结构710包括桥结构706和阶梯702-3之间的部分。在一些实施方式中，SSG切口结构710包括桥结构706和阶梯702-4之间的部分。在一些实施方式中，SSG切口结构710包括分区704-1和704-2之间的一个或多个部分。SSG切口结构710的位置、结构、和材料可以类似于SSG切口结构210的第三部分210-3，并且在此不再重复详细描述。

3D存储器件700还可以包括与相应的缝隙结构(例如，708-2和708-3)对准的一个或多个通道结构716。通道结构716也可以被称为相邻的存储指状部之间的“H切口”。每个通道结构716可以沿z方向垂直地延伸并且在x方向上与相应的缝隙结构对准。通道结构716可以为至少一个台阶(例如，电连接到通道结构716的台阶)中的电流提供导电路径以流入桥结构706中，使得至少一个台阶通过桥结构706电连接到(一个或多个)相应的存储阵列结构。在一些实施方式中，3D存储器件700包括桥结构706和阶梯702-1之间的至少一个通道结构716。在一些实施方式中，3D存储器件700包括桥结构706和阶梯702-4之间的至少一个通道结构716。在一些实施方式中，3D存储器件700包括与缝隙结构708-3对准并且与阶梯702-1和/或702-2相交的至少一个通道结构716，从而(例如，在y方向上)在缝隙结构708-3的两侧上电连接阶梯702-1和702-2的部分。通道结构716的结构、材料、和功能可以类似于通道结构216的结构、材料、和功能，并且在此不再重复详细描述。

不同于阶梯结构226和326，阶梯结构726可以用于实施用于指状部控制的双向字线驱动方案(或用于双串控制的双向字线驱动方案)。如图7A和图7B所示，电连接到桥结构706的第一存储指状部可以电连接到专用于为第一存储指状部的提供用于字线触点722-2的着陆区的一个或多个阶梯(例如702-1和702-3)。因此，可以通过桥结构706、专用的阶梯702-1和702-2、以及相应的字线触点来控制第一和第二存储阵列结构中的每个中的第一存储指状部。图7A和图7B中的箭头指示电流方向。在一些实施方式中，SSG切口结构710不在第一存储指状部中的存储串之间延伸(例如，不在桥结构706中延伸以使存储串彼此绝缘)，使得第一存储指状部电连接到两个阶梯702-1和702-2。即，阶梯702-1和702-2中的每个中的导电层电连接到第一和第二存储阵列结构中的每个中的第一存储指状部中的导电层。在一些实施方式中，SSG切口结构710在第二存储指状部中不使存储串彼此隔离，使得第二存储指状部整体上电连接到相应的分区(例如704-1/704-2)。

3D存储器件700可以包括多个字线触点722-1、722-2、和722-3。与字线触点222-1、222-2、和222-3不同，字线触点722-1和722-2可以施加电压以用于指状部控制而不是串控制。字线触点722-3可以施加电压以用于串控制，类似于字线触点222-4。字线触点722-1均可以落在阶梯702-3和702-4的相应分区(704-1/704-2)上，以用于在相应的第二存储指状部上施加电压。字线触点722-3可以落在台阶和SSG切口结构710上方的多个台阶上，以实施用于使用DSG切口结构730来进行指状部控制的双向字线驱动方案。字线触点722-2可以落在阶梯702-1和702-2中的至少一个上，以用于在第一和第二存储阵列结构中的第一存储指状部上施加电压。对于每个级，至少一个字线触点722-2落在阶梯702-1和702-2中的至少一个上。在一些实施方式中，字线触点722-2仅落在阶梯702-1上(如图7A和图7B所示)。在一些实施方式中，字线触点722-2仅落在阶梯702-2上。在一些实施方式中，字线触点落在阶梯702-1和702-2两者上，使得可以通过字线触点722-2、阶梯702-1和702-2以及桥结构706来共同地控制第一存储指状部。字线触点722-1、722-2、和722-3的材料和结构可以类似于字线触点222-1、222-2、222-3、和222-4的材料和结构，并且在此不再重复详细描述。

在一些实施方式中，3D存储器件700包括区A，区A表示阶梯结构726中的形成字线触点(例如722-1和722-2)以用于通过SSG切口结构710来进行指状部控制的区。可以单独地控制与那些字线触点接触的存储指状部(例如，三个存储指状部)以实施各种操作，例如读取、写入、和擦除。可选地，3D存储器件700还包括阶梯结构726中的区C，在区C中在台阶和SSG切口结构710上方的多个台阶上形成多个字线触点722-3。区C可以包括3D存储器件700的核心区。在一些实施方式中，字线触点722-3形成在阶梯结构726的顶部部分中，以实施用于使用DSG切口结构730进行串控制的双向字线驱动方案。3D存储器件200还可以包括区B，区B表示阶梯结构726中的存储块没有被划分并且可以作为整体进行操作的区。区B可以位于DSG切口结构730和SSG切口结构710之间。电连接到区B的存储单元可以通过块控制来操作。

应当注意的是，虽然本公开所公开的SSG切口结构均形成在(或电连接到)包括三个存储指状部和六个存储串的存储块中，但是SSG切口结构的具体结构和存储串的数量不应当受到本公开的实施方式的限制。在各种实施方式中，存储块中的存储串的数量可以是等于或大于2的任何合适的正整数。具体地，电连接到桥结构的存储串的数量、电连接到不具有桥结构的阶梯的存储串的数量、以及阶梯区域中的阶梯的数量不应当受到本公开的实施方式的限制。例如，如果多于两个的存储串电连接到桥结构，则SSG切口结构可以包括多个第一部分，所述多个第一部分将桥结构划分为多个部分，使得电连接到桥结构的每个存储串可以电连接到(例如，布线到)至少一个阶梯，该至少一个阶梯专用于为字线触点提供着陆区以用于控制相应的存储串。用于控制这些存储串中的每个的字线触点可以形成在至少一个阶梯的每个台阶上。SSG切口结构还可以包括多个第二部分，所述多个第二部分(i)将阶梯结构划分为桥结构和阶梯区域，并且(ii)将电连接到不具有桥结构的多个存储串的阶梯划分为多个分区，所述多个分区均在存储阵列结构的一侧(例如，正x方向或负x方向)上电连接到相应的存储串。

根据本公开的一个方面，3D存储器件包括具有存储块的存储堆叠层。该存储块在第一横向方向上包括第一存储阵列结构、阶梯结构、第二存储阵列结构，并且在垂直于第一横向方向的第二横向方向上包括多个指状部。阶梯结构包括阶梯区域和在第二横向方向上与阶梯区域相邻的桥结构。3D存储器件还包括在存储堆叠层的SSG中并且在存储块的多个指状部中的相邻指状部之间延伸的SSG切口结构。SSG切口结构在第一指状部和第二指状部之间。第一指状部包括串。阶梯区域包括通过桥结构电连接到第一存储阵列结构和第二存储阵列结构中的每个中的串中的存储单元的阶梯。

在一些实施方式中，第一指状部在第二横向方向上包括第一串和第二串。在一些实施方式中，阶梯电连接到第一串和第二串中的每个中的存储单元。

在一些实施方式中，阶梯在第一横向方向上包括第一子阶梯和第二子阶梯，第一子阶梯电连接到第二子阶梯。

在一些实施方式中，第二指状部在第二横向方向上包括至少一对指状部。SSG切口结构在至少一对指状部中的相邻的指状部之间。阶梯区域还包括第二阶梯，该第二阶梯电连接到第一存储阵列结构中的至少一对指状部中的第二存储单元，并且第三阶梯电连接到第二存储阵列结构中的至少一对指状部中的第三存储单元。

在一些实施方式中，3D存储器件还包括在第一横向方向上连续延伸的一对第一缝隙结构，存储块位于该对第一缝隙结构之间。在一些实施方式中，3D存储器件还包括在第一横向方向上并且在第一和第二指状部之间且在第二和第三指状部之间延伸的第二缝隙结构。

在一些实施方式中，SSG切口结构在第二缝隙结构的相邻的缝隙部分之间。

在一些实施方式中，3D存储器件还包括在第一阶梯中的通道结构。通道结构在第二缝隙结构中的相邻的缝隙部分之间，并且包括沿垂直方向的多个导电/电介质层对。

在一些实施方式中，第一指状部在第二横向方向上包括第一串和第二串。在一些实施方式中，阶梯通过桥结构电连接到第一串中的第一存储单元。

在一些实施方式中，阶梯在第一横向方向上包括第一子阶梯和第二子阶梯，第一子阶梯电连接到第二子阶梯。

在一些实施方式中，阶梯区域还包括第二阶梯，该第二阶梯通过桥结构电连接到第一阶梯结构中的第二串中的第二存储单元。在一些实施方式中，阶梯区域还包括第三阶梯，该第三阶梯通过桥结构电连接到第二阶梯结构中的第二串中的第三存储单元。

在一些实施方式中，第二指状部在第二横向方向上包括至少一对指状部。在一些实施方式中，阶梯区域还包括：第四阶梯，该第四阶梯电连接到第一存储阵列结构中的至少一对指状部中的第四存储单元；以及第五阶梯，该第五阶梯电连接到第二存储阵列结构中的至少一对指状部中的第五存储单元。

在一些实施方式中，至少一对指状部均在第一横向方向上包括一对串。在一些实施方式中，第四阶梯和第五阶梯均电连接到相应的存储阵列结构中的至少一对指状部的串。

在一些实施方式中，3D存储器件还包括在第一横向方向上延伸的一对第一缝隙结构，存储块位于该对第一缝隙结构之间。在一些实施方式中，3D存储器件还包括在第一横向方向上并且在相邻的指状部之间延伸的第二缝隙结构。

在一些实施方式中，第一缝隙结构均在第一横向方向上连续地延伸。在一些实施方式中，第二缝隙结构包括在第一横向方向上彼此断开的多个缝隙部分。

在一些实施方式中，SSG切口结构包括在第一横向方向上在第一串和第二串之间的桥结构中延伸的第一部分，以及在第四和第五阶梯中并且在第二缝隙结构中的相邻的缝隙部分之间的第二部分。

在一些实施方式中，SSG切口结构还包括在第一横向方向上在至少一对指状部中延伸的多个第三部分。SSG切口结构的第三部分均在至少一对指状部中的相邻的串之间。

根据本公开的另一方面，3D存储器件包括具有存储块的存储堆叠层。该存储块在第一横向方向上包括第一存储阵列结构、阶梯结构、第二存储阵列结构，并且在垂直于第一横向方向的第二横向方向上包括多个指状部。阶梯结构包括阶梯区域和在第二横向方向上与阶梯区域相邻的桥结构。3D存储器件还包括在存储堆叠层的SSG中并且在存储块的多个指状部中的相邻的指状部之间延伸的SSG切口结构。SSG切口结构在第一指状部和第二指状部之间，第一指状部包括一对串，并且阶梯区域包括通过桥结构电连接到第一存储阵列结构和第二存储阵列结构中的每个中的一对串中的存储单元。

在一些实施方式中，阶梯在第一横向方向上包括第一子阶梯和第二子阶梯，第一子阶梯电连接到第二子阶梯。

在一些实施方式中，第二指状部在第二横向方向上包括至少一对指状部。SSG切口结构在至少一对指状部中的相邻的指状部之间。阶梯区域还包括电连接到第一存储阵列结构中的至少一对指状部中的第二存储单元的第二阶梯和电连接到第二存储阵列结构中的至少一对指状部中的第三存储单元的第三阶梯。

在一些实施方式中，3D存储器件还包括在第一横向方向上连续地延伸的一对第一缝隙结构。存储块位于该对第一缝隙结构之间。在一些实施方式中，3D存储器件还包括在第一横向方向上并且在第一和第二指状部之间且在第二和第三指状部之间延伸的第二缝隙结构。

在一些实施方式中，SSG切口结构在第二缝隙结构中的相邻的缝隙部分之间。

在一些实施方式中，3D存储器件还包括在第一阶梯中的通道结构，其中，通道结构在第二缝隙结构中的相邻的缝隙部分之间，并且包括沿垂直方向的多个导电/电介质层对。

根据本公开的另一方面，用于形成3D存储器件的方法包括在具有阵列区和阶梯区的衬底上形成第一数量的电介质对，电介质对中的每个包括牺牲材料的第一层和不同于牺牲材料的电介质材料的第二层。该方法还包括在第一数量的电介质对中形成初始SSG切口结构，以及在第一数量的电介质对上形成第二数量的电介质对以形成堆叠结构。该方法还包括对堆叠结构进行图案化以在阵列区中形成第一电介质结构和第二电介质结构，在阶梯区中形成阶梯结构，以及在阵列区和阶梯区中形成SSG切口结构。阶梯结构包括电介质桥和多个阶梯。多个阶梯沿第一横向方向对准并且包括第一阶梯，该第一阶梯通过电介质桥耦合到第一和第二电介质结构中的第一电介质指状部。

在一些实施方式中，第一阶梯包括一对子阶梯，该一对子阶梯均耦合到第一和第二电介质结构中的第一电介质指状部。

在一些实施方式中，多个阶梯还包括：第二阶梯，该第二阶梯耦合到第一电介质结构中的多个第二电介质指状部；以及第三阶梯，该第三阶梯耦合到第二电介质结构中的多个第三电介质指状部。

在一些实施方式中，该方法还包括对第一和第二数量的电介质对进行图案化，以形成沿第一横向方向在阶梯结构中延伸的多个缝隙结构。缝隙结构中的一个在电介质桥之间，并且多个阶梯通过与第一阶梯接触的至少一个通道部分来断开。

在一些实施方式中，在电介质桥和多个阶梯之间形成缝隙结构还包括使电介质桥和第二阶梯之间以及电介质桥和第三阶梯之间的缝隙结构断开。

在一些实施方式中，形成初始SSG切口结构包括在第一横向方向上在第一数量的电介质对中形成多个开口。多个开口在相邻的电介质指状部之间。形成初始SSG切口结构还包括沉积绝缘材料以填充开口。

在一些实施方式中，该方法还包括去除阶梯结构中的牺牲材料以在电介质桥、第一和第二电介质结构、以及多个阶梯中形成多个横向凹陷。在一些实施方式中，该方法还包括沉积导体材料以填充横向凹陷，从而在桥结构和多个阶梯中形成多个导电层，并且在至少一个通道部分中形成至少一个通道结构。

在一些实施方式中，该方法还包括在缝隙结构中形成多个源极触点。

特定实施方式的前述描述将因此揭示本公开的一般性质，以使得其他人在不脱离本公开的一般概念的情况下，可以通过应用本领域技术内的知识来容易地修改和/或适应于诸如特定实施方式的各种应用，而无需过度实验。因此，基于本文提出的教导和指导，这样的改编和修改旨在落在所公开的实施方式的等同物的含义和范围内。应当理解，本文中的措词或术语是出于描述而非限制性的目的，使得本说明书的术语或措辞将由技术人员鉴于教导和指导来解释。

上面已经借助于示出特定功能及其关系的实施方式的功能构建块描述了本公开的实施方式。为了方便描述，本文已经任意定义了这些功能构建块的边界。只要适当地执行特定功能及其关系，就可以定义交替的边界。

发明内容部分和摘要部分可以阐述(一个或多个)发明人所设想的本公开的一个或多个但不是全部示例性实施方式，并且因此，不旨在以任何方式限制本公开和所附权利要求。

本公开的广度和范围不应当由任何上述示例性实施方式限制，而应当仅根据所附权利要求及其等同物来定义。

Claims (30)

1.一种三维(3D)存储器件，包括：

存储堆叠层，所述存储堆叠层包括存储块，所述存储块在第一横向方向上包括第一存储阵列结构、阶梯结构、第二存储阵列结构，并且在垂直于所述第一横向方向的第二横向方向上包括多个指状部，所述阶梯结构包括阶梯区域和在所述第二横向方向上与所述阶梯区域相邻的桥结构；

源极选择栅(SSG)切口结构，所述源极选择栅切口结构在所述存储堆叠层的源极选择栅中并且在所述存储块的所述多个指状部中的相邻的指状部之间延伸，其中：

所述源极选择栅切口结构在第一指状部和第二指状部之间，所述第一指状部包括串；并且

所述阶梯区域包括阶梯，所述阶梯通过所述桥结构电连接到所述第一存储阵列结构和所述第二存储阵列结构中的每个中的所述串中的存储单元。

2.根据权利要求1所述的三维存储器件，其中：

所述第一指状部在所述第二横向方向上包括第一串和第二串；并且

所述阶梯电连接到所述第一串和所述第二串中的每个中的所述存储单元。

3.根据权利要求1所述的三维存储器件，其中，

所述阶梯在所述第一横向方向上包括第一子阶梯和第二子阶梯，所述第一子阶梯电连接到所述第二子阶梯。

4.根据权利要求1-3中任一项所述的三维存储器件，其中，所述第二指状部在所述第二横向方向上包括至少一对指状部，所述源极选择栅切口结构在所述至少一对指状部中的相邻的指状部之间，并且所述阶梯区域还包括：

第二阶梯，所述第二阶梯电连接到所述第一存储阵列结构中的所述至少一对指状部中的第二存储单元；以及

第三阶梯，所述第三阶梯电连接到所述第二存储阵列结构中的所述至少一对指状部中的第三存储单元。

5.根据权利要求4所述的三维存储器件，还包括：

一对第一缝隙结构，所述一对第一缝隙结构在所述第一横向方向上连续地延伸，所述存储块位于所述一对第一缝隙结构之间；以及

第二缝隙结构，所述第二缝隙结构在所述第一横向方向上并且在所述第一指状部和所述第二指状部之间且在所述第二指状部和第三指状部之间延伸。

6.根据权利要求5所述的三维存储器件，其中，所述源极选择栅切口结构在所述第二缝隙结构中的相邻的缝隙部分之间。

7.根据权利要求5-6中任一项所述的三维存储器件，还包括在所述阶梯中的通道结构，其中，所述通道结构在所述第二缝隙结构中的相邻的缝隙部分之间，并且包括沿垂直方向的多个导电/电介质层对。

8.根据权利要求1所述的三维存储器件，其中：

所述第一指状部在所述第二横向方向上包括第一串和第二串；并且

所述阶梯通过所述桥结构电连接到所述第一串中的第一存储单元。

9.根据权利要求8所述的三维存储器件，其中：

所述阶梯在所述第一横向方向上包括第一子阶梯和第二子阶梯，所述第一子阶梯电连接到所述第二子阶梯。

10.根据权利要求8或9所述的三维存储器件，其中，所述阶梯区域还包括：

第二阶梯，所述第二阶梯通过所述桥结构电连接到所述第二串中的第二存储单元；以及

第三阶梯，所述第三阶梯通过所述桥结构电连接到所述第二串中的第三存储单元。

11.根据权利要求10所述的三维存储器件，其中，所述第二指状部在所述第二横向方向上包括至少一对指状部，并且所述阶梯区域还包括：

第四阶梯，所述第四阶梯电连接到所述第一存储阵列结构中的所述至少一对指状部中的第四存储单元；以及

第五阶梯，所述第五阶梯电连接到所述第二存储阵列结构中的所述至少一对指状部中的第五存储单元。

12.根据权利要求11所述的三维存储器件，其中：

所述至少一对指状部均在所述第一横向方向上包括一对串；并且

所述第四阶梯和所述第五阶梯均电连接到相应的存储阵列结构中的所述至少一对指状部中的所述串。

13.根据权利要求11-12中任一项所述的三维存储器件，还包括：

一对第一缝隙结构，所述一对第一缝隙结构在所述第一横向方向上延伸，所述存储块位于所述一对第一缝隙结构之间；以及

第二缝隙结构，所述第二缝隙结构在所述第一横向方向上并且在相邻的指状部之间延伸。

14.根据权利要求13所述的三维存储器件，其中：

所述第一缝隙结构均在所述第一横向方向上连续地延伸；并且

第二缝隙结构包括在所述第一横向方向上彼此断开的多个缝隙部分。

15.根据权利要求14所述的三维存储器件，其中，所述源极选择栅切口结构包括：

第一部分，所述第一部分在所述第一横向方向上在所述第一串和所述第二串之间的所述桥结构中延伸；以及

第二部分，所述第二部分在所述第四阶梯和所述第五阶梯中并且在所述第二缝隙结构中的相邻的缝隙部分之间。

16.根据权利要求14或15所述的三维存储器件，其中，所述源极选择栅切口结构还包括在所述第一横向方向上在所述至少一对指状部中延伸的多个第三部分，其中，所述源极选择栅切口结构的所述第三部分均在所述至少一对指状部中的相邻的串之间。

17.一种三维(3D)存储器件，包括：

存储堆叠层，所述存储堆叠层包括存储块，所述存储块在第一横向方向上包括第一存储阵列结构、阶梯结构、第二存储阵列结构，并且在垂直于所述第一横向方向的第二横向方向上包括多个指状部，所述阶梯结构包括阶梯区域和在所述第二横向方向上与所述阶梯区域相邻的桥结构；

源极选择栅(SSG)切口结构，所述源极选择栅切口结构在所述存储堆叠层的源极选择栅中并且在所述存储块的所述多个指状部中的相邻的指状部之间延伸，其中：

所述源极选择栅切口结构在第一指状部和第二指状部之间，所述第一指状部包括一对串；并且

所述阶梯区域包括阶梯，所述阶梯通过所述桥结构电连接到所述第一存储阵列结构和所述第二存储阵列结构中的每个中的所述一对串中的存储单元。

18.根据权利要求17所述的三维存储器件，其中

所述阶梯在所述第一横向方向上包括第一子阶梯和第二子阶梯，所述第一子阶梯电连接到所述第二子阶梯。

19.根据权利要求17或18所述的三维存储器件，其中，所述第二指状部在所述第二横向方向上包括至少一对指状部，所述源极选择栅切口结构在所述至少一对指状部中的相邻的指状部之间，并且所述阶梯区域还包括：

第二阶梯，所述第二阶梯电连接到所述第一存储阵列结构中的所述至少一对指状部中的第二存储单元；以及

第三阶梯，所述第三阶梯电连接到所述第二存储阵列结构中的所述至少一对指状部中的第三存储单元。

20.根据权利要求19所述的三维存储器件，还包括：

一对第一缝隙结构，所述一对第一缝隙结构在所述第一横向方向上连续地延伸，所述存储块位于所述一对第一缝隙结构之间；以及

第二缝隙结构，所述第二缝隙结构在所述第一横向方向上并且在所述第一指状部和所述第二指状部之间且在所述第二指状部和第三指状部之间延伸。

21.根据权利要求20所述的三维存储器件，其中，所述源极选择栅切口结构在所述第二缝隙结构中的相邻的缝隙部分之间。

22.根据权利要求20或21所述的三维存储器件，还包括在所述阶梯中的通道结构，其中，所述通道结构在所述第二缝隙结构中的相邻的缝隙部分之间，并且包括沿垂直方向的多个导电/电介质层对。

23.一种用于形成三维(3D)存储器件的方法，包括：

在具有阵列区和阶梯区的衬底上形成第一数量的电介质对，所述电介质对中的每个包括牺牲材料的第一层和不同于所述牺牲材料的电介质材料的第二层；

在所述第一数量的电介质对中形成初始源极选择栅(SSG)切口结构；

在所述第一数量的电介质对上形成第二数量的电介质对，以形成堆叠结构；以及

对所述堆叠结构进行图案化以在所述阵列区中形成第一电介质结构和第二电介质结构，在所述阶梯区中形成阶梯结构，并且在所述阵列区和所述阶梯区中形成源极选择栅切口结构，所述阶梯结构包括电介质桥和多个阶梯，其中，所述多个阶梯沿第一横向方向对准并且包括第一阶梯，所述第一阶梯通过所述电介质桥耦合到所述第一电介质结构和所述第二电介质结构中的第一电介质指状部。

24.根据权利要求23所述的方法，其中，所述第一阶梯包括一对子阶梯，所述一对子阶梯均耦合到所述第一电介质结构和所述第二电介质结构中的所述第一电介质指状部。

25.根据权利要求23或24所述的方法，其中，所述多个阶梯还包括：

第二阶梯，所述第二阶梯耦合到所述第一电介质结构中的多个第二电介质指状部，以及

第三阶梯，所述第三阶梯耦合到所述第二电介质结构中的多个第三电介质指状部。

26.根据权利要求25所述的方法，还包括：

对所述第一数量的电介质对和所述第二数量的电介质对进行图案化，以形成沿所述第一横向方向在所述阶梯结构中延伸的多个缝隙结构，其中，所述电介质桥和所述多个阶梯之间的所述缝隙结构中的一个通过与所述第一阶梯接触的至少一个通道部分来断开。

27.根据权利要求26所述的方法，其中，在所述电介质桥和所述多个阶梯之间形成所述缝隙结构还包括：

使所述电介质桥与所述第二阶梯之间以及所述电介质桥与所述第三阶梯之间的所述缝隙结构断开。

28.根据权利要求23-24和26-27中任一项所述的方法，其中，形成所述初始源极选择栅切口结构包括：

在所述第一横向方向上在所述第一数量的电介质对中形成多个开口，所述多个开口在相邻的电介质指状部之间；并且

沉积绝缘材料以填充所述开口。

29.根据权利要求26-27中任一项所述的方法，还包括：

去除所述阶梯结构中的所述牺牲材料，以在所述电介质桥、所述第一电介质结构和所述第二电介质结构、以及所述多个阶梯中形成多个横向凹陷；以及

沉积导体材料以填充横向凹陷，从而在所述电介质桥和所述多个阶梯中形成多个导电层，并且在所述至少一个通道部分中形成至少一个通道结构。

30.根据权利要求26-27中任一项所述的方法，还包括在所述缝隙结构中形成多个源极触点。