CN112738979A - 一种pcb板、芯片及电子设备 - Google Patents

一种pcb板、芯片及电子设备 Download PDF

Info

Publication number
CN112738979A
CN112738979A CN202011462068.3A CN202011462068A CN112738979A CN 112738979 A CN112738979 A CN 112738979A CN 202011462068 A CN202011462068 A CN 202011462068A CN 112738979 A CN112738979 A CN 112738979A
Authority
CN
China
Prior art keywords
layer
structural
pcb
structural layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011462068.3A
Other languages
English (en)
Inventor
陈龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Yep Telecommunication Technology Co Ltd
Original Assignee
Xian Yep Telecommunication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Yep Telecommunication Technology Co Ltd filed Critical Xian Yep Telecommunication Technology Co Ltd
Priority to CN202011462068.3A priority Critical patent/CN112738979A/zh
Publication of CN112738979A publication Critical patent/CN112738979A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及电子设备领域，公开一种PCB板、芯片及电子设备。一种PCB板，包括：中间层、位于中间层两侧的表层以及与表层一一对应的外接组件；每一个外接组件包括两个金手指；其中：至少一层表层对应的外接组件中，至少一个金手指形成于中间层，且表层上具有用于露出金手指的缺口。上述PCB板不同区域采用不同叠构，让PCB叠构更加灵活，金手指形成于中间层，并由表层上的缺口露出，高速信号需要从金手指出来后直接在中间层走线，不需要打孔穿层，解决了高速信号表层传输损失和传输长度受限问题。

Description

一种PCB板、芯片及电子设备
技术领域
本发明涉及电子设备技术领域，特别涉及一种PCB板、芯片及电子设备。
背景技术
目前PCB板采用的PCB叠构设计，对于高速信号传输而言，表层走线损失和干扰较大，导致走线长度受限，然而走内层又需要增加层数，并且需要打孔穿层，导致传输阻抗和成本增加的问题。
发明内容
本发明公开了一种PCB板、芯片及电子设备，用于解决高速信号表层传输损失和传输长度受限问题。
为达到上述目的，本发明提供以下技术方案：
第一方面，本发明提供一种PCB板，包括：中间层、位于所述中间层两侧的表层以及与所述表层一一对应的外接组件；每一个所述外接组件包括两个金手指；其中：
至少一层所述表层对应的所述外接组件中，至少一个所述金手指形成于所述中间层，且所述表层上具有用于露出所述金手指的缺口。
上述PCB板中，每层表层均对应一个外接组件，每个外接组件包括两个金手指，即四个金手指中至少有一个金手指形成于中间层，相对应的表层上具有缺口以露出中间层上的金手指，即PCB板设置金手指的区域会至少减少一层表层，而其它区域的叠构为表层、中间层和另一表层。因此，上述PCB板不同区域采用不同叠构，让PCB叠构更加灵活，金手指形成于中间层，并由表层上的缺口露出，高速信号需要从金手指出来后直接在中间层走线，不需要打孔穿层，解决了高速信号表层传输损失和传输长度受限问题。
可选地，至少一层所述表层对应的所述外接组件中，两个所述金手指均形成于所述中间层。
可选地，每层所述表层中至少一个所述金手指形成于所述中间层。
可选地，每层所述表层中的两个所述金手指形成于所述中间层。
可选地，两层所述表层中，一层所述表层包括第一结构层和第一介质层，且所述第一介质层位于所述第一结构层朝向所述中间层一侧；
另一层所述表层包括第二结构层和第二介质层，且所述第二介质层位于所述第二结构层朝向所述中间层一侧。
可选地，所述中间层包括：依次层叠设置的第三结构层、第三介质层和第四结构层；所述金手指形成于所述第三结构层和/或第四结构层。
可选地，所述中间层还包括层叠设置的第五结构层和第四介质层；
所述第五结构层位于所述第三介质层背离所述第三结构层一侧；
所述第四介质层位于所述第四结构层朝向所述第五结构层一侧。
可选地，所述中间层还包括层叠设置的第五介质层和第六结构层；
所述第五介质层位于所述第五结构层背离所述第三介质层一侧；
所述第六结构层位于所述第四介质层背离所述第四结构层一侧。
第二方面，本发明还提供一种芯片，包括如上任一项所述的PCB板。
第三方面，本发明还提供一种电子设备，包括如上所述的芯片。
附图说明
图1为本发明实施例提供的一种PCB板的结构示意图；
图2为本发明实施例提供的一种PCB板的剖视图；
图3为图1中的一种A-A剖视图；
图4为本发明实施例提供的一种PCB板的剖视图；
图5为图1中的另一种A-A剖视图；
图6为本发明实施例提供的另一种PCB板的结构示意图；
图7为图6中的一种B-B剖视图；
图8为图6中的另一种B-B剖视图；
图9为图6中的另一种B-B剖视图；
图10为图6中的另一种B-B剖视图；
图11为本发明实施例提供的另一种PCB板的结构示意图。
图标：1-表层；2-中间层；3-外接组件；10-缺口；11-第一结构层；12-第一介质层；13-第二结构层；14-第二介质层；21-第三结构层；22-第三介质层；23-第四结构层；24-第五结构层；25-第四介质层；26-第五介质层；27-第六结构层；31-金手指。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
第一方面，如图1至图2所示，本发明实施例提供了一种PCB板，包括：中间层2、位于中间层2两侧的表层1以及与表层1一一对应的外接组件3；每一个外接组件3包括两个金手指31；其中：
至少一层表层1对应的外接组件3中，至少一个金手指31形成于中间层2，且表层1上具有用于露出金手指31的缺口10。
上述PCB板中，每层表层1均对应一个外接组件3，每个外接组件3包括两个金手指31，即四个金手指31中至少有一个金手指31形成于中间层2，相对应的表层1上具有缺口10以露出中间层2上的金手指31，即PCB板设置金手指31的区域会至少减少一层表层1，而其它区域的叠构为表层1、中间层2和另一表层1。因此，上述PCB板不同区域采用不同叠构，让PCB叠构更加灵活，金手指31形成于中间层2，并由表层1上的缺口10露出，高速信号需要从金手指31出来后直接在中间层2走线，不需要打孔穿层，解决了高速信号表层1传输损失和传输长度受限问题。
可选地，至少一层表层1对应的外接组件3中，两个金手指31均形成于中间层2。
可选地，每层表层1中至少一个金手指31形成于中间层2。
可选地，每层表层1中的两个金手指31形成于中间层2。
以下对PCB板的具体结构进行说明：
结构一，如图2所示，表层1上的缺口10位于PCB板中部，与其中一个表层1对应的外接组件3中，一个金手指31形成于中间层2，另一个金手指31形成于该表层1；另一个表层1对应的外接组件3中，两个金手指31均形成于该表层1。
结构二，如图3所示，表层1上的缺口10位于PCB板中部，与其中一个表层1对应的外接组件3中，两个金手指31均形成于中间层2；另一个表层1对应的外接组件3中，两个金手指31均形成于该表层1。
结构三，如图4所示，表层1上的缺口10位于PCB板中部，与其中一个表层1对应的外接组件3中，一个金手指31形成于中间层2，另一个金手指31形成于该表层1；另一个表层1对应的外接组件3中，一个金手指31形成于中间层2，另一个金手指31形成于该表层1。
结构四，如图5所示，表层1上的缺口10位于PCB板中部，与其中一个表层1对应的外接组件3中，两个金手指31均形成于中间层2；另一个表层1对应的外接组件3中，两个金手指31均形成于中间层2。
结构五，如图6所示，表层1上的缺口10位于PCB板边缘，与其中一个表层1对应的外接组件3中，两个金手指31均形成于中间层2。
可选地，两层表层1中，一层表层1包括第一结构层11和第一介质层12，且第一介质层12位于第一结构层11朝向中间层2一侧；
另一层表层1包括第二结构层13和第二介质层14，且第二介质层14位于第二结构层13朝向中间层2一侧。
如图7所示，PCB板包括由上至下依次层叠设置的第一结构层11、第一介质层12、中间层2、第二介质层14和第二结构层13，其中第一结构层11和第一介质层12组成PCB板的上表层1，第二介质层14和第二结构层13组成PCB板的下表层1。上下两个外接组件3中的所有金手指31形成于中间层2的边缘区域，表层1上的缺口10位于PCB板左右两侧边缘。
可选地，中间层2包括：依次层叠设置的第三结构层21、第三介质层22和第四结构层23；金手指31形成于第三结构层21和/或第四结构层23。
如图8所示，PCB板包括由上至下依次层叠设置的第一结构层11、第一介质层12、第三结构层21、第三介质层22、第四结构层23、第二介质层14和第二结构层13，其中第一结构层11和第一介质层12组成PCB板的上表层1，第三结构层21、第三介质层22和第四结构层23组成PCB板的中间层2，第二介质层14和第二结构层13组成PCB板的下表层1。上下两个外接组件3中的所有金手指31形成于第三结构层21和第四结构层23的边缘区域，表层1上的缺口10位于PCB板左右两侧边缘。
可选地，中间层2还包括层叠设置的第五结构层24和第四介质层25；
第五结构层24位于第三介质层22背离第三结构层21一侧；
第四介质层25位于第四结构层23朝向第五结构层24一侧。
如图9所示，PCB板包括由上至下依次层叠设置的第一结构层11、第一介质层12、第三结构层21、第三介质层22、第五结构层24、第四介质层25、第四结构层23、第二介质层14和第二结构层13，其中第一结构层11和第一介质层12组成PCB板的上表层1，第三结构层21、第三介质层22、第五结构层24、第四介质层25和第四结构层23组成PCB板的中间层2，第二介质层14和第二结构层13组成PCB板的下表层1。上下两个外接组件3中的所有金手指31形成于第三结构层21和第四结构层23的边缘区域，表层1上的缺口10位于PCB板左右两侧边缘。
可选地，中间层2还包括层叠设置的第五介质层26和第六结构层27；
第五介质层26位于第五结构层24背离第三介质层22一侧；
第六结构层27位于第四介质层25背离第四结构层23一侧。
如图10所示，PCB板包括由上至下依次层叠设置的第一结构层11、第一介质层12、第三结构层21、第三介质层22、第五结构层24、第五介质层26、第六结构层27、第四介质层25、第四结构层23、第二介质层14和第二结构层13，其中第一结构层11和第一介质层12组成PCB板的上表层1，第三结构层21、第三介质层22、第五结构层24、第五介质层26、第六结构层27、第四介质层25和第四结构层23组成PCB板的中间层2，第二介质层14和第二结构层13组成PCB板的下表层1。上下两个外接组件3中的所有金手指31形成于第三结构层21和第四结构层23的边缘区域，表层1上的缺口10位于PCB板左右两侧边缘。
上述PCB板采用分区叠构(不同区域不同叠构)的方案，在金手指区域减少两层结构层，高速信号需要从金手指出来后直接在中间层的第三结构层和第四结构层走线，避免了表层走线长度受限、传输损失以及干扰性大的问题，同时采用缺口方式露出中间层上的金手指，不需要打孔穿层，降低了传输阻抗的同时降低了成本。
基于同样的发明构思，本发明的实施例不仅仅限于上述结构，在任何PCB板的任何区域都可以分区域采用不同层叠构设计，例如PCB板某一区域为8层结构，而其它区域为10层结构；或如图11所示，PCB板的中部一区域以及边缘部一区域减少了表层，以露出中间层。
第二方面，本发明的实施例还提供一种芯片，包括上述任一种PCB板。
第三方面，本发明的实施例还提供一种电子设备，包括如上的芯片。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种PCB板，其特征在于，包括：中间层、位于所述中间层两侧的表层以及与所述表层一一对应的外接组件；每一个所述外接组件包括两个金手指；其中：
至少一层所述表层对应的所述外接组件中，至少一个所述金手指形成于所述中间层，且所述表层上具有用于露出所述金手指的缺口。
2.根据权利要求1所述的PCB板，其特征在于，至少一层所述表层对应的所述外接组件中，两个所述金手指均形成于所述中间层。
3.根据权利要求1所述的PCB板，其特征在于，每层所述表层中至少一个所述金手指形成于所述中间层。
4.根据权利要求1所述的PCB板，其特征在于，每层所述表层中的两个所述金手指形成于所述中间层。
5.根据权利要求1所述的PCB板，其特征在于，两层所述表层中，一层所述表层包括第一结构层和第一介质层，且所述第一介质层位于所述第一结构层朝向所述中间层一侧；
另一层所述表层包括第二结构层和第二介质层，且所述第二介质层位于所述第二结构层朝向所述中间层一侧。
6.根据权利要求1所述的PCB板，其特征在于，所述中间层包括：依次层叠设置的第三结构层、第三介质层和第四结构层；所述金手指形成于所述第三结构层和/或第四结构层。
7.根据权利要求6所述的PCB板，其特征在于，所述中间层还包括层叠设置的第五结构层和第四介质层；
所述第五结构层位于所述第三介质层背离所述第三结构层一侧；
所述第四介质层位于所述第四结构层朝向所述第五结构层一侧。
8.根据权利要求7所述的PCB板，其特征在于，所述中间层还包括层叠设置的第五介质层和第六结构层；
所述第五介质层位于所述第五结构层背离所述第三介质层一侧；
所述第六结构层位于所述第四介质层背离所述第四结构层一侧。
9.一种芯片，其特征在于，包括如权利要求1-8中任一项所述的PCB板。
10.一种电子设备，其特征在于，包括如权利要求9所述的芯片。
CN202011462068.3A 2020-12-10 2020-12-10 一种pcb板、芯片及电子设备 Pending CN112738979A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011462068.3A CN112738979A (zh) 2020-12-10 2020-12-10 一种pcb板、芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011462068.3A CN112738979A (zh) 2020-12-10 2020-12-10 一种pcb板、芯片及电子设备

Publications (1)

Publication Number Publication Date
CN112738979A true CN112738979A (zh) 2021-04-30

Family

ID=75599563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011462068.3A Pending CN112738979A (zh) 2020-12-10 2020-12-10 一种pcb板、芯片及电子设备

Country Status (1)

Country Link
CN (1) CN112738979A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103249264A (zh) * 2013-04-01 2013-08-14 深圳崇达多层线路板有限公司 一种内置金手指的多层线路板制作方法
CN105228371A (zh) * 2015-08-31 2016-01-06 珠海方正科技多层电路板有限公司 一种制作阶梯金手指电路板的方法
CN105530753A (zh) * 2014-09-29 2016-04-27 深南电路有限公司 一种pcb的制作方法及pcb
CN105611751A (zh) * 2015-09-07 2016-05-25 瑞华高科技电子工业园(厦门)有限公司 一种多层柔性线路板的加工方法
CN206371005U (zh) * 2016-12-30 2017-08-01 上海嘉捷通信息科技有限公司 一种带金手指的多层pcb板
CN109275260A (zh) * 2018-10-09 2019-01-25 郑州云海信息技术有限公司 一种高速高密度pcb板及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103249264A (zh) * 2013-04-01 2013-08-14 深圳崇达多层线路板有限公司 一种内置金手指的多层线路板制作方法
CN105530753A (zh) * 2014-09-29 2016-04-27 深南电路有限公司 一种pcb的制作方法及pcb
CN105228371A (zh) * 2015-08-31 2016-01-06 珠海方正科技多层电路板有限公司 一种制作阶梯金手指电路板的方法
CN105611751A (zh) * 2015-09-07 2016-05-25 瑞华高科技电子工业园(厦门)有限公司 一种多层柔性线路板的加工方法
CN206371005U (zh) * 2016-12-30 2017-08-01 上海嘉捷通信息科技有限公司 一种带金手指的多层pcb板
CN109275260A (zh) * 2018-10-09 2019-01-25 郑州云海信息技术有限公司 一种高速高密度pcb板及其制备方法

Similar Documents

Publication Publication Date Title
US5262590A (en) Impedance controlled flexible circuits with fold-over shields
US8119919B2 (en) Printed wiring board, method for manufacturing printed wiring board, and electric device
CN100431394C (zh) 具有复合介质的基板及其所组成的多层基板
CN101052266B (zh) 布线电路基板及其制造方法
KR20090014950A (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
GB2246922A (en) Delay line device
US8648668B2 (en) Electrical impedance precision control of signal transmission line for circuit board
JP5111282B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
CN107995341B (zh) 柔性电路板及移动终端
CN105682362B (zh) 一种柔性电路板及其显示器
US20040150487A1 (en) Semi-suspended coplanar waveguide on a printed circuit board
JP6841287B2 (ja) 多層基板
JP4660738B2 (ja) プリント配線板及び電子機器
CN112738979A (zh) 一种pcb板、芯片及电子设备
US20200413527A1 (en) Flexible circuit board
CN113423172A (zh) 软硬结合电路板及其制作方法
JP3328399B2 (ja) 積層コンデンサアレイ
DE102004022755A1 (de) Mehrschichtige Substratanordnung zur Reduzierung der Layout-Fläche
JP2000269612A (ja) 両面フレキシブルプリント配線板
CN211702518U (zh) 电路板结构
CN210298196U (zh) 一种软板区交叉设计的软硬结合板
DE3330466A1 (de) Anordnung mit hoher packungsdichte von integrierten schaltungen
CN218830753U (zh) 一种柔性电路板及摄像头模组
CN218336567U (zh) 多次压合印制电路板或基板及电子设备
US10757800B1 (en) Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210430

RJ01 Rejection of invention patent application after publication