CN112713214A - 通过将晶片转移到接收衬底来制造光子芯片的方法 - Google Patents

通过将晶片转移到接收衬底来制造光子芯片的方法 Download PDF

Info

Publication number
CN112713214A
CN112713214A CN202011131000.7A CN202011131000A CN112713214A CN 112713214 A CN112713214 A CN 112713214A CN 202011131000 A CN202011131000 A CN 202011131000A CN 112713214 A CN112713214 A CN 112713214A
Authority
CN
China
Prior art keywords
wafer
receiving substrate
manufacturing
waveguide
integrated waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011131000.7A
Other languages
English (en)
Other versions
CN112713214B (zh
Inventor
塞尔维·梅内佐
伯特兰·塞拉格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN112713214A publication Critical patent/CN112713214A/zh
Application granted granted Critical
Publication of CN112713214B publication Critical patent/CN112713214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67775—Docking arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/125—Composite devices with photosensitive elements and electroluminescent elements within one single body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1028—Coupling to elements in the cavity, e.g. coupling to waveguides adjacent the active region, e.g. forward coupled [DFC] structures
    • H01S5/1032—Coupling to elements comprising an optical axis that is not aligned with the optical axis of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12085—Integrated
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12121—Laser
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12123—Diode
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Composite Materials (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本发明涉及光子芯片(1)的制造方法，包括以下步骤：将晶片转移到接收衬底(20)的实际转移区域Zre中，该实际转移区域包括完全被晶片覆盖的中心区域Zc和具有自由表面(25)的外围区域Zp，第一波导仅位于中心区域Zc中，并且第二波导位于外围区域Zp中；在晶片(10)的部分上和实际转移区域Zre周围沉积蚀刻掩模(31)；然后干蚀刻晶片(10)的自由部分，然后部分地蚀刻外围区域Zp的自由表面(25)。

Description

通过将晶片转移到接收衬底来制造光子芯片的方法
技术领域
本发明的领域是光子芯片的制造方法的领域，所述方法包括将至少一个晶片转移至功能化的接收衬底的步骤。
背景技术
通常，光子芯片包括至少一个光电组件，例如激光二极管，其被搁置在包含集成光子电路的接收衬底上。这样的集成光子电路包括与光电组件光学耦合的波导，以及有源光组件(调制器等)和/或无源光组件(复用器等)。在硅光子技术的情况下，光电组件可以基于半导体(例如InP的III-V族化合物)，而接收衬底可以是硅上绝缘体(SOI)衬底。
用于制造这种光子芯片的方法可以包括将晶片转移至接收衬底的步骤。晶片是基于半导体制成的块，并且包括多个半导体层的堆叠。转移被如此执行，使得晶片被沉积在接收衬底的上表面的被称为转移区域的区域中，然后至少部分地覆盖集成波导。然后执行构造III-V芯片的步骤，以制造光电组件，然后将其光耦合到集成波导。通常，光电组件尤其可以是激光二极管、光电二极管和电吸收调制器。当在同一接收衬底上同时制造大量光子芯片时，然后通过将接收衬底切成小片来切割所述光子芯片。
专利申请WO2018/087485A1描述了这种制造方法的示例。它提到了以下事实：晶片到接收衬底的转移可能会受到非零的定位不确定度dip的影响。此外，晶片可以包括生长衬底，该生长衬底可以在转移步骤之后通过湿蚀刻去除。这种湿蚀刻可能会导致在平行于接收衬底平面的平面中的晶片的横向过蚀刻dsgl。因此，如果最终晶片要具有期望的尺寸(Lv(f)、lv(f))(例如尺寸等于1×1mm2)，以制造一个或更多个光电组件，就必须考虑到定位不确定度dip和横向过蚀刻dsgl，因此，需要转移具有较大初始尺寸(Lv(i)，lv(i))(例如约为2×2mm2)的晶片。此外，需要改进这种类型的制造方法。
发明内容
本发明的目的是至少部分地弥补现有技术的缺点，更特别是提供一种制造光子芯片的方法，该方法保持被光耦合至光电组件的一个或更多个集成波导的结构完整性。
为此，本发明的主题是光子芯片的制造方法，包括至少一个光电组件，所述光电组件被放置在接收衬底上并被光耦合至第一集成波导，该方法包括以下步骤：
ο在接收衬底的上表面上限定中心区域Zc，所述中心区域在接收衬底的平面上具有预定的尺寸Lc、lc，所述区域旨在在考虑到晶片关于中心区域Zc定位的预定的不确定度dip之后，在将晶片转移到接收衬底的步骤之后被晶片完全覆盖，在所述步骤中，；
ο制造具有初始尺寸Lv(i)，lv(i)的晶片，所述初始尺寸是根据尺寸Lc、lc和定位不确定度dip而预设的；
ο制造接收衬底，所述上表面包括中心区域Zc以及环绕中心区域Zc并旨在在转移步骤之后被晶片部分覆盖的外围区域Zp，这些共同形成了所述晶片旨在完全位于其中的实际转移区域Zre，接收衬底包括：
·第一波导，其仅位于中心区域Zc中；以及
·第二波导，其叠置在第一波导上并与之光耦合，至少位于外围区域Zp中，并且相对于上表面具有大于预设阈值Pth的间距egap (2)；
ο将晶片转移至接收衬底的实际转移区域Zre，然后晶片将中心区域Zc完全覆盖，然后外围区域Zp具有未被晶片覆盖的自由表面；
ο将蚀刻掩模一方面沉积在晶片的部分上，另一方面沉积在实际转移区域Zre周围；
ο通过干蚀刻晶片的未涂覆有蚀刻掩模的自由部分，然后将外围区域Zp的自由表面蚀刻到小于或等于阈值Pth的深度Psgv (a)，从而从晶片制造光电组件。
以下是该制造方法的某些优选但非限制性的方面。
第一波导相对于上表面具有小于预设阈值Pth的间距egap (1)。所述间距是沿着与接收衬底的平面正交的轴线来定义的。
接收衬底可以包括第三波导，其叠置在第二波导上并与之光耦合，至少位于实际转移区域Zre中，并且相对于上表面具有小于预设阈值Pth的间距egap (3)。第三波导的间距egap (3)可以等于egap (1)。
在制造晶片的步骤之后，晶片的初始尺寸Lv(i)、lv(i)可以分别至少等于Lc+2dip、lc+2dip。
实际转移区域Zre的尺寸Lre、lre可以分别至少等于Lc+4dip、lc+4dip。
制造方法可以包括在制造光电组件的步骤之前，通过湿蚀刻去除晶片的生长衬底的步骤，所述湿蚀刻导致晶片在平行于接收衬底的平面上的非零距离dsgl的横向过蚀刻，然后晶片具有初始尺寸Lv(i)、lv(i)，该初始尺寸是根据距离dsgl进一步预设的。
制造方法可以包括从同一晶片制造多个光电组件的步骤，每个光电组件被耦合至相应的第一波导。
光电组件可以是激光二极管、光电二极管或电光调制器。
晶片可以基于III-V族半导体化合物来制造。
光电组件可以是DFB激光二极管，布拉格反射镜被放置在第一波导中。
光电组件可以是DBR激光二极管，两个布拉格反射镜界定激光二极管的光腔并被放置在第二波导中，每个第二波导均被耦合至第一波导的一端。
制造方法可以确保从同一接收衬底同时制造多个光子芯片。
附图说明
当参考附图阅读以非限制性示例的方式提供的本发明优选实施例的详细描述时，本发明的其他方面、目的、优点和特征将变得更加明显。在附图中：
图1A至图1F是示出了制造至少一个光子芯片的方法示例的各个步骤的示意性局部剖视图，从中可以看到集成波导的局部结构退化；
图2A是在转移至接收衬底的晶片的示意性俯视局部视图，可以看到中心区域Zc、目标转移区域Zrc和实际转移区域Zre；
图2B是在湿蚀刻生长衬底的步骤之前，针对晶片在实际转移区域Zre中的两个位置，转移至接收衬底的晶片的两个示例的示意性俯视局部视图；
图2C是在湿蚀刻生长衬底的步骤之后，在从图2B所示的转移至接收衬底的晶片的两个示例的示意性俯视局部视图；
图3A至图3I是示出了根据一个实施例的用于制造至少一个光子芯片的方法的各个步骤的示意性局部剖视图，其可以避免第一和第二集成波导的局部结构退化。
具体实施方式
在附图和说明书的其余部分中，用相同的附图标记表示相同或相似的元件。此外，为了附图的清楚起见，未按比例显示各元件。并且，各种实施例和变型并不彼此排斥，并且可以被组合在一起。除非另有说明，否则术语“基本上”、“约”和“大约”是指在10％以内，优选为5％以内。另外，除非另有说明，否则术语“包括在...与...之间”以及等同形式应被理解为包括极值。
本发明涉及一种用于从给定的转移至功能化接收衬底的晶片制造一个或更多个光子芯片的方法。
光子芯片是光电装置，其包括至少一个光电组件，该光电组件被放置在接收衬底上，并且被光学地耦合至位于接收衬底中的集成波导。该波导形成集成光子电路的一部分。
该晶片包括旨在允许制造一个或更多个光电组件的半导体部分，该半导体部分是从生长衬底通过外延获得的。晶片在平行于接收衬底的平面中可具有初始尺寸(Lv(i)、lv(i))，其初始尺寸约为1至几平方毫米，厚度为几十至几百微米。此处，晶片的长度将被表示为L，宽度为l。晶片可以具有多边形的初始形状，例如是正方形或矩形，或者是圆形或椭圆形。
光电组件尤其可以是激光二极管或光电二极管。其是基于半导体制造的，即其主要包含所述半导体。因此可以包括由包含半导体的各种半导体化合物所制成的薄层的堆叠。优选地，光电组件是III-V族的，并且可以基于InP或GaAs制成。然后将该晶片称为III-V族晶片。光电组件可以包括异质结，该异质结由n型掺杂层、p型掺杂层以及包含量子阱的中间有源层所形成。
所谓的接收衬底的功能化，是指其包括集成在衬底中的至少一个波导，即产生在接收衬底的上表面上或下方的波导。它还可以包括其他无源光组件(多路复用器或解复用器、光纤耦合器等)和/或有源光组件(调制器等)，其彼此光耦合以形成集成光子电路。接收衬底可以是SOI型衬底，即它可以包括硅薄层和由硅制成的载体衬底，在其间插入有被称为BOX(用于隐埋氧化物)的氧化物层。该薄硅层可以覆盖有允许晶片与接收衬底的上表面键合的薄层，例如在通过分子粘附键合情况下的氧化物层。
通常，光子芯片可以是发射器Tx，其中可以发现每个都被耦合至一个集成波导的激光二极管以及例如调制器、至少一个多路复用器以及被耦合至光纤的耦合器。光子芯片还可以是包括耦合器、解复用器和光电二极管的接收器Rx。其也可以是既包含激光二极管又包含光电二极管的收发器。在本说明书的其余部分中(仅出于说明的目的)，光子芯片是发射器，所述发射器包括由III-V族化合物制成的至少一个激光二极管，所述激光二极管被光耦合至集成光子电路的第一波导，所述波导被集成到基于硅制成的接收衬底(例如SOI型)中。
此外，该制造方法采用通过干蚀刻来构造晶片以制造一个或更个光电组件的至少一个步骤。干蚀刻包括离子轰击晶片的自由表面，即未被蚀刻掩模(也称为硬掩模)保护的表面。其本质上是物理蚀刻，因此具有高度的各向异性特征。因此，这可能例如是反应离子蚀刻(RIE)或电感耦合等离子体RIE(ICP-RIE)的问题。
图1A至1F示出了用于制造光子芯片1的方法的示例的各个步骤，从中可以看到，在干蚀刻晶片10的步骤中，光耦合至光电组件的集成波导23的局部结构退化。在该示例中，光子芯片1在这里是发射器，并且晶片10旨在形成至少一个激光二极管。晶片10是III-V族的，其基于InP制成，并且接收衬底20是SOI型的。
在此定义了将会在说明书其余描述中提到的正交三维直接坐标系XYZ，其中XZ平面是平行于接收衬底20的平面，Z轴沿集成波导23的纵轴定向，X轴沿波导23的宽度定向，并且Y轴从接收衬底20朝向晶片10定向。
参考图1A，制造了将用于形成光电组件(在此是激光二极管)的晶片10。芯片10在此由堆叠形成，所述堆叠包括由InP制成的生长衬底11、根据第一导电类型掺杂的半导体层(在此由p型掺杂的InP制成)、由InGaAsP/InAsP制成的量子阱组成的有源层13、以及根据与第一类型相反的第二导电类型掺杂的半导体层14(在此由n掺杂的InP制成)。
晶片10在XZ平面上具有初始尺寸(Lv(i)，lv(i))，即，沿Z轴的初始长度为Lv(i)，沿X轴的初始宽度为lv(i)。这些初始尺寸(Lv(i)、lv(i))在此取决于在通过湿蚀刻去除生长衬底11期间的晶片10的横向过蚀刻dsgl，并且取决于期望的晶片10最终尺寸(Lv(f)、lv(f))。最终尺寸(Lv(f)、lv(f))对应于在执行干蚀刻步骤以形成光电组件之前的晶片10的尺寸。举例来说，期望的最终尺寸(Lv(f)、lv(f))为1×1mm2，并且横向过蚀刻dsgl在此约为100μm。因此，此处的初始尺寸(Lv(i)、lv(i))至少等于1.2×1.2mm2。最终尺寸(Lv(f)、lv(f))为1×1mm2，值得注意的是，如在文件WO2018/087485A1中特别指出的那样，可以从同一晶片10制造多个脊形激光二极管，每个激光二极管例如具有约800μm的波长，约50μm的宽度，约为200μm的二极管间间距。
参考图1B，制造了包括至少一个集成波导23的接收衬底20，该集成波导23旨在光耦合至光电组件。此处的衬底是SOI型衬底。其包括载体衬底(未示出)、覆盖载体衬底的隐埋氧化物(BOX)层21以及集成波导23，所述载体衬底例如由硅制成并具有几百微米的厚度。波导23在此具有由硅制成的芯，并且被氧化物包围。在该示例中，其涂覆有特别包括粘结层的薄氧化物层22，所述薄氧化物层在此由氧化硅制成，限定接收衬底20的上表面20a。其具有约几十纳米的厚度，例如厚度为约20nm至100nm。作为变型，可以不存在粘结层。波导23(更准确地说是其上表面)沿Y轴与接收衬底20的上表面20a间隔了距离egap，该距离可以为零(波导23上方没有氧化物层22)至例如几十纳米。
此外，在接收衬底20的上表面20a上限定了目标转移区域Zrc，在转移步骤之后，晶片10将被定位在该区域中。在此，该目标转移区域Zrc的尺寸与晶片10的初始尺寸(Lv(i)、lv(i))相同。集成波导23连续地延伸穿过并离开目标转移区域Zrc。
参考图1C，然后在目标转移区域Zrc中将晶片10转移到接收衬底20，以覆盖集成波导23。通过氧化物/氧化物直接键合将晶片10固定至接收衬底20。但是，由于与所使用的转移装置相关的定位不确定度dip，晶片10未精确地放置在目标转移区域Zrc中，而是具有预定值dip的偏移，该偏移例如在转移装置的规格中指示。在此示例中，在+Z方向上以300μm的定位偏移dip进行转移。因此，在目标转移区域Zrc中，接收衬底20具有自由表面25，即未被晶片10覆盖的表面。此外，晶片10包括位于目标转移区域Zrc外部的部分。
参考图1D，然后去除生长衬底11(在此是通过在盐酸中的湿蚀刻来去除)，这可选地在机械减薄之前执行，以在这里释放p型掺杂的半导体层12。此处的湿蚀刻步骤伴随着在XZ平面上对晶片10的横向过蚀刻(过蚀刻的值dsgl例如等于约100μm)，使得晶片10的最终尺寸(Lv(f)、lv(f))在此等于1×1mm2。
参考图1E，沉积硬掩模31(该掩模例如由氮化硅制成)，以便一方面包围目标转移区域Zrc，另一方面涂覆旨在形成光电组件的晶片10的一部分。可以看出，硬掩模31在XZ平面上并没有正好延伸到晶片10的边界：因此，在目标转移区域Zrc中，接收衬底20具有位于硬掩模31和晶片10之间的自由表面25。另外，硬掩模31覆盖了晶片10位于目标转移区域Zrc之外的部分。
参考图1F，构造晶片10，以制造光电组件。为此，执行干蚀刻，以去除晶片10未涂覆有硬掩模31的部分。干蚀刻可以例如是反应离子蚀刻(RIE)。在该示例中，它基本上是各向异性的，并且在这里导致基本上为零的横向过蚀刻。
发明人已经观察到，晶片10的定位不确定度dip可能导致在目标转移区域Zrc中的集成波导23的局部结构退化。具体而言，在本例中，接收衬底20的自由表面25可以被蚀刻至深度Psgv，该深度的值明显取决于蚀刻的操作条件和蚀刻材料的性质。可以看出，该垂直过蚀刻的值Psgv可以大于波导23与接收衬底20的上表面20a之间的间距egap。垂直过蚀刻的深度Psgv的值可以达到约75nm，因此当间距egap小于该值Psgv时，导致了集成波导23的至少部分的蚀刻。因此，所述集成波导承受了局部结构退化，这可能导致光子芯片1的性能下降。此外，当制造方法包括至少一个附加的干蚀刻步骤时，例如在n型掺杂的InP半导体层14的构造期间，会加重集成波导23的这种局部退化。然后可能发生接收衬底20的新的垂直过蚀刻(其值例如约为75nm)，加剧了集成波导23的结构的局部退化。
此外，如图1F所示，晶片10从目标转移区域Zrc的偏移导致一个或更多个不期望的壁或垫的形成。三维拓扑结构的这些寄生区域可能会在制造方法的后续步骤中造成损害，无论这些后续步骤是光刻和蚀刻的步骤还是沉积薄层的步骤(特别是制造偏置电极)。
现在将参考图2A至2C和3A至3I描述根据一个实施例的光子芯片1的制造方法。该方法可以避免在接收衬底20的垂直过蚀刻期间被直接或间接耦合至光电组件的一个或更多个集成波导的退化风险。
参考图2A，在接收衬底20的上表面20a上限定尺寸为(Lc、lc)的中心区域Zc，从而可以制造一个或更多个光电组件，该中心区域Zc旨在无论晶片10的实际位置如何(因为关于中心区域Zc的定位不确定度dip)，在转移步骤之后都被晶片10完全地覆盖。在该示例中，中心区域Zc在此具有等于1×1mm2的尺寸(Lc、lc)，从而可以制造多个脊形二极管。
期望在通过湿蚀刻去除生长衬底11的步骤之后，晶片10的最终尺寸至少等于(Lc、1c)。因此，目标转移区域Zrc对应于中心区域Zc，该中心区域Zc增加了距离dsgl，该距离与在生长衬底11的湿蚀刻期间发生的横向过蚀刻有关。因此，该目标转移区域Zrc以中心区域Zc为中心，并且其尺寸(Lrc、lcc)至少等于(Lc+2dsgl、lc+2dsgl)。
考虑到晶片10关于目标转移区域Zrc的定位不确定度(其值dip在这里等于300μm)，晶片10的初始尺寸(Lv(i)、lv(i))至少等于(Lrc+2dip、lrc+2dip)，因此至少等于(Lc+2dsgl+2dip、lc+2dsgl+2dip)，即在这里至少等于1.8×1.8mm2。因此，可以将实际转移区域Zre(也被称为有效转移区域Zre)定义为在给定了目标转移区域Zrc的定位不确定度dip的情况下，晶片10在转移步骤后将完全位于其中的区域。因此，该实际的转移区域Zre以中心区域Zc为中心，并且其尺寸(Lre、lre)至少等于(Lc+2dsgl+4dip、lc+2dsgl+4dip)，即在此至少等于2.4×2.4mm2。
换句话说，实际转移区域Zre是接收衬底20的环绕中心区域Zc的区域，在给定了预定的定位不确定度dip以及在此与生长衬底11的湿蚀刻有关的预定横向过蚀刻dsgl的情况下，晶片10将被实际转移至该区域。因此，晶片10将完全位于该实际转移区域Zre中，即不会部分地位于该区域Zre之外。
此外，将预定义的初始尺寸(Lv(i)、lv(i))的晶片10转移到实际转移区域Zre，可以确保在转移步骤之后，晶片10确实会完全覆盖中心区域Zc，并且这也是在湿蚀刻生长衬底11的步骤之后。换句话说，中心区域Zc将不包括未被晶片10覆盖的自由表面。中心区域Zc由外围边界描绘，该外围边界与实际转移区域Zre的外围边界的距离值为dsgl+2dip。
外围区域Zp是实际转移区域Zre的包围中心区域Zc的区域。因此，在转移步骤之后，其仅被晶片10部分地覆盖。因此，其旨在具有所谓的自由表面25(即没有被晶片10覆盖的表面)，在制造方法所采用的一个或更多个干蚀刻步骤中，该表面将受到预设阈值深度Pth的垂直过蚀刻。
图2B示出了在湿蚀刻生长衬底11的步骤之前，将晶片10定位在预定的实际转移区域Zre中的两个示例。在一个示例中，晶片10位于实际转移区域Zre的拐角(左上角)中，而在另一示例中，其位于相反的拐角(右下角)中。应当注意的是，无论晶片10的定位不确定度如何，晶片总是覆盖中心区域Zc，并且在此还覆盖目标转移区域Zrc。外围区域Zp具有自由表面25，该自由表面易于在干蚀刻步骤中受到垂直过蚀刻。
图2C示出了图2B中所示的晶片10的定位的两个示例，但是是在湿蚀刻生长衬底11的步骤之后。晶片10因此已经从初始尺寸(Lv(i)、lv(i))变为了最终尺寸(Lv(f)、lv(f))，其最终减小了dsgl。在此，晶片10再次完全覆盖中心区域Zc，但是仅部分地覆盖外围区域Zp。因此存在由自由表面25，该自由表面可能会受到垂直过蚀刻。
图3A至图3I示出了根据实施例的制造方法的各个步骤，可以避免耦合至光电组件的集成波导的结构的局部退化。
参考图3A，制造了晶片10。如上所述，该晶片包括生长衬底11(在此由InP制成)、由InGaAs制成的可选的牺牲层(未示出)、掺杂的半导体层12(在此由p型掺杂的InP制成)、包括量子阱的有源层13(例如由InAsP/InGaAsP制成)、以及掺杂的半导体层14(在此由n型掺杂InP制成)。其初始尺寸(Lv(i)、lv(i))考虑了中心区域Zc的尺寸(Lc、lc)(此处约为1×1mm2)、定位不确定度dip(此处约为300μm)、以及横向过蚀刻dsgl(此处约为100μm)。换句话说，晶片10的初始尺寸(Lv(i)、lv(i))至少等于(Lc+2dip+2dsgl)×(Lc+2dip+2dsgl)，即在此至少等于大约1.8×1.8mm2。
参考图3B，制造了接收衬底20。该接收衬底在此包括载体衬底(未示出)(例如由硅制成)、BOX氧化物层21、至少两个集成波导23、24、以及将波导23与接收衬底20间隔开的氧化物层22。更准确地说，接收衬底20包括：
-第一波导23，其旨在被光耦合至光电组件，在XZ平面中仅位于中心区域Zc中，并且相对于接收衬底20的上表面20a沿Y轴具有可以小于或等于阈值Pth的间距egap (1)，以及
-至少一个第二波导24，其沿Y轴叠置，并被光耦合至第一波导23，在XZ平面中至少位于外围区域Zp中，并且相对于接收衬底20的上表面20a沿Y轴具有大于阈值Pth的间距egap (2)。
旨在被光耦合至光电组件的第一波导23在XZ平面中仅位于中心区域Zc中。换句话说，它不延伸到外围区域Zp中。由于其在XZ平面上的布置，尽管相对于接收衬底20的上表面20a可能存在较小的间距egap (1)(该间距是为了优化与激光二极管的光耦合而定义的)，无论由于预定的定位不确定度dip所导致的晶体10在该区域Zre中的实际转移位置如何，也无论在湿蚀刻生长衬底11的过程中潜在的预定横向过蚀刻值dsgl如何，其都不会因接收衬底20的垂直过蚀刻而发生局部结构退化。具体地，其不位于外围区域Zp中，因此免于与干蚀刻有关的垂直过蚀刻。
第二波导24沿Y轴叠置在第一波导23上，并与之光耦合。其在XZ平面中至少位于外围区域Zp中。在此，第二波导也一方面从转移区域Zr延伸出，另一方面延伸进入中心区域Zc一定距离，从而优化与第一波导23的光耦合。由于其间距egap (2)大于阈值Pth，尽管其位于外围区域Zp中，但不受接收衬底20的垂直过蚀刻的影响。Pth被定义为由于在制造方法中所采用的一个或更多个干蚀刻的不同步骤而在外围区域Zp中发生的累积垂直过蚀刻的最大值。
参考图3C，晶片10在实际转移区域Zre中转移至接收衬底20。在该示例中，晶片10在+Z方向上的偏移值dip约等于300μm。因此，它仍然位于如上所述的实际转移区域Zre中，并且必须完全覆盖中心区域Zc。因此，接收衬底20在外围区域Zp中的表面是自由表面25，即未被晶片10覆盖的表面。
参考图3D，然后通过湿蚀刻去除生长衬底11，以释放p型掺杂的半导体层12。此处的湿蚀刻步骤伴随着以各向同性的方式在XZ平面上对晶片10的横向过蚀刻(此处过蚀刻的值dsgl约等于100μm)，然后使得晶片10具有尺寸(Lc+2dip、lc+2dip)，该尺寸在此等于1.6×1.6mm2。
参考图3E，沉积硬掩模31(例如由氮化硅制成)，以连续地涂覆环绕实际转移区域Zre的接收衬底20的表面，并涂覆晶片10的旨在形成光电组件(并且因此位于中心区域Zc中)的部分。因此，接收衬底20在实际转移区域Zre之外的表面受硬掩模31保护，而外围区域Zp具有自由表面25(即不受硬掩模31保护的表面)。但是，中心区域Zc仍然完全被晶片10覆盖。此外，在实际转移区域Zre周围(而不是在目标转移区域Zrc周围)沉积硬掩模31可以避免产生如图1F所示的不期望的壁和/或垫。
参考图3F，构造晶片10，以制造光电组件。为此，执行干蚀刻，以去除晶片10未涂覆有硬掩模31的部分。干蚀刻可以例如是反应离子蚀刻(RIE)。在该示例中，它基本上是各向异性的，并且在这里导致基本上为零的横向过蚀刻。干蚀刻确保对p型掺杂的InP半导体层12和有源层13的局部蚀刻，并且在此停止在n型掺杂的InP半导体层14上。然后去除硬掩模31。
对于具有自由表面25的外围区域Zp而言，干蚀刻会导致对接收衬底20的自由表面25的垂直过蚀刻，其距离为Psgv (a)。在该示例中，制造方法包括两个干蚀刻步骤，其导致了值Psgv (a)和Psgv (b)的垂直过蚀刻。因此，阈值Pth在这里基本上等于Psgv (a)和Psgv (b)之和。当Psgv (a)和Psgv (b)各自约为75nm时，阈值Pth可以基本上等于150nm。
但是，在第一波导23仅位于中心区域Zc中的情况下，它不受垂直过蚀刻Psgv (a)的损坏，这是因为由于晶片10的存在而使其受到保护。此外，在第二波导24位于外围区域Zp中，但其间距egap (2)大于Pth的情况下，第二波导24也不会受到垂直过蚀刻Psgv (a)的损害(该垂直过蚀刻不足以到达所述第二波导)。
参考图3G，在p型掺杂的InP半导体层12上制造电接触部15。该电接触部15可以将泵浦电流注入到激光二极管中。
参考图3H，沉积第二硬掩模32，以构造n型掺杂的InP半导体层14。硬掩模32例如由氮化硅制成，并且覆盖电接触部15、p型掺杂的半导体层12、有源层13以及n型掺杂的半导体层14的外围部。在该示例中，硬掩模32延伸以包围实际转移区域Zre(尽管这在第二波导24的间距egap (2)大于Pth的情况下不是必要的)，因此，其在下一次干蚀刻期间不会发生局部退化。当集成光子电路包括间距egap (b)例如小于Psgv (b)的波导时，在实际转移区域Zre之外的保护是很有用的。
参考图3I，构造n型掺杂的InP半导体层14，以完成激光二极管的制造。为此，再次执行干蚀刻，以去除n型掺杂的InP半导体层14的未被硬掩模32涂覆的部分。干蚀刻可以例如是反应离子蚀刻(RIE)。在该示例中，它基本上是各向异性的，并且在这里导致基本上为零的横向过蚀刻。干蚀刻导致n型掺杂的InP半导体层14的局部蚀刻。然后去除硬掩模32。
干蚀刻导致了接收衬底20的自由表面25的进一步垂直过蚀刻，该垂直过蚀刻在前一垂直过蚀刻(其值为Psgv (a))的基础上增加了值为Psgv (b)的垂直过蚀刻。然后，接收衬底20的外围区域Zp的自由表面25的垂直过蚀刻达到阈值Pth。
然而，在第一波导23仅位于中心区域Zc的情况下，其不会受这个值为Psgv (b)的新的垂直过蚀刻的损害。此外，在第二波导24位于外围区域Zp中，并且其间距egap (2)大于Pth的情况下，第二波导24也不会受到值为Psgv (b)的垂直过蚀刻的损害。
因此，该制造方法可以防止所采用的一种或更多种不同的干蚀刻(其引起接收衬底20的自由表面25的垂直过蚀刻)使集成波导(特别是第一集成波导和第二集成波导)退化。因此，光子芯片1的性能得以维持。
以上描述了特定的实施例。各种变型和修改对于本领域技术人员而言将是显而易见的。
因此，给定的晶片10可以允许制造多个激光二极管。举例来说，每个激光二极管可以是脊形二极管，或者甚至可以是垂直腔面表面发射激光器(VCSEL)。
所述制造过程可以允许在同一接收衬底20上制造多个光子芯片。然后，其包括将接收衬底22切成小片以切割光子芯片的步骤。
在图3A-3I的示例中，第二波导24也延伸出实际转移区域Zre。作为变型，第二波导24可以主要位于外围区域Zp中，然后集成光子电路可以包括至少一个第三波导，其沿Y轴叠加在第二波导24上，并被光耦合至第二波导24，并且相对于接收衬底20的上表面20a具有间距egap (3)，该间距小于阈值Pth。该第三波导可以与第一波导23共面。然后，其位于实际转移区域Zre的外部，从而使其免受接收衬底20的垂直过蚀刻(该垂直过蚀刻是由干蚀刻的各个步骤所引起的)。
在光电组件是激光二极管的情况下，它可以是混合型的，然后包括反射器，该反射器限制了位于接收衬底20中的激光源的光腔。因此，在分布式布拉格反射器(DBR)激光器的情况下，光腔由位于第一波导23中的两个布拉格光栅界定，或者作为变型位于第二(或第三)波导中的两个布拉格光栅界定。更精确地，两个第二波导被光耦合至第一波导23，并且每个都包括一个布拉格反射镜。在分布式反馈(DFB)激光器的情况下，在第一波导23中，给定的布拉格光栅在光腔的整个长度上延伸。

Claims (12)

1.一种光子芯片(1)的制造方法，所述光子芯片包括至少一个光电组件，所述光电组件被放置在接收衬底(20)上并被光耦合至第一集成波导(23)，该方法包括以下步骤：
ο在所述接收衬底(20)的上表面(20a)上限定中心区域Zc，所述中心区域在所述接收衬底的平面上具有预定的尺寸Lc、lc，所述区域旨在在考虑到所述晶片(10)关于中心区域Zc的预定的定位不确定度dip之后，在将晶片转移到接收衬底(20)的步骤之后被所述晶片(10)完全覆盖；
ο制造具有初始尺寸Lv(i)、lv(i)的晶片(10)，所述初始尺寸是根据尺寸Lc、lc和定位不确定度dip而预设的；
ο制造所述接收衬底(20)，所述上表面(20a)包括所述中心区域Zc以及环绕所述中心区域Zc并旨在在转移步骤之后被所述晶片(10)部分覆盖的外围区域Zp，这些共同形成了所述晶片旨在完全位于其中的实际转移区域Zre，所述接收衬底(20)包括：
·第一集成波导(23)，其仅位于中心区域Zc中；以及
·第二集成波导(24)，其叠置在所述第一集成波导(23)上并与之光耦合，至少位于所述外围区域Zp中，并且相对于所述上表面(20a)具有大于预设阈值Pth的间距egap (2)；
ο将所述晶片(10)转移至所述接收衬底(20)的实际转移区域Zre，然后所述晶片(10)将所述中心区域Zc完全覆盖，并且所述外围区域Zp然后具有未被所述晶片(10)覆盖的自由表面(25)；
ο将蚀刻掩模(31)一方面沉积在所述晶片(10)的部分上，另一方面沉积在所述实际转移区域Zre周围；
ο通过干蚀刻所述晶片(10)的未涂覆有蚀刻掩模(31)的自由部分，然后将所述外围区域Zp的自由表面(25)蚀刻到小于或等于阈值Pth的深度Psgv (a)，从而从所述晶片(10)制造光电组件。
2.根据权利要求1的制造方法，其中，所述第一集成波导(23)相对于所述上表面(20a)具有小于预设阈值Pth的间距egap (1)。
3.根据权利要求1的制造方法，其中，所述接收衬底(20)包括第三集成波导，其叠置在所述第二集成波导(24)上并与之光耦合，至少位于所述实际转移区域Zre中，并且相对于所述上表面(20a)具有小于预设阈值Pth的间距egap (3)。
4.根据权利要求1的制造方法，其中，在制造所述晶片(10)的步骤之后，所述晶片的初始尺寸Lv(i)、lv(i)分别至少等于Lc+2dip、lc+2dip。
5.根据权利要求1的制造方法，其中，所述实际转移区域Zre的尺寸Lre、lre分别至少等于Lc+4dip、lc+4dip。
6.根据权利要求1的制造方法，包括在制造所述光电组件的步骤之前，通过湿蚀刻去除所述晶片(10)的生长衬底(11)的步骤，所述湿蚀刻导致所述晶片(10)在平行于所述接收衬底(20)的平面中的非零距离dsgl的横向过蚀刻，然后所述晶片(10)具有初始尺寸Lv(i)、lv(i)，该初始尺寸是根据距离dsgl进一步预设的。
7.根据权利要求1的制造方法，包括从同一晶片(10)制造多个光电组件的步骤，每个光电组件被耦合至相应的第一集成波导(23)。
8.根据权利要求1的制造方法，其中，所述光电组件是激光二极管、光电二极管或电光调制器。
9.根据权利要求1的制造方法，其中，所述晶片(10)基于III-V族半导体化合物制成。
10.根据权利要求1的制造方法，所述光电组件是DFB激光二极管，布拉格反射镜被放置在所述第一集成波导(23)中。
11.根据权利要求1的制造方法，所述光电组件是DBR激光二极管，两个布拉格反射镜界定激光二极管的光腔，并被放置在所述第二集成波导(24)中，所述第二集成波导均被叠置在所述相应的第一集成波导(23)的一端上并与之光耦合。
12.根据权利要求1的制造方法，确保从同一接收衬底(20)同时制造多个光子芯片(1)。
CN202011131000.7A 2019-10-25 2020-10-21 通过将晶片转移到接收衬底来制造光子芯片的方法 Active CN112713214B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1911989A FR3102575B1 (fr) 2019-10-25 2019-10-25 Procédé de fabrication d’une puce photonique par report d’une vignette sur un substrat de réception
FR1911989 2019-10-25

Publications (2)

Publication Number Publication Date
CN112713214A true CN112713214A (zh) 2021-04-27
CN112713214B CN112713214B (zh) 2023-09-15

Family

ID=69903270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011131000.7A Active CN112713214B (zh) 2019-10-25 2020-10-21 通过将晶片转移到接收衬底来制造光子芯片的方法

Country Status (6)

Country Link
US (1) US11320592B2 (zh)
EP (1) EP3812811B1 (zh)
JP (1) JP7516208B2 (zh)
CN (1) CN112713214B (zh)
CA (1) CA3096454A1 (zh)
FR (1) FR3102575B1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103874944A (zh) * 2011-07-01 2014-06-18 英特尔公司 附加有微制作在管芯中的对准特征的光学框架
US20170236800A1 (en) * 2014-10-17 2017-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for direct adhesion via low-roughness metal layers
US20170331248A1 (en) * 2016-05-11 2017-11-16 Skorpios Technologies, Inc. Iii-v chip preparation and integration in silicon photonics
CN107421645A (zh) * 2016-04-28 2017-12-01 原子能和替代能源委员会 用于制造含吸气材料层的用于检测电磁辐射的装置的方法
US20180321087A1 (en) * 2017-05-02 2018-11-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Electromagnetic radiation detector encapsulated by transfer of thin layer
CN110178064A (zh) * 2016-11-14 2019-08-27 原子能和替代能源委员会 用于集合制造多个光电芯片的方法
CN110346868A (zh) * 2018-04-06 2019-10-18 洛克利光子有限公司 光电子装置及其阵列

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160291269A1 (en) 2015-04-01 2016-10-06 Coriant Advanced Technology, LLC Photonic integrated circuit chip packaging

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103874944A (zh) * 2011-07-01 2014-06-18 英特尔公司 附加有微制作在管芯中的对准特征的光学框架
US20170236800A1 (en) * 2014-10-17 2017-08-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for direct adhesion via low-roughness metal layers
CN107421645A (zh) * 2016-04-28 2017-12-01 原子能和替代能源委员会 用于制造含吸气材料层的用于检测电磁辐射的装置的方法
US20170331248A1 (en) * 2016-05-11 2017-11-16 Skorpios Technologies, Inc. Iii-v chip preparation and integration in silicon photonics
CN110178064A (zh) * 2016-11-14 2019-08-27 原子能和替代能源委员会 用于集合制造多个光电芯片的方法
US20180321087A1 (en) * 2017-05-02 2018-11-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Electromagnetic radiation detector encapsulated by transfer of thin layer
CN110346868A (zh) * 2018-04-06 2019-10-18 洛克利光子有限公司 光电子装置及其阵列

Also Published As

Publication number Publication date
FR3102575B1 (fr) 2021-11-26
EP3812811B1 (fr) 2023-07-12
US11320592B2 (en) 2022-05-03
EP3812811A1 (fr) 2021-04-28
US20210124119A1 (en) 2021-04-29
FR3102575A1 (fr) 2021-04-30
CN112713214B (zh) 2023-09-15
CA3096454A1 (fr) 2021-04-25
JP2021092762A (ja) 2021-06-17
JP7516208B2 (ja) 2024-07-16

Similar Documents

Publication Publication Date Title
JP6799035B2 (ja) 集積導波路カプラ
US9568676B2 (en) Method for producing an integrated optical circuit
US9507089B2 (en) Method of manufacturing a photonic integrated circuit optically coupled to a laser of III-V material
US9461441B2 (en) Integrated hybrid laser source compatible with a silicon technology platform, and fabrication process
US20140376857A1 (en) Photonic integrated circuit and fabrication process
JP6314354B2 (ja) エッジ結合デバイス及びその製造方法
KR102007258B1 (ko) 광전 집적회로 기판의 제조방법
WO2021037863A1 (en) Method of manufacturing a iii-v based optoelectronic device on a silicon-on-insulator wafer
US10884187B2 (en) Method for the collective production of a plurality of optoelectronic chips
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
JP7279658B2 (ja) 半導体光素子およびその製造方法
US20210036488A1 (en) Hybrid laser source comprising an integrated waveguide containing an intermediate bragg grating
JP7159750B2 (ja) 光半導体素子およびその製造方法
CN112713214B (zh) 通过将晶片转移到接收衬底来制造光子芯片的方法
KR20180137829A (ko) 식각정지층을 포함하는 하이브리드 광소자 및 그 제조방법
US20230086803A1 (en) Process for fabricating a photonics-on-silicon optoelectronic system comprising an optical device coupled to an integrated photonic circuit
JP2017034080A (ja) 半導体発光素子
US11515164B2 (en) Integrated photonic device manufacturing method
CN111092363A (zh) 半导体激光器件
US11018473B1 (en) Selective-area growth of III-V materials for integration with silicon photonics
US20230083344A1 (en) Process for fabricating a semiconductor diode via wet and dry etches
US20220278503A1 (en) Semiconductor optical device and method of manufacturing same
US20220357509A1 (en) Method for iii-v/silicon hybrid integration
US7272161B1 (en) Epitaxial layer for laser diode ridge protection
JP2011151075A (ja) 半導体光集積素子を作製する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant