CN112702547A - 光电二极管成像阵列的读出电路和应用方法 - Google Patents

Abstract

本发明公开了光电二极管成像阵列的读出电路和应用方法，涉及光电成像阵列读出电路，解决了MUX buffer的设计限制导致信号链路性能受限制的问题。本发明包括接入光电二极管阵列输出信号的多积分器通道，在每个积分器通道中，积分器输出端依次串联采样保持电路、SUBADC，MUX开关，采样保持电路采样积分器输出，SUBADC将积分器输出粗量化产生高位数字输出信号，在MUX逻辑电路控制下，采样保持电路输出、SUBADC粗量化输出和残差放大器输入端连接，残差放大器输出接后级ADC。本发明降低了读出电路的功耗和噪声，电路结构更简单，减小读出电路噪声和失调。

Description

光电二极管成像阵列的读出电路和应用方法

技术领域

本发明涉及光电成像阵列读出电路，具体涉及光电二极管成像阵列的读出电路和应用方法。

背景技术

光电成像阵列：光敏二极管是由N型半导体和P型半导体构成的PN结，工作时加反向偏压，在光照下产生电荷，产生的电荷量和入射的光强成正比。由多个光敏二极管构成的阵列结构可用于成像。阵列曝光后，二极管上产生的电荷量反映图像的信息。

读出电路：光电二极管阵列产生的信号通过读出电路将每个像素的模拟信号转换成数字信号。二极管阵列的电荷信息采用逐行读出方式，每一列二极管共用一个读出电路。首先通过积分器将二极管中的电荷转换成电压，再通过ADC转换成数字信号，经过数字信号处理重建出图像的信息。

在已有的读出电路中，ADC要求16位以上的精度，如果每个积分器都用一个ADC，整体的功耗和芯片面积都将显著增大。

MUXbuffer：一般采用开关电容电路，在时序控制下依次将多个采样保持电压输出，并为ADC输入提供足够的驱动能力，MUXbuffer的设计存在以下的限制：

(a)ADC的精度为高于16位，MUXbuffer的环路增益大于65536，也就是96dB。在大输出电压范围下获得高增益，至少需要采用两级放大器结构，增加了电路结构的复杂度和功耗。

(b)假设ADC的采样时钟周期为T，在T/2时间内MUXbuffer的输出要稳定到16位精度以上，假设MUXbuffer为单极点，其时间常数为τ，则需要满足τ<0.045T，低时间常数导致较大的功耗。

(c)由于积分器的输出电压范围大，MUXbuffer在大信号瞬态响应时需要具备良好的摆率性能，输出端才能快速稳定，这也需要增大放大器的偏置电流，导致功耗增大。

(d)为了获得更快的速度，需要减小采样保持电容，导致KT/C噪声增加，另外MUXbuffer的放大器也会贡献热噪声和1/f噪声，增加了信号链路的总噪声。增大电容可以减小噪声，但是也需要增大功耗。

(e)不同积分器的采样保持的开关电荷注入误差，以及运放的失调电压都会导致MUXbuffer的输出存在失调，即使采用auto-zeroing技术也并不能完全消除通道之间的失调误差，导致信号链路的精度下降。

发明内容

本发明所要解决的技术问题是：在读出电路中，多路积分器输出复用一个MUXbuffer驱动ADC时，MUX buffer对功耗、噪声、失调等性能的限制，即现有的光电二极管成像阵列读出电路采用MUX buffer将多路积分器的采样保持电压输出驱动ADC输入端，信号链路性能受限制，主要表现为功耗过大，引入额外的噪声和失调。

本发明提供了解决上述问题的光电二极管成像阵列的读出电路和应用方法。

本发明通过下述技术方案实现：

本发明的技术方案去掉信号链路中的MUX buffer，详细技术方案如下：

光电二极管成像阵列的读出电路，包括接入光电二极管阵列输出信号的多积分器通道，在每个积分器通道中，积分器输出端依次串联采样保持电路、SUBADC，MUX开关，采样保持电路采样积分器输出，SUBADC将积分器输出粗量化产生高位数字输出信号，在MUX逻辑电路控制下，采样保持电路输出、SUBADC粗量化输出和残差放大器输入端连接，残差放大器输出接后级ADC；

每个积分器通道SUBADC输出的粗量化结果经过MUX开关的逻辑控制输出到残差放大器DAC，积分器的采样保持输出电压和残差放大器DAC输出电压之差被残差放大器放大，放大后的残余电压信号接入后级ADC输出残余电压数字信号，残余电压数字信号为低位数字输出信号，高位数字输出信号和低位数字输出信号组合为读出电路的ADC输出信号。

进一步的，采样保持电路包括采样开关SW1、采样开关SW2和采样开关SWs、采样电容CSp和采样电容CSn，采样电容CSn采样积分器通道内的复位电压，采样电容CSp采样积分器通道内的信号电压，同时积分器通道内的复位电压与信号电压之差接入SUBADC进行粗量化处理；

其中，在采样开关SW1为高电平时，SWs和SW1开启，SW2断开，采样电容CSn采样积分器通道内的复位电压，在采样开关SW2为高电平时，SWs和SW2开启，SW1断开，采样电容CSp采样积分器通道内的信号电压，在SW1和SW2均为高电平时，SUBADC对复位电压和信号电压采样，并将复位电压和信号电压之差转换成数字信号，SUBADC进行粗量化处理结果为高位数字输出信号。

进一步的，还包括ADC_CLK，在ADC_CLK的高电平，SUBADC的高位数字输出与残差放大器DAC连接，同时后级ADC将上一次的残差放大器输出结果转换成数字信号；在ADC_CLK的低电平，积分器的采样保持电压和残差放大器DAC电压之差被残差放大器放大输出，并且被后级ADC采样。

进一步的，所述残差放大器DAC包括DACP、DACN、残差放大器OP和反馈电容Cf；

DACP和DACN构成差分DAC，SUBADC输出经过MUX开关和DAC输入端连接，残差放大器OP和反馈电容Cf用于将积分器的采样保持电压和差分DAC的输出电压相减得到的残余电压进行放大输出；

所述得到的残余电压进行放大输出信号接入后级ADC得到低位数字输出信号。

优选的，所述SUBADC的位数为3位或4位或5位。

优选的，所述SUBADC的结构包括SAR ADC结构。

优选的，所述后级ADC包括SAR ADC。

光电二极管成像阵列的读出电路的应用方法，基于上述的光电二极管成像阵列的读出电路，对读出电路的后级ADC输出接入数字信号处理模块，数字信号处理模块根据高位数字输出信号与低位数字输出信号重建光电二极管阵列图像信息。

现有技术中采用多个积分器复用一个ADC的方案，为了提高读出速率，积分器完成积分后首先将其输出电压采样保持，再经过MUXbuffer驱动ADC，在当前行积分的同时对前一行积分结果进行AD转换。在光电二极管成像阵列的读出电路中，多个积分器通道的模拟输出复用一个ADC，ADC前端的复用驱动电路对性能的限制。

详细解释为：在已有的读出电路中，ADC要求16位以上的精度，如果每个积分器都用一个ADC，整体的功耗和芯片面积都将显著增大。若为了采用多个积分器复用一个ADC的方案在功耗、面积、速度上都能够获得平衡的性能，那么为了提高读出速率，积分器完成积分后首先将其输出电压采样保持，再经过MUXbuffer驱动ADC，在当前行积分的同时对前一行积分结果进行AD转换。而MUXbuffer：一般采用开关电容电路，在时序控制下依次将多个采样保持电压输出，并为ADC输入提供足够的驱动能力，MUXbuffer的设计本身存在限制见背景技术；

因此多路积分器输出复用一个MUXbuffer驱动ADC时，MUXbuffer相比已有的读出电路结构，利用PIPELINE ADC的第一级MDAC，将MDAC的采样保持和SUBADC分到每一个积分器通道中，在积分器通道内完成采样并产生采样信号的粗量化结果，在MUX逻辑控制下，积分中的采样保持以及SUBADC粗量化数字输出依次和MDAC的放大器连接产生残留电压，残留电压再经过ADC转化得到总的ADC输出结果，SUBADC为一种低精度子模数转换器。

本发明的技术方案利用PIPELINE ADC第一级的MDAC结构作为MUXBUFFER，不再需要单独的MUXbuffer电路，降低了读出电路的功耗和噪声，电路结构更简单。

本发明具有如下的优点和有益效果：

本发明降低了读出电路的功耗和噪声，电路结构更简单，减小读出电路噪声和失调。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为现有的PIPELINE ADC电路结构图。

图2为现有的多通道积分器复用一个ADC结构电路框图。

图3为现有的多通道积分器复用一个ADC结构电路框图中S/H、MUXSW详细电路图。

图4为现有的多通道积分器复用一个ADC结构电路框图中MUX buffer详细电路图。

图5为本发明的光电二极管成像阵列读出电路结构图。

图6为本发明的时序过程图。

具体实施方式

在对本发明的任意实施例进行详细的描述之前，应该理解本发明的应用不局限于下面的说明或附图中所示的结构的细节。本发明可采用其它的实施例，并且可以以各种方式被实施或被执行。基于本发明中的实施例，本领域普通技术人员在没有做出创造性改进前提下所获得的所有其它实施例，均属于本发明保护的范围。

如图1，附图1为PIPELINE ADC电路结构图。第一级为一个MDAC，包含PART1、PART2、PART3三个部分。PART1包含以下部分，IP、IN为差分输入端，SW1、SW2为采样开关，CSp和CSn为采样电容，用于采样差分输入信号。SUBADC将差分输入转换为数字信号，SUBADC为多位输出。PART2包含以下部分，SWP、SWN、SWD为采样开关，在采样时这三个开关断开，其中SWD为SUBADC输出多位数字信号的开关。PART3包含以下部分，DACP和DACN为差分DAC，它的输入为SUBADC的输出，Cf为反馈电容，OP为残差放大器。MDAC上述三个部分实现模拟差分输入信号采样，并用SUBADC粗量化，然后输入减去DAC输出后将残留误差放大输出，并且输出SUBADC的粗量化结果。

PIPELINE ADC后级再将MDAC的残差转换得到后级的数字输出，第一级SUBADC输出和后级的ADC输出得到总的ADC数字输出结果。

附图2是现有的多通道积分器复用一个ADC结构电路框图。图中INT为积分器，将光电二极管的电荷转换成电压。S/H为积分器输出的采样保持电路，MUXSW为每个通道的复用开关，在复用逻辑控制下，从第一个通道开始，依次将采样保持电路和MUXbuffer连接，实现采样信号的放大输出并驱动ADC的输入端。

附图3、4为附图2中的S/H、MUXSW、MUXbuffer的详细电路图。积分器积分结束后，SWs、SW1、SW2开启，SWsn、MUXSWp、MUXSWn关闭，将积分器输出采样到电容CSp、CSn上，所有通道积分器输出同时采样。采样结束后，在MUX逻辑控制下，打开第一个通道的复用开关MUXSWp、MUXSWn，以及SWsn，第一通道采样电容和MUXbuffer连接，将采样信号放大输出，放大倍数为Cs/Cf。第一通道的MUXbuffer输出被ADC转换产生数字信号。然后是第二通道、第三通道，直到最后一个通道。

上述图1-图4为现有的PIPELINE ADC包括二级结构的详细说明，二级结构依次为First stage MADC和Backend ADC，见图1，而First stage MADC又分为三部分，分别为PART1、PART2、PART3三个部分，本发明的技术方案为将附图1中MDAC的PART1和PART2加入到每一个积分器通道中，在每一次积分完成后对积分器输出采样，同时SUBADC对积分器输出粗量化产生高位数字信号，每一个积分器中都包含一个采样保持电路和一个SUBADC。

实施例1：

光电二极管成像阵列的读出电路，包括接入光电二极管阵列输出信号的多积分器通道，在每个积分器通道中，积分器输出端依次串联采样保持电路、SUBADC，MUX开关，采样保持电路采样积分器输出，SUBADC将积分器输出粗量化产生高位数字输出信号，在MUX逻辑电路控制下，采样保持电路输出、SUBADC粗量化输出和残差放大器输入端连接，残差放大器输出接后级ADC；

每个积分器通道SUBADC输出的粗量化结果经过MUX开关的逻辑控制输出到残差放大器DAC，积分器的采样保持输出电压和残差放大器DAC输出电压之差被残差放大器放大，放大后的残余电压信号接入后级ADC输出残余电压数字信号，残余电压数字信号为低位数字输出信号，高位数字输出信号和低位数字输出信号组合为读出电路的ADC输出信号。

进一步的，采样保持电路包括采样开关SW1、采样开关SW2和采样开关SWs、采样电容CSp和采样电容CSn，采样电容CSn采样积分器通道内的复位电压，采样电容CSp采样积分器通道内的信号电压，同时积分器通道内的复位电压与信号电压之差接入SUBADC进行粗量化处理；

其中，在采样开关SW1为高电平时，SWs和SW1开启，SW2断开，采样电容CSn采样积分器通道内的复位电压，在采样开关SW2为高电平时，SWs和SW2开启，SW1断开，采样电容CSp采样积分器通道内的信号电压，在SW1和SW2均为高电平时，SUBADC对复位电压和信号电压采样，并将复位电压和信号电压之差转换成数字信号，SUBADC进行粗量化处理结果为高位数字输出信号。

进一步的，还包括ADC_CLK，ADC_CLK用于MUX开关的逻辑控制，在ADC_CLK的高电平，SUBADC的高位数字输出与残差放大器DAC连接，同时后级ADC将上一次的残差放大器输出结果转换成数字信号；在ADC_CLK的低电平，积分器的采样保持电压和残差放大器DAC电压之差被残差放大器放大输出，并且被后级ADC采样。

进一步的，所述残差放大器DAC包括DACP、DACN、残差放大器OP和反馈电容Cf；

DACP和DACN构成差分DAC，SUBADC输出经过MUX开关和DAC输入端连接，残差放大器OP和反馈电容Cf用于将积分器的采样保持电压和差分DAC的输出电压相减得到的残余电压进行放大输出；

所述得到的残余电压进行放大输出信号接入后级ADC得到低位数字输出信号。

光电二极管成像阵列的读出电路的应用方法，基于上述的光电二极管成像阵列的读出电路，对读出电路的后级ADC输出接入数字信号处理模块，数字信号处理模块根据高位数字输出信号与低位数字输出信号重建光电二极管阵列图像信息。

实施例1技术方案中的读出电路信号逻辑过程如下：

步骤1.在每个积分中，两个采样电容CSp和CSn分别采样积分器的复位电压和信号电压，同时积分器的复位电压信号电压之差被SUBADC粗量化得到数字输出。所有通道的积分器同时完成上述两项功能；

步骤2.完成步骤1后，MUX控制逻辑开始工作，依次打开每个通道的SWN、SWP、SWD，将积分器的采样电容和MDAC的放大器输入端连接，SUBADC的数字输出和残差放大器DAC连接，得到每个通道的残差。后级ADC将残差转换成数字信号，并与上一个通道的SUBADC输出组合在一起构成ADC输出，SUBADC为一种低精度子模数转换器。

而本发明的时序过程如附图6所示。SW1为高电平，采样积分器的复位电压，此时SWs和SW1开启，其他开关断开，将积分器的复位电压用CSn电容采样。SW2为高电平采样积分器的信号电压，此时SWs和SW2开启，其他开关断开，将积分器的信号电压用CSp电容采样。在SW1和SW2分别为高电平时，SUBADC也会对积分器的复位电压和信号电压采样，采样完成后，每个通道的SUBADC将复位电压和信号电压之差转换成数字信号。ADC_CLK用于控制MUX逻辑电路，在ADC_CLK的高电平，SUBADC的高位数字输出与残差放大器DAC连接，同时后级ADC将上一次的残差放大器输出结果转换成数字信号；在ADC_CLK的低电平，积分器的采样保持电压和残差放大器DAC电压之差被残差放大器放大输出，并且被后级ADC采样。

实施例2：在实施例1的基础上，SUBADC可以用一个5bit的SARADC来实现，粗量化产生高5位数字信号。后级ADC用12位SARADC来实现，积分器中的S/H电容CS和MDAC中的Cf电容的比值为16，高位和低位共同产生16位ADC输出。

实施例3：在实施例1的基础上SUBADC的结构选用SAR ADC结构。

实施例4：在实施例1的基础上后级ADC选用SAR ADC。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.光电二极管成像阵列的读出电路，其特征在于，包括接入光电二极管阵列输出信号的多积分器通道，在每个积分器通道中，积分器输出依次串联采样保持电路、SUBADC，MUX开关，采样保持电路采样积分器输出，SUBADC将积分器输出粗量化产生高位数字输出信号，在MUX逻辑电路控制下，采样保持电路输出、SUBADC粗量化输出和残差放大器输入端连接，残差放大器输出接后级ADC；

每个积分器通道SUBADC输出的粗量化结果经过MUX开关的逻辑控制输出到残差放大器DAC，积分器的采样保持输出电压和残差放大器DAC输出电压之差被残差放大器放大，放大后的残余电压信号接入后级ADC输出残余电压数字信号，残余电压数字信号为低位数字输出信号，高位数字输出信号和低位数字输出信号组合为读出电路的ADC输出信号。

2.根据权利要求1所述的光电二极管成像阵列的读出电路，其特征在于，采样保持电路包括采样开关SW1、采样开关SW2和采样开关SWs、采样电容CSp和采样电容CSn，采样电容CSn采样积分器通道内的复位电压，采样电容CSp采样积分器通道内的信号电压，同时积分器通道内的复位电压与信号电压之差接入SUBADC进行粗量化处理；

其中，在采样开关SW1为高电平时，SWs和SW1开启，SW2断开，采样电容CSn采样积分器通道内的复位电压，在采样开关SW2为高电平时，SWs和SW2开启，SW1断开，采样电容CSp采样积分器通道内的信号电压，在SW1和SW2均为高电平时，SUBADC对复位电压和信号电压采样，并将复位电压和信号电压之差转换成数字信号，SUBADC进行粗量化处理结果为高位数字输出信号。

3.根据权利要求1所述的光电二极管成像阵列的读出电路，其特征在于，还包括ADC_CLK，ADC_CLK用于MUX开关的逻辑控制，在ADC_CLK的高电平，SUBADC的高位数字输出与残差放大器DAC连接，同时后级ADC将上一次的残差放大器输出结果转换成数字信号；在ADC_CLK的低电平，积分器的采样保持电压和残差放大器DAC电压之差被残差放大器放大输出，并且被后级ADC采样。

4.根据权利要求1所述的光电二极管成像阵列的读出电路，其特征在于，所述残差放大器DAC包括DACP、DACN、残差放大器OP和反馈电容Cf；

DACP和DACN构成差分DAC，SUBADC输出经过MUX开关和DAC输入端连接，残差放大器OP和反馈电容Cf用于将积分器的采样保持电压和差分DAC的输出电压相减得到的残余电压进行放大输出；

所述得到的残余电压进行放大输出信号接入后级ADC得到低位数字输出信号。

5.根据权利要求1所述的光电二极管成像阵列的读出电路，其特征在于，所述SUBADC的位数为3位或4位或5位。

6.根据权利要求1所述的光电二极管成像阵列的读出电路，其特征在于，所述SUBADC的结构包括SAR ADC结构。

7.根据权利要求1所述的光电二极管成像阵列的读出电路，其特征在于，所述后级ADC包括SAR ADC。

8.光电二极管成像阵列的读出电路的应用方法，其特征在于，基于权利要求1-7任意一条所述的光电二极管成像阵列的读出电路，对读出电路的后级ADC输出接入数字信号处理模块，数字信号处理模块根据高位数字输出信号与低位数字输出信号重建光电二极管阵列图像信息。

Images