CN113438435A - 一种实时视频图像采集处理系统 - Google Patents
一种实时视频图像采集处理系统 Download PDFInfo
- Publication number
- CN113438435A CN113438435A CN202110718246.2A CN202110718246A CN113438435A CN 113438435 A CN113438435 A CN 113438435A CN 202110718246 A CN202110718246 A CN 202110718246A CN 113438435 A CN113438435 A CN 113438435A
- Authority
- CN
- China
- Prior art keywords
- sampling
- module
- processing module
- digital signal
- sampling processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明公开了一种实时视频图像采集处理系统,涉及信息采集处理系统,解决了视频图像的播放过程产生回抖或非均匀延时的问题。本发明包括光电传感器模块、采样处理模块和显示模块,加法器接入DAC的输出端与第一级ADC的输入端,加法器后接入第二级ADC,加法器用于将第一级ADC的输入信号与DAC残差电压放大输出的信号进行相减,第二级ADC用于将加法器的输出信号进行数字输出为低位数字信号。本发明降低了视频图像回抖与非均匀延时的频次,本发明自动处理光电传感器的模拟数据,提高显示屏的成像效果,提升视频或图像的播放质量与播放舒适度。
Description
技术领域
本发明涉及信息采集处理系统,具体涉及一种实时视频图像采集处理系统。
背景技术
随着社会的不断发展,视频图像采集处理技术在许多行业领域中扮演着非常重要的角色,如军事、安全监控、工业视觉等领域,而各行各业对于视频图像采集和处理技术的要求也越来越高。高速、实时性是主要发展趋势之一。目前,视频图像采集与处理技术的发展主要分为两类:一是基于PC在相关特定的PCIe采集板卡的基础上,通过软件对视频图像进行处理;二是利用相关的集成硬件如DSP、MCU、FPGA等对视频图像进行采集处理;
相对来讲后者的处理效果不如前者,但集成硬件对视频图像进行采集处理实时性好、体积小、方便使用,更适合于工业的需求。FPGA现场可编程逻辑门列,采用并行运算模式,且工作频率较高,可对大量数据进行实时操作与处理,在通信领域、图像处理等方面上优势明显。
对实时播放的视频图像有时因网络传输或总线传输影响,导致视频图像的播放过程产生回抖或非均匀延时,最终影响播放或演示质量。
发明内容
本发明所要解决的技术问题是:视频图像的播放过程产生回抖或非均匀延时,本发明提供了解决上述问题的一种实时视频图像采集处理系统。
本发明通过下述技术方案实现:
一种实时视频图像采集处理系统,包括光电传感器模块、采样处理模块和显示模块;
所述采样处理模块对光电传感器模块输入的模拟信号顺序采样保持和处理后发送数字信号至显示模块,所述采样处理模块还发送采样记录至显示模块,显示模块依据采样记录将采样处理模块输出的数字信号进行数据处理并进行图像显示;
数据处理包括对位数字信号的处理和对位数字信号构成的组数据的处理,位数字信号的处理为均值化处理位数字信号的位间传输时隙,组数据的处理为将当次组数据的组间传输时隙均值作为下一个数据包内的组数据的组间传输时隙处理的目标值。
优选的,其中,采样处理模块对光电传感器模块传入的模拟信号进行多通道采样处理,采样处理模块还包括积分器、两级ADC、DAC和加法器,积分器将每个通道的模拟信号转换为电压,第一级ADC将电压转换为高位数字信号,高位数字信号接入DAC,DAC用于将高位数字信号中的残差电压进行放大输出,加法器接入DAC的输出端与第一级ADC的输入端,加法器后接入第二级ADC,加法器用于将第一级ADC的输入信号与DAC残差电压放大输出的信号进行相减,第二级ADC将加法器的输出信号进行数字输出为低位数字信号;
采样处理模块包括MUX buffer,MUX buffer采样并记录高位数字信号、低位数字信号的产生时序,MUX buffer还用于采样高位数字信号、低位数字信号的位间传输时隙,位间传输时隙为每两位数据传输间的时值,MUX buffer对采样电容的保持时间进行记录,MUXbuffer输出位数字信号的采样记录,多个位数字信号组成组数据,MUX buffer输出组数据的采样记录,多个组数据组成数据包,其中,位数字信号的采样记录包括MUX buffer采样高位数字信号、低位数字信号的位间传输时隙,所述MUX buffer为多路调制开关;
所述显示模块导入MUX buffer记录的位数字信号的采样记录和组数据的采样记录,所述显示模块调整当前组间传输时隙为上一组间传输时隙均值,组间传输时隙为每两组数据传输间的时值;
所述组间传输时隙均值为显示模块接收到一个数据包内的多组数据的组间传输时隙累加后的平均值,所述显示模块每接收一个数据包,所述显示模块对数据包内的多组数据计算一次组间传输时隙均值并将所述组间传输时隙均值作为调整下一次接收到的数据包的组间传输时隙的时隙均值;
所述显示模块还用于依据位间传输时隙调节每组数据内的多位数据信号之间的时隙,所述显示模块依据位数字信号的采样记录,调整对应的组数据内多个位间传输时隙为位间传输时隙均值,位间传输时隙均值对应的组数据内多个位间传输时隙的算术平均值。
优选的,还包括MUX buffer的闭环反馈控制电路,包括记录采样电容保持时间的存储模块与修改MUX buffer时序控制的处理模块,基于MUX buffer时序控制的处理模块中记录到的采样电容保持时间均值调整下一通道高位数字信号输出的时序间隔,所述修改MUX buffer时序控制的处理模块在处理同一组数据中按通道输出顺序更新采样电容保持时间均值。
优选的,还包括接入所述采样处理模块的DSP处理器,DSP处理器连接上位机,所述DSP处理器包括RS422串口、网口通讯接口,所述DSP处理器通过千兆网和串口与上位机连接,所述上位机载入并监测采样处理模块的处理数据,所述上位机监测采样处理模块的温度,所述上位机对采样处理模块提供过热保护,当采样处理模块的温度上升至上位机的预设温度上限时,上位机发出预警信号,所述上位机通过DSP处理器断开采样处理模块的供电端。
优选的,所述显示模块内还包括信号处理模块,所述信号处理模块基于调整后的高位数字信号、低位数字信号进行数字信号处理将光电传感器模块采集到的模拟数据重建并进行图像显示。
优选的,所述第一级ADC采用多通道的SARADC,所述SARADC为逐次逼近寄存器型模数转换器。
优选的,所述MUX buffer还接入包括auto-zeroing模块,所述auto-zeroing模块用于消除同一组数据各通道之间的失调误差,失调误差为积分器进行采样保持时开关电荷的注入误差。
优选的,还包括DDR3缓存条,DDR3缓存条连接DSP处理器,DDR3缓存条与采样处理模块进行双向读写,所述DDR3缓存条内存储采样处理模块的驱动程序,所述DDR3缓存条包括两个分区,第一分区和第二分区,DDR3缓存条通过DSP处理器从上位机上、下载采样处理模块的驱动程序,第一分区内存储当前驱动程序,第二分区内按时间记录存储旧版驱动程序,所述DDR3缓存条在同一组采样处理模块数据采集处理的过程中更新驱动程序,所述DDR3缓存条在每两组采样处理模块数据采集处理数据的传输间隙在采样处理模块写入更新后的驱动程序,同时DDR3缓存条将写入更新后的驱动程序的时间发送至显示模块,显示模块适应性调整图像数据的显示间隔,显示模块将写入更新后的驱动程序的时间戳从视频图像的显示间隔中剔除。
优选的,所述光电传感器模块为多组光电成像模组,每组光电成像模组为一个规则区域的光敏二极管板,多组光电成像模组构成光电成像阵列,所述光电成像阵列通过总线连接采样处理模块,每组光电成像模组对应一个采样处理模块,多个采样处理模块之间的时钟信号同步且采用同一个时钟控制,多个采样处理模块连接的多个显示模块的位置与光电成像模组的位置对应。
优选的,还包括处理显示模块的每组数字输出信号的过渡位置处理模块,所述过渡位置处理模块用于提取在两个相邻显示屏过渡位置对应的显示模块产生的每组数字输出信号,所述过渡位置处理模块用于对过渡位置的数字输出信号高斯滤波,所述过渡位置处理模块为用于对离散化窗口滑动卷积或傅里叶变换的方式生成初始边缘数据采用基于两端阈值的双阈值法闭合边缘求解得到覆盖到邻近显示屏过渡位置对应的显示模块数据流位置的闭合边缘数据的一个装置,所述过渡位置处理模块还用于预设闭合区间的两端阈值。
本发明采用如上的技术方案,对PN结构成的光电成像阵列进行采样处理,再通过两级的ADC输出数字信号,并将数字信号通过显示模块呈现在显示屏上,而这个过程中,存在因CAN总线即光电传感器模块与采样处理模块的路径的线路故障或流量限制,或存在因网络连接不稳定或中断,最终导致在显示屏上出现的画面跳帧或回抖,但本发明采用的技术方案,在采样处理模块内部加载MUX buffer,通过MUX buffer监控并进行采样信号记录,同时对输出采样处理模块的数据包也进行记录,进行实时的采样记录在采样处理模块与显示模块之间传输至显示模块,显示模块依据采样记录对进入显示模块的数据包的包内组间传输时隙和组内的位间传输时隙进行适应性调整,依据对应的组内的位数字信号的采样记录调整为位间传输时隙均值,而对组间传输时隙则采样“平滑过渡”的调控,将上次的组间传输时隙均值作为当次的组间传输时隙调整的目标值,依次类推,因而能够得到缓和式的视频图像显示,在人眼的观察下不会发现视频回抖的现象,同时本发明还包括在显示模块上加装监测模块,在显示模块一端应用闭环反馈监测显示的实时状况,再次减少显示模块与采样处理模块之间的传输通道对最终显示结果的影响。
优选的,第二级ADC也可以采用SARADC,本发明的MUX buffer为单极点的MUXbuffer,MUX buffer的时间常数为τ,且τ<0.045T,T为第一级ADC的采样时钟周期,此时MUXbuffer可以稳定输出16位精度以上。
本发明具有如下的优点和有益效果:
本发明在不影响功耗、噪声、失调性能的限制下,降低了视频图像回抖与非均匀延时的频次,本发明自动处理光电传感器的模拟数据,提高显示屏的成像效果,提升视频或图像的播放质量与播放舒适度。
本发明具有温度保护功能与状态上报功能,支持千兆以太网上报信息且为防止超过工作温度范围使用而导致的产品损坏,当环境温度超过工作温度一定值时,产品内部将启动断电保护,此时组件将不能正常工作。环境温度恢复正常后,组件将恢复正常工作。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解,构成本申请的一部分,并不构成对本发明实施例的限定。在附图中:
图1为本发明的模块图。
图2为本发明的流程示意图。
具体实施方式
在对本发明的任意实施例进行详细的描述之前,应该理解本发明的应用不局限于下面的说明或附图中所示的结构的细节。本发明可采用其它的实施例,并且可以以各种方式被实施或被执行。基于本发明中的实施例,本领域普通技术人员在没有做出创造性改进前提下所获得的所有其它实施例,均属于本发明保护的范围。
如图1、图2所示,实施例1:一种实时视频图像采集处理系统,包括光电传感器模块、采样处理模块和显示模块;
所述采样处理模块对光电传感器模块输入的模拟信号顺序采样保持和处理后发送数字信号显示模块,所述采样处理模块还发送采样记录至显示模块,显示模块依据采样记录将采样处理模块输出的数字信号进行数据处理并进行图像显示;
数据处理包括对位数字信号的处理和对位数字信号构成的组数据的处理,位数字信号的处理为均值化处理位数字信号的位间传输时隙,组数据的处理为将当次组数据的组间传输时隙均值作为下一个数据包内的组数据的组间传输时隙处理的目标值。
优选的,其中,采样处理模块对光电传感器模块传入的模拟信号进行多通道采样处理,采样处理模块还包括积分器、两级ADC、DAC和加法器,积分器将每个通道的模拟信号转换为电压,第一级ADC将电压转换为高位数字信号,高位数字信号接入DAC,DAC用于将高位数字信号中的残差电压进行放大输出,加法器接入DAC的输出端与第一级ADC的输入端,加法器后接入第二级ADC,加法器用于将第一级ADC的输入信号与DAC残差电压放大输出的信号进行相减,第二级ADC将加法器的输出信号进行数字输出为低位数字信号;
采样处理模块包括MUX buffer,MUX buffer采样并记录高位数字信号、低位数字信号的产生时序,MUX buffer还用于采样高位数字信号、低位数字信号的位间传输时隙,位间传输时隙为每两位数据传输间的时值,MUX buffer对采样电容的保持时间进行记录,MUXbuffer输出位数字信号的采样记录,多个位数字信号组成组数据,MUX buffer输出组数据的采样记录,多个组数据组成数据包,其中,位数字信号的采样记录包括MUX buffer采样高位数字信号、低位数字信号的位间传输时隙,所述MUX buffer为多路调制开关;
所述显示模块导入MUX buffer记录的位数字信号的采样记录和组数据的采样记录,所述显示模块调整当前组间传输时隙为上一组间传输时隙均值,组间传输时隙为每两组数据传输间的时值;
所述组间传输时隙均值为显示模块接收到一个数据包内的多组数据的组间传输时隙累加后的平均值,所述显示模块每接收一个数据包,所述显示模块对数据包内的多组数据计算一次组间传输时隙均值并将所述组间传输时隙均值作为调整下一次接收到的数据包的组间传输时隙的时隙均值;
所述显示模块还用于依据位间传输时隙调节每组数据内的多位数据信号之间的时隙,所述显示模块依据位数字信号的采样记录,调整对应的组数据内多个位间传输时隙为位间传输时隙均值,位间传输时隙均值对应的组数据内多个位间传输时隙的算术平均值。
优选的,还包括MUX buffer的闭环反馈控制电路,包括记录采样电容保持时间的存储模块与修改MUX buffer时序控制的处理模块,基于MUX buffer时序控制的处理模块中记录到的采样电容保持时间均值调整下一通道高位数字信号输出的时序间隔,所述修改MUX buffer时序控制的处理模块在处理同一组数据中按通道输出顺序更新采样电容保持时间均值。
优选的,还包括接入所述采样处理模块的DSP处理器,DSP处理器连接上位机,所述DSP处理器包括RS422串口、网口通讯接口,所述DSP处理器通过千兆网和串口与上位机连接,所述上位机载入并监测采样处理模块的处理数据,所述上位机监测采样处理模块的温度,所述上位机对采样处理模块提供过热保护,当采样处理模块的温度上升至上位机的预设温度上限时,上位机发出预警信号,所述上位机通过DSP处理器断开采样处理模块的供电端。
优选的,所述显示模块内还包括信号处理模块,所述信号处理模块基于调整后的高位数字信号、低位数字信号进行数字信号处理将光电传感器模块采集到的模拟数据重建并进行图像显示。
优选的,所述第一级ADC采用多通道的SARADC,SARADC为逐次逼近寄存器型模数转换器。
优选的,所述MUX buffer还接入包括auto-zeroing模块,所述auto-zeroing模块用于消除同一组数据各通道之间的失调误差,失调误差为积分器进行采样保持时开关电荷的注入误差。
优选的,所述光电传感器模块为多组光电成像模组,每组光电成像模组为一个规则区域的光敏二极管板,多组光电成像模组构成光电成像阵列,所述光电成像阵列通过总线连接采样处理模块,每组光电成像模组对应一个采样处理模块,多个采样处理模块之间的时钟信号同步且采用同一个时钟控制,多个采样处理模块连接的多个显示模块的位置与光电成像模组的位置对应。
优选的,还包括处理显示模块的每组数字输出信号的过渡位置处理模块,所述过渡位置处理模块用于提取在两个相邻显示屏过渡位置对应的显示模块产生的每组数字输出信号,所述过渡位置处理模块用于对过渡位置的数字输出信号高斯滤波,所述过渡位置处理模块为用于对离散化窗口滑动卷积或傅里叶变换的方式生成初始边缘数据采用基于两端阈值的双阈值法闭合边缘求解得到覆盖到邻近显示屏过渡位置对应的显示模块数据流位置的闭合边缘数据的一个装置,所述过渡位置处理模块还用于预设闭合区间的两端阈值。
本发明采用如上的技术方案,对PN结构成的光电成像阵列进行采样处理,再通过两级的ADC输出数字信号,并将数字信号通过显示模块呈现在显示屏上,而这个过程中,存在因CAN总线即光电传感器模块与采样处理模块的路径的线路故障或流量限制,或存在因网络连接不稳定或中断,最终导致在显示屏上出现的画面跳帧或回抖,但本发明采用的技术方案,在采样处理模块内部加载MUX buffer,通过MUX buffer监控并进行采样信号记录,同时对输出采样处理模块的数据包也进行记录,进行实时的采样记录在采样处理模块与显示模块之间传输至显示模块,显示模块依据采样记录对进入显示模块的数据包的包内组间传输时隙和组内的位间传输时隙进行适应性调整,依据对应的组内的位数字信号的采样记录调整为位间传输时隙均值,而对组间传输时隙则采样“平滑过渡”的调控,将上次的组间传输时隙均值作为当次的组间传输时隙调整的目标值,依次类推,因而能够得到缓和式的视频图像显示,在人眼的观察下不会发现视频回抖的现象,同时本发明还包括在显示模块上加装监测模块,在显示模块一端应用闭环反馈监测显示的实时状况,再次减少显示模块与采样处理模块之间的传输通道对最终显示结果的影响。
实施例2,在实施例1的基础上,还包括接入所述采样处理模块的DSP处理器,DSP处理器连接上位机,所述DSP处理器包括RS422串口、网口通讯接口,所述DSP处理器通过千兆网和串口与上位机连接,所述上位机载入并监测采样处理模块的处理数据,所述上位机监测采样处理模块的温度,所述上位机对采样处理模块提供过热保护,当采样处理模块的温度上行趋势接近上位机的预设温度上限时,上位机发出预警信号,当采样处理模块的温度到达预设温度上限,所述上位机通过DSP处理器断开采样处理模块的供电端。
实施例3,在实施例1的基础上,所述显示模块内还包括信号处理模块,所述信号处理模块基于调整后的高位数字信号、低位数字信号进行数字信号处理将光电传感器模块采集到的模拟数据重建并进行图像显示。
实施例4,在实施例1的基础上,所述第一级ADC采用多通道的SARADC。
实施例5,在实施例1的基础上,所述MUX buffer还接入包括auto-zeroing模块,所述auto-zeroing模块用于消除同一组数据各通道之间的失调误差,失调误差为积分器进行采样保持时开关电荷的注入误差。
实施例6,在实施例2的基础上,还包括DDR3缓存条,DDR3缓存条连接DSP处理器,DDR3缓存条与采样处理模块进行双向读写,所述DDR3缓存条内存储采样处理模块的驱动程序,所述DDR3缓存条包括两个分区,第一分区和第二分区,DDR3缓存条通过DSP处理器从上位机进行上、下载采样处理模块的驱动程序,第一分区内存储当前驱动程序,第二分区内按时间记录存储旧版驱动程序,所述DDR3缓存条在同一组采样处理模块数据采集处理的过程中更新驱动程序,所述DDR3缓存条在每两组采样处理模块数据采集处理数据的传输间隙在采样处理模块写入更新后的驱动程序,同时DDR3缓存条将写入更新后的驱动程序的时间发送至显示模块,显示模块适应性调整图像数据的显示间隔,显示模块将写入更新后的驱动程序的时间戳从视频图像的显示间隔中剔除。
实施例7,在实施例1的基础上,所述光电传感器模块为多组光电成像模组,每组光电成像模组为一个规则区域的光敏二极管板,多组光电成像模组构成光电成像阵列,所述光电成像阵列通过总线连接采样处理模块,每组光电成像模组对应一个采样处理模块,多个采样处理模块之间的时钟信号同步且采用同一个时钟控制,多个采样处理模块连接的多个显示模块的位置与光电成像模组的位置对应,其中,光敏二极管是由 N 型半导体和 P型半导体构成的 PN 结,工作时 加反向偏压,在光照下产生电荷,产生的电荷量和入射的光强成正比。由多个光敏 二极管构成的阵列结构可用于成像。阵列曝光后,二极管上产生的电荷量反映图像 的信息。
实施例8,在实施例7的基础上,还包括对显示模块的每组数字输出信号进行过渡位置的处理,包括提取两个相邻显示屏位置对应的显示模块的每组数字输出信号进行采集,对过渡位置的数字输出信号进行高斯滤波,采用包括离散化窗口滑动卷积或傅里叶变换的方式生成初始边缘数据,预设闭合区间的两端阈值,对初始边缘数据采用基于两端阈值的双阈值法闭合边缘求解,得到最终的闭合边缘数据,将闭合边缘数据覆盖到邻近显示屏边缘位置对应的显示模块数据流位置。
实施例9,选用ADC的型号为AD9467,250MSPS,FPGA选用的型号为XC7VX690T,预先在其中载入驱动程序与硬件设置,DSP选用的型号为TMS320C6455BZTZ。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种实时视频图像采集处理系统,其特征在于,包括光电传感器模块、采样处理模块和显示模块;
所述采样处理模块用于对光电传感器模块输入的模拟信号顺序采样保持、处理后生成数字信号,所述采样处理模块发送生成的数字信号至显示模块,所述采样处理模块还发送采样记录至显示模块;
显示模块用于采样记录和数字信号进行数据处理并进行图像显示;
采样处理模块用于对光电传感器模块传入的模拟信号进行多通道采样处理,采样处理模块还包括依次连接的积分器、两级ADC、DAC和加法器,积分器接入光电传感器模块,积分器用于将每个通道的模拟信号转换为电压,第一级ADC将电压转换为高位数字信号,高位数字信号接入DAC,DAC用于将高位数字信号中的残差电压进行放大输出,加法器接入DAC的输出端与第一级ADC的输入端,加法器后接入第二级ADC,加法器用于将第一级ADC的输入信号与DAC残差电压放大输出的信号进行相减,第二级ADC用于将加法器的输出信号进行数字输出为低位数字信号。
2.根据权利要求1所述的一种实时视频图像采集处理系统,其特征在于,所述采样处理模块包括MUX buffer,MUX buffer用于采样并记录高位数字信号、低位数字信号的产生时序,MUX buffer还用于采样高位数字信号、低位数字信号的位间传输时隙,MUX buffer用于对采样电容的保持时间进行记录。
3.根据权利要求2所述的一种实时视频图像采集处理系统,其特征在于,还包括MUXbuffer的闭环反馈控制电路,包括记录采样电容保持时间的存储模块与修改MUX buffer时序控制的处理模块,处理模块用于调整下一通道高位数字信号输出的时序间隔。
4.根据权利要求3所述的一种实时视频图像采集处理系统,其特征在于,还包括接入所述采样处理模块的DSP处理器,DSP处理器连接上位机,所述DSP处理器包括RS422串口、网口通讯接口,所述DSP处理器通过千兆网和串口与上位机连接,所述上位机载入并监测采样处理模块的处理数据,所述上位机用于监测采样处理模块的温度并提供过热保护。
5.根据权利要求3所述的一种实时视频图像采集处理系统,其特征在于,所述显示模块内还包括信号处理模块,所述信号处理模块对高位数字信号、低位数字信号进行数字信号处理,所述信号处理模块用于将模拟数据进行数据重建并进行图像显示。
6.根据权利要求3所述的一种实时视频图像采集处理系统,其特征在于,所述第一级ADC采用多通道的SARADC,SARADC为逐次逼近寄存器型模数转换器。
7.根据权利要求3所述的一种实时视频图像采集处理系统,其特征在于,所述MUXbuffer还接入包括auto-zeroing模块,所述auto-zeroing模块用于消除同一组数据各通道之间的失调误差,失调误差为积分器进行采样保持时开关电荷的注入误差。
8.根据权利要求4所述的一种实时视频图像采集处理系统,其特征在于,还包括DDR3缓存条,DDR3缓存条连接DSP处理器,DDR3缓存条与采样处理模块进行双向读写,所述DDR3缓存条内存储采样处理模块的驱动程序,所述DDR3缓存条包括两个分区,第一分区和第二分区,DDR3缓存条通过DSP处理器从上位机上、下载采样处理模块的驱动程序,第一分区内存储当前驱动程序,第二分区内按时间记录存储旧版驱动程序,所述DDR3缓存条用于在采集处理的过程中更新驱动程序。
9.根据权利要求3所述的一种实时视频图像采集处理系统,其特征在于,所述光电传感器模块为多组光电成像模组,每组光电成像模组为一个规则区域的光敏二极管板,多组光电成像模组构成光电成像阵列,所述光电成像阵列通过总线连接采样处理模块,每组光电成像模组对应一个采样处理模块,多个采样处理模块之间的时钟信号同步且采用同一个时钟控制,多个采样处理模块连接的多个显示模块的位置与光电成像模组的位置对应。
10.根据权利要求2所述的一种实时视频图像采集处理系统,其特征在于,所述MUXbuffer为多路调制开关。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110718246.2A CN113438435B (zh) | 2021-06-28 | 2021-06-28 | 一种实时视频图像采集处理系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110718246.2A CN113438435B (zh) | 2021-06-28 | 2021-06-28 | 一种实时视频图像采集处理系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113438435A true CN113438435A (zh) | 2021-09-24 |
CN113438435B CN113438435B (zh) | 2022-05-24 |
Family
ID=77755014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110718246.2A Active CN113438435B (zh) | 2021-06-28 | 2021-06-28 | 一种实时视频图像采集处理系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113438435B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114485264A (zh) * | 2022-04-19 | 2022-05-13 | 四川赛狄信息技术股份公司 | 一种筒装导弹发射的点火控制方法及系统 |
CN114578743A (zh) * | 2022-05-06 | 2022-06-03 | 四川赛狄信息技术股份公司 | 基于fpga的舰载多路信号采集同步控制系统 |
CN115082324A (zh) * | 2022-07-27 | 2022-09-20 | 四川赛狄信息技术股份公司 | 一种视频图像局部旋转处理方法、系统、终端及介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100109925A1 (en) * | 2008-11-06 | 2010-05-06 | Raytheon Company | Signal processor with analog residue |
CN103139500A (zh) * | 2013-02-28 | 2013-06-05 | 天津大学 | 用于图像传感器基于sigma-delta ADC的读出电路及工作时序 |
CN105245798A (zh) * | 2015-09-21 | 2016-01-13 | 西安文理学院 | 基于分块压缩感知的ccd视频压缩测量成像系统及控制方法 |
DE102016107245A1 (de) * | 2015-04-20 | 2016-10-20 | Infineon Technologies Ag | System und Verfahren für einen MEMS-Sensor |
CN111556266A (zh) * | 2020-04-26 | 2020-08-18 | 西安交通大学 | 一种基于背照式图像传感器的高动态范围读出电路 |
CN111782566A (zh) * | 2020-07-08 | 2020-10-16 | 哈尔滨工业大学 | 基于PCIe的高频地波雷达多通道高速数据采集装置 |
CN112702547A (zh) * | 2021-01-06 | 2021-04-23 | 成都善思微科技有限公司 | 光电二极管成像阵列的读出电路和应用方法 |
-
2021
- 2021-06-28 CN CN202110718246.2A patent/CN113438435B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100109925A1 (en) * | 2008-11-06 | 2010-05-06 | Raytheon Company | Signal processor with analog residue |
CN103139500A (zh) * | 2013-02-28 | 2013-06-05 | 天津大学 | 用于图像传感器基于sigma-delta ADC的读出电路及工作时序 |
DE102016107245A1 (de) * | 2015-04-20 | 2016-10-20 | Infineon Technologies Ag | System und Verfahren für einen MEMS-Sensor |
CN105245798A (zh) * | 2015-09-21 | 2016-01-13 | 西安文理学院 | 基于分块压缩感知的ccd视频压缩测量成像系统及控制方法 |
CN111556266A (zh) * | 2020-04-26 | 2020-08-18 | 西安交通大学 | 一种基于背照式图像传感器的高动态范围读出电路 |
CN111782566A (zh) * | 2020-07-08 | 2020-10-16 | 哈尔滨工业大学 | 基于PCIe的高频地波雷达多通道高速数据采集装置 |
CN112702547A (zh) * | 2021-01-06 | 2021-04-23 | 成都善思微科技有限公司 | 光电二极管成像阵列的读出电路和应用方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114485264A (zh) * | 2022-04-19 | 2022-05-13 | 四川赛狄信息技术股份公司 | 一种筒装导弹发射的点火控制方法及系统 |
CN114578743A (zh) * | 2022-05-06 | 2022-06-03 | 四川赛狄信息技术股份公司 | 基于fpga的舰载多路信号采集同步控制系统 |
CN115082324A (zh) * | 2022-07-27 | 2022-09-20 | 四川赛狄信息技术股份公司 | 一种视频图像局部旋转处理方法、系统、终端及介质 |
CN115082324B (zh) * | 2022-07-27 | 2022-11-01 | 四川赛狄信息技术股份公司 | 一种视频图像局部旋转处理方法、系统、终端及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN113438435B (zh) | 2022-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113438435B (zh) | 一种实时视频图像采集处理系统 | |
US11089192B2 (en) | Camera system with minimal area monolithic CMOS image sensor | |
US8587688B2 (en) | Solid-state image pickup device and signal processing method therefor | |
US8823850B2 (en) | Image processing system with on-chip test mode for column ADCs | |
CN108141224B (zh) | 电流模式∑-δ调制器及其操作方法、模数转换器和固态成像设备 | |
KR20140104169A (ko) | 이미지 센서 및 이를 포함하는 컴퓨팅 시스템 | |
CN100576882C (zh) | Cmos图像传感器固定模式噪声消除电路 | |
CN102625059B (zh) | 用于移动式应用的cmos图像传感器的动态范围扩展 | |
EP2482462A1 (en) | Data processor, solid-state imaging device, imaging device, and electronic apparatus | |
CN103002232A (zh) | 成像装置 | |
KR20080067963A (ko) | 고체 상태 촬상 장치 및 촬상 장치 | |
KR20080101757A (ko) | 고체 촬상 장치, 촬상 기기, 전자 기기 | |
CN103875237A (zh) | 图像拾取器件和相机系统 | |
CN102210138A (zh) | 成像处理系统以及数码相机 | |
US8946640B2 (en) | Unit cells with avalanche photodiode detectors | |
Zhang et al. | A closed-loop, all-electronic pixel-wise adaptive imaging system for high dynamic range videography | |
CN103139500A (zh) | 用于图像传感器基于sigma-delta ADC的读出电路及工作时序 | |
CN100493136C (zh) | 一种模数转换器及其控制方法 | |
JP2023545370A (ja) | 量子化動作を低減したデジタル画素センサ | |
KR20040093876A (ko) | 리셋전압 보상부를 구비한 이미지센서 | |
KR20210026965A (ko) | 클럭 트리를 포함하는 이미지 센서 및 어드레스 디코더, 이미지 센서를 포함하는 이미지 처리 시스템 | |
JP2023548016A (ja) | 適応ノイズ低減を用いたデジタル画素センサー | |
CN114205510B (zh) | 一种图像采集组件并行数据采集方法和系统 | |
US20230188866A1 (en) | Low Row Noise Ramp Generator | |
KR20060114413A (ko) | 자동 블랙 레벨 보상 기능을 갖는 cmos 이미지센서 및그의 자동 블랙 레벨 보상 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |