CN112702246A - 用于单线数字总线的设备、主设备、传感器以及相应方法 - Google Patents

用于单线数字总线的设备、主设备、传感器以及相应方法 Download PDF

Info

Publication number
CN112702246A
CN112702246A CN202011124603.4A CN202011124603A CN112702246A CN 112702246 A CN112702246 A CN 112702246A CN 202011124603 A CN202011124603 A CN 202011124603A CN 112702246 A CN112702246 A CN 112702246A
Authority
CN
China
Prior art keywords
bus
address
specific data
request
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011124603.4A
Other languages
English (en)
Inventor
L·艾克雷德勒
A·卡扎里诺夫
D·鲁纳尔迪尼
G·皮尔彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112702246A publication Critical patent/CN112702246A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40078—Bus configuration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40084—Bus arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40195—Flexible bus arrangements involving redundancy by using a plurality of nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5007—Internet protocol [IP] addresses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/50—Address allocation
    • H04L61/5038—Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052—Assignment of addresses or identifiers to the modules of a bus system

Abstract

本公开公开了用于单线数字总线的设备、主设备、传感器以及相应方法。例如，一种用于单线数字总线(102)的设备(100)，包括：用于总线的接口(104)，被配置为接收对地址进行仲裁的请求，并且在接收到对地址进行仲裁的请求时在总线(102)上发送设备特定数据。该设备还包括控制电路(106)，被配置为确定是否有又一设备在总线(102)上发送设备特定数据，并且如果没有又一设备在总线(102)上发送设备特定数据，则使用经仲裁的地址。

Description

用于单线数字总线的设备、主设备、传感器以及相应方法
技术领域
本发明的示例涉及在单线数字总线上为多个设备分配地址的方法、用于单线数字总线的设备、主设备和传感器。
背景技术
电子系统不断增加的复杂性(例如，在汽车中)通常需要大量的传感器并行工作，向中央控制单元提供测量的信息。使用并行总线接口进行互连会导致复杂的PCB设计、区域效率低下以及最终系统的成本增加，特别是在传感器和ECU之间需要有线互连的情况下。
使用串行总线的互连可部分地解决该问题。然而，其要求每个从设备都具有专用芯片选择引脚，或者连接到同一总线的所有从设备都具有唯一的地址以实现稳健、无冲突的通信。采用芯片选择引脚的解决方案需要中央微控制器单元(MCU)，其是总线主控，以具有与每个从设备或节点连接的相应数量的输入/输出(IO)引脚，这又会导致PCB布局的复杂性和布线成本的增加。此外，传感器设备通常被要求体积小且生产成本效益高，这意味着专用芯片选择引脚可能是不期望的，以节省成本和面积。在经由线束建立连接的情况下，传感器和总线主控(微控制器)之间所需的连接数量尤其重要，因为电缆和连接器对整个传感器系统的成本和预期故障率都有显著的影响。
因此，希望所有传感器并联连接并将唯一地址分配给各个总线成员。原则上，在生产过程中，可以为每个传感器从设备分配唯一的地址，但由于需要为已发布地址维护庞大的数据库，所以这种方法实施起来既困难又成本高昂。此外，由于在设备中存储地址所需的额外非易失性存储器空间，将导致设备面积和成本的增加。
因此，期望提供一种自动寻址方案，其中，一旦成为串行总线系统的一部分，所有总线从机均由其自身定义或仲裁其唯一地址。
发明内容
一个实施例涉及一种用于单线数字总线的设备，包括用于总线的接口，其被配置为接收对地址进行仲裁的请求，并且在接收到对地址进行仲裁的请求时在总线上发送设备特定数据。控制电路被配置为确定是否有又一设备在总线上发送设备特定数据，并且如果没有又一设备在总线上发送设备特定数据，则使用经仲裁的地址。如果总线上没有又一设备仍然发送数据，则根据实施例的设备赢得地址仲裁。一个设备可以这样接收地址而不必预先存储地址，并且多个设备可连接至总线，然后总线组织它们接收不同的各个地址。
又一实施例涉及一种用于单线数字总线的设备，包括：用于总线的接口，被配置为接收对地址进行仲裁的请求；以及模拟输出接口，被配置为使用模拟信号发送地址。在地址仲裁期间，设备可以这样传输其用于在数字总线上通信的地址，而不会在数字总线上引起冲突。总线上的多个设备的地址生成可如此快速地执行，因为所有设备可同时发送它们的地址。
又一实施例涉及一种用于单线数字总线的主设备，包括：接口，被配置为在总线上为设备发送对地址进行仲裁的请求，并且在发送请求之后接收仲裁的完成确认。主设备的一个实施例可控制总线上的多个设备来仲裁地址，使得任意数量的设备可与主设备一起使用。
又一实施例涉及在单线数字总线上向多个设备分配地址的方法，该方法包括接收对地址进行仲裁的请求并在总线上发送设备特定数据。该方法还包括确定是否有又一设备在总线上发送设备特定数据，以及如果没有又一设备在总线上发送设备特定数据，则使用经仲裁的地址。该方法可如此提供地址而无需预先存储地址，并且多个设备可连接至总线，然后总线组织他们来接收各个地址。
又一实施例涉及一种在单线数字总线上向多个设备分配地址的方法，该方法包括经由总线接收对地址进行仲裁的请求并经由模拟线发送地址。该方法可如此传输用于在数字总线上通信的地址，而不会在地址仲裁期间在数字总线上引起冲突。
附图说明
以下将仅通过示例并参考附图来描述装置和/或方法的一些示例，其中，
图1示出了用于单线总线的设备的实施例；
图2示出了包括设备和主设备的多个实施例的系统的实施例；
图3示出了使用图2的设备对地址进行仲裁的示例；
图4示出了包括设备和主设备的多个实施例的系统的又一实施例；
图5示出了仲裁期间在总线上发生的信号模式的示例；
图6示出了使用图4的设备对地址进行仲裁的又一示例；
图7示出了包括设备和主设备的多个实施例的系统的又一实施例；
图8示出了在单线数字总线上向多个设备分配地址的方法的实施例的流程图；
图9示出了在单线数字总线上向多个设备分配地址的方法的实施例的又一流程；以及
图10示出了传感器的实施例。
具体实施方式
现在将参照示出一些示例的附图更全面地描述各种示例。在附图中，为了清楚，可以夸大线、层和/或区域的厚度。
因此，虽然进一步的示例能够实现各种修改和替代形式，但在附图中示出了其一些特定示例，并且随后将详细描述这些示例。然而，这种详细的描述并不将进一步的示例限于所描述的特定形式。进一步的示例可涵盖落入本公开范围内的所有修改、等效和替代。相同或相似的数字在整个附图的描述中表示相同或相似的元素，在提供相同或类似功能的同时相互比较时可以相同或修改的形式实现。
应当理解，当一个元件被称为“连接”或“耦合”至另一元件时，这些元件可直接连接或者经由一个或多个中间元件耦合。如果使用“或”组合两个元素A和B，除非另有明确或隐含的定义，否则应理解为公开所有可能的组合，即仅A、仅B以及A和B。相同组合的替代措辞是“A和B中的至少一个”或“A和/或B”。这同样适用于两种以上元素的组合。
本文用于描述特定示例的术语并不旨在限制进一步的示例。无论何时使用单数形式(诸如“一个”和“该”)并且仅使用单个元素既不显式也不隐式地定义为强制的，则进一步的示例也可以使用多个元素来实现相同的功能。类似地，当功能随后被描述为使用多个元素实现时，进一步的示例可使用单个元素或处理实体来实现相同的功能。还应理解，术语“包括”在使用时指定所提特征、整数、步骤、操作、处理、动作、元件和/或部件的存在，但不排除存在或添加一个或多个其他特征、整数、步骤，操作、处理、动作、元件、部件和/或它们的任何组。
除非另有定义，否则所有术语(包括技术术语和科学术语)均按该示例所属领域的一般含义来使用。
图1示出了用于单线总线的设备100的实施例。设备100附接至单线总线102，并且可与多个其他设备一起使用以经由单线总线102进行通信。为此，可将唯一地址分配给设备100，以在经由单线总线102共同通信的多个设备中识别设备100。单线总线可以是用于数字通信的数据总线，其仅具有用于数据传送的单线连接或一对差分信号线。与并行总线相反，可节省多条并行信号线以及用于分配时钟信号的附加信号线。
该设备包括用于总线102的接口104以及控制电路106。接口104用于经由总线102进行通信并向/从总线发送/接收数据。根据设备100的一个实施例，接口被配置为接收对地址进行仲裁的请求，并在接收到对地址进行仲裁的请求时在总线102上发送设备特定数据。对地址进行的仲裁请求可由连接至总线102的又一设备(例如，由总线主机或总线上的主设备)发出。例如，总线主机可在系统启动时初始化总线，并在之后调度总线上的数据传送。然而，在进一步的实施例中，由于总线主机可以不是必须存在于本文所讨论的实施例中，因此可由总线上的又一设备(其类似于或相同于图1的设备100)发出对地址进行仲裁的请求。对地址进行仲裁的请求本身可通过可经由总线102发送的任何类型的消息或信号来通信，该消息或信号可被设备100识别为开始对地址进行仲裁的命令。
对地址进行仲裁的请求可以已经包括待仲裁的地址，或者其可以只是开始对地址进行仲裁的命令，而待仲裁的各个地址由每个设备100自己来确定。出于以下考虑，除非另有明确说明，否则应假设两种替代方式都包括在内。
在接收到对地址进行仲裁的请求后，接口在总线上发送设备特定数据以仲裁地址。设备特定数据可以是由设备100本身内部导出的地址(例如，通过随机数发生器)。因此，根据一些实施例，地址作为设备特定数据被发送。根据其他实施例，可使用随机数发生器来生成设备特定数据。
设备特定数据还可以是潜在唯一地识别单个设备100的任何其他类型的数据，例如使用设备100内部可用的任何不确定性(随机性)源导出的数字，诸如温度、噪声、振荡器频率偏差等。例如，由于内部时钟的频率在不同设备100之间会略有偏差，所以一旦在开始滚动计数器之后(在系统启动之后)过去足够长的时间，不同设备100内的滚动计数器的值对于每个设备来说都保持唯一的数字。类似地，可使用部分或仅使用设备可访问且唯一的确定性信息来导出设备特定信息。例如，设备100内的传感器类型、基于存储在设备或传感器内的微调值的计算可用于该目的。已经存储在设备100中的唯一数字也可以在对地址进行仲裁期间被用作设备特定数据，诸如设备的序列号或序列号的一部分。重要的是，对于每个设备，设备特定数据不同的概率很高，以避免在总线上对地址进行仲裁期间发生冲突，并且使仲裁能够快速完成。
控制电路106被配置为在总线上发送设备特定数据时确定又一设备是否在总线上发送设备特定数据，并且如果没有又一设备在总线上发送设备特定数据，则使用经仲裁的地址。因此，如果设备100是总线上能够在总线上的所有设备中以最长周期发送设备特定数据的设备，则设备100赢得地址的仲裁。因此，设备100随后可利用没有其他设备使用地址的确定性使用经仲裁的地址，使得在经由单线数据总线102的后续数字通信中不发生冲突。
随后，将说明如何实现设备特定数据转换为一些设备与其他设备相比以较短的周期在总线上发送设备特定数据事实的不同方式。
图2示出了包括多个设备实施例和主设备的系统的实施例。在图2所示的示例中，在单线总线200上存在3个设备200a、200b和200c。此外，存在一个主设备208，用于初始化单线总线202上的通信，并在启动时触发针对各个设备200a-200c的地址的仲裁。每个设备分别包括接口204a、204b、204c以及控制电路206a、206b和206c。总线200包括上拉电路，其是无源电路，如果设备200a-200c均没有将信号电平拉到另一电平，则将总线202上的信号电平(例如，电压电平)拉到预定电平。为此，接口204a、204b、204c(收发器)可在开路漏极/集电极模式下进行操作。在这种配置中，存在一个主导信号电平。如果主导信号电平仅由单个设备在总线上发送，则由其他设备同时发送的非主导信号被翻转，并且总线具有主导信号电平。根据该实施方式，主导信号电平可对应于逻辑代码“1”或“0”。出于以下考虑，假设“0”是主导信号电平。
如果主设备208发起地址仲裁，则其经由其用于经由总线202进行通信的接口212来在总线上发送针对设备的对地址的仲裁请求。例如，请求可以是包含启动地址仲裁处理的请求的广播帧。一旦接收到对地址进行仲裁的请求，设备200a-200c开始在总线上以位的序列发送它们的设备特定数据。如果设备监控到总线202上的信号电平与设备本身当前发送的位值不对应，则该设备推断出存在同时以主导信号电平发送的另一设备。因此，设备进入空闲状态，并且不再发送其设备特定数据。然后，发送设备特定数据的位，然后继续下一位。在仲裁循环的末尾，存在一个设备能够发送所有位并赢得仲裁。从胜出设备的角度来看，在仲裁循环的末尾，没有又一设备在总线上发送设备特定数据，并且在总线上存在与胜出设备的设备特定信息相对应的位序列的最后一位。在这种情况下，胜出设备的控制电路推断出该设备可在相应的仲裁循环中使用经仲裁的地址。
然后，胜出设备可向主设备208发送确认信号(确认)，将其设备特定数据存储为用于进一步通信的地址，并且进入其不再对开始地址仲裁处理的后续请求做出反应的空闲模式。在对由主设备208发送的地址进行仲裁的请求不包含待仲裁的地址的情况下，发送给主设备208的确认信号可任选地包括赢得仲裁的设备的地址。
在第一设备确认仲裁之后，重复设备仲裁循环，直到主设备208没有接收到进一步的确认为止，这意味着所有设备已成功地针对地址进行了仲裁。然后，经由单线总线202的通信可以开始。可选地，经由单线总线200的后续通信可以在推/拉模式下而不是在开路漏极/集电极模式下执行，以提高通信速度。
图3以图形示出了在前面的段落中描述的仲裁循环。该图示出了将唯一地址分配给每个设备200a-200c所需的三个仲裁循环中的第一仲裁循环。假设第一设备200a将位序列101保持为设备特定数据，该数据例如使用随机数电路生成。进一步假设设备200b使用设备特定数据001，并且设备200c使用设备特定数据011。此外，假设“0”是主导位。一旦接收到对由主设备208发出的地址进行仲裁的请求，所有设备200a-200c开始在总线202上发送它们的设备特定数据。对于将在总线202上传输的三位序列中的第一位，所有设备发送“1”，如图3示图的第一行302所示。由于没有设备监控总线202上与设备本身发送的位不同的位，所以没有设备进入空闲状态。主控制器208接收表示设备特定数据或地址的位序列中的第一位，并将其存储到寄存器310中。如由行304所示，随后在总线上发送第二位，并且由第三设备200c发送的位值“1”被由设备200a和200b发送的主导位“0”翻转。因此，第三设备200c进入空闲状态并且不再发送位。主控制器208在寄存器中存储位“0”。行306示出了设备特定数据的第三位的递送，这仅由第一和第二设备200a和200b来执行。然而，第一设备200a发送位“1”，被递送主导位“0”的设备200b递送。从而，第一设备200a进入空闲模式，并且第二设备200b确定表示设备特定数据的位的序列的最后一位已在总线上发送，并且总线上的信号对应于第二设备200b的最后一位。从而，第二设备200b推断出没有又一设备在总线上发送设备特定数据，因此其赢得地址的仲裁。第二设备200b向主设备208发送确认信号，作为仲裁完成的确认。主设备208现在具有存储在其寄存器310中的附接到单线总线202的设备的完整地址，并且继续在总线202上发送对地址的仲裁请求，直到没有接收到进一步的确认为止。
在所有地址仲裁循环的末尾，主机208具有包括每个设备的唯一地址的完整列表，使得可以开始通信，从而可以明确地寻址总线上的每个设备。前面的示例已经示出，假设其是被各个设备200a-200c用作设备特定数据的地址。然而，进一步的实施例可类似地将待仲裁的地址包括在主设备208发送的仲裁请求中，使得胜出设备存储该地址，同时在仲裁处理期间使用任意设备特定数据。
图3示出了又一实施例，其实施不同的方式来实现将设备特定数据转换为一些设备在总线上发送设备特定数据的时间比其他设备短的事实。
与图2一样，图4示出了单线总线402、附接到单线总线402的主控制器408和三个设备400a-400c。类似地，单线总线402包括上拉电路410，并且在地址仲裁期间，设备400a-400c的接口404a-404c在开路漏极/集电极配置中进行操作。除图2所示的实施例外，设备400a-400c包括用作电流吸收器的电路装置420a-420c以及比较器422a-422c。所有设备400a-400c的电路装置420a-420c在被激活时吸取相同量的电流。
假设如图4所示的电流吸收器电路装置包括NMOS晶体管M1和负载电阻器Rpd，则由每个电路420a-420c吸取的吸收电流Iout可被估计为：
Figure BDA0002733177380000091
其中，Vdd是施加于M1栅极的电压，并且Vth是阈值电压。因此，由所有从节点看到的总线电压通过驱动串行总线为低的设备的数量来限定，其中RPU表示上拉电阻器410：
Figure BDA0002733177380000092
此外，所有设备包含生成设备特定数据的随机源424a-424c。
当主设备408例如通过广播消息发送对地址进行仲裁的请求时，所有设备在对应于设备特定数据的时间段内激活电路装置420a-420c，并在该时间段内降低总线电压，如图5所示。
图5示出了总线510上的电压与时间的关系。假设第一设备420a的设备特定数据对应于第一时间段500a，而时间段500b和500c分别对应于设备400b和400c的设备特定数据。给定不同的时间段，总线上的电压是一个阶梯函数，阶梯发生在对应于各个设备特定数据的时间段的末尾。具有最高设备特定数据的设备从总线402吸取电流的时间最长，并且可通过观察电压增加512的最后阶梯的存在来确定没有另一设备在总线上发送设备特定数据。为此，所有设备在阶梯512的范围内设置自身比较器422a-422c的阈值，即，阈值电压Tth在如下间隔内设置：
VCC-2·RPU·Iout＜VTH＜VCC-RPU·Iout。
只有访问总线402时间最长的设备观察到高于阈值的电压，并由此可推断出其赢得了仲裁。换言之，根据前面描述的实施例，接口通过在对应于设备特定数据的时间段内访问总线(从总线吸取电流)来发送设备特定数据。此外，如果在设备访问总线时信号电平增加到预定阈值以上，则设备或其控制器确定没有其他设备在总线上递送设备特定数据。
已确定没有其他设备在总线上递送设备特定数据的设备赢得仲裁。根据实施方式，该设备可存储与对地址进行仲裁的请求一起提交的地址作为其未来地址，并向主设备408递送确认。备选地，设备可存储设备特定数据作为其未来地址，并且可进一步任选地将该地址包括在仲裁完成时的确认(确认信息)中。在发送确认之后，胜出设备进入空闲状态，从而不参与随后的仲裁循环。
图6再次以稍微不同的表示方式示出4个从机的仲裁循环。针对主设备602和四个设备604-610，示意性地示出在总线402上发送的信号。一旦接收到(由主设备602发出的)针对地址的仲裁请求612，所有设备开始在图6中示意性示出的时间段614-620内吸取电流。设备610在最长的时间段620内吸取电流并赢得仲裁，这通过由设备610发送的完成确认信号622(确认)来确定。
根据一些实施例，完成确认信号622可利用可变延迟来发送并且相对于针对地址的仲裁请求612具有固定的时间差，以确保每个仲裁循环具有相同长度，这可简化主设备602和设备600-610之间的同步。
在前面描述的实施例中，由于每个设备内部的比较器电路，主设备408和设备400a-400c在仲裁期间(对应于相等的设备特定数据)立即意识到地址冲突。因此，在冲突的情况下，它们不需要重置所有地址。在将要仲裁的地址包括在主设备408的请求中的实施例中，地址本身不使用随机数发生器或其他随机性导出。这允许对设备特定数据使用比地址空间更大的范围，这可进一步降低地址解析期间发生冲突的概率。
非常类似于图2和图3所示的实施例，在每个设备具有其自身的唯一地址以经由单线总线进行数字通信的自动寻址阶段的末尾处，每个设备的输出级可切换为推挽(push-pull)配置，以最大化总线通信速度。
图7示出了包括设备700a、700b和700c的多个实施例以及主设备708的系统的又一实施例。除前面所示的设备外，设备700a-700c中的每一个还包括模拟信号输出730a、730b和730c。除经由数字单线总线702的连接之外，设备700a、700b和700c中的每一个还额外连接到主控制器708的专用模拟信号输入708a、708b和708c。例如，这种设备可以是感测物理量并通过模拟信号将测量的量发送给主控制器708的传感器(例如，电流传感器或磁传感器)。
在图7所示的系统中，针对设备700a-700c中的每一个的地址的仲裁还涉及设备和主设备之间的模拟信号线。一旦设备经由其用于数字单线总线的接口接收到对地址进行仲裁的请求，设备经由模拟信号输出730、730b和730c使用模拟信号发送地址。
地址可根据任意编码方案在模拟信号中被编码。例如，可使用与设备700a-700c内确定的地址成比例的模拟电压电平。为此，模拟输出接口730a、730b和730c可被配置为将输出信号的信号电平设置为与地址相对应的最大信号电平的一小部分(fraction)。
例如，如果最大电压电平是VCC，则对应于地址ADDRESSi的电压电平Vi可通过以下公式确定：
Figure BDA0002733177380000111
其中，2N是地址空间。
从而，主控制器708根据以下等式将电压电平解码到地址中：
Figure BDA0002733177380000112
备选地，电压脉冲可用于编码具有与地址成比例的宽度的地址。作为又一种备选方式，也可以发送电压电平序列，序列中的每一项代表地址的一个位。
根据图7所示的实施例，在主控制器708内生成和注册唯一地址可以只需要一个单独的仲裁循环。此外，对于地址仲裁，设备700a-700c不需要精确地彼此同步。此外，主设备708通过专用线并行地接收地址，因此知道哪个设备发送哪个地址。
如前所讨论的，一些实施例可使用确定性信息来导出设备特定数据，而其他实施例可依赖随机性的生成或随机数发生器的使用来导出用于仲裁的设备特定数据。随机数发生器可基于设备内部可用的不确定源，例如温度、噪声、振荡器频率偏差等。一个实施例使用以系统时钟频率连续运行的滚动计数器。由于时钟频率在不同设备上略有偏差，因此在启动一段时间后，计数器的值很可能也会因不同的设备而不同。如果需要，随机数生成可与传感器内部可用的确定性信息相结合(即，传感器的类型、基于微调值的计算等)。可选地，已经存储在每个设备中用于其他目的的唯一地址或代码可补充设备特定数据的生成或者被代替地用作设备特定数据。
图8和图9中所示的流程图再次示出在单线数字总线上向多个设备分配地址的方法的实施例，其可使用前面描述的实施例来实施。
图8所示的在单线数字总线上向多个设备分配地址的方法的实施例包括接收对地址进行仲裁的请求(802)并在总线上发送设备特定数据(804)。该方法还包括：确定是否有又一设备在总线上发送设备特定数据(806)，并且如果没有又一设备在总线上发送设备特定数据，则使用仲裁的地址(808)。
图9所示在单线数字总线上向多个设备分配地址的方法的实施例包括经由总线接收对地址进行仲裁的请求(902)，并经由模拟线发送地址(904)。
虽然先前主要就任意设备一般性地描述了实施例，但是存在多种使用情况，其中附接至数字单线总线的设备应能够自动组织并自动确定用于经由单线总线进行通信的各个地址。例如，在汽车应用中，多个传感器通常用于与评估传感器数据的电子控制单元(ECU)通信。在这种系统中，ECU通常扮演主控制器的角色。使用包括能够自动生成唯一地址的设备的实施例的传感器提供了一些优势。例如，可以组合不同制造商的多个设备，而无需针对每个单独设置进行定制。此外，不同的应用可使用不同数量的传感器，而无需预先知道传感器的数量。与在生产期间将传感器的唯一地址编程到传感器中的方法不同，可以节省用于记帐目的和利用各个地址维护数据库的大量管理开销。
图10示出了用于感测物理量的传感器1000的实施例。如前所讨论的，传感器包括用于单线数字总线1100的设备1010的实施例，以使传感器能够经由总线1100进行通信，并且可选地经由总线1100将描述所感测物理量的传感器数据发送到ECU或任意其他设备。传感器还包括用于测量物理量的感测电路装置1020。传感器的一些实施例可组成角度传感器、电流传感器、压力传感器或磁传感器。然而，进一步的实施例可类似包括测量任何其他感兴趣的物理量的电路装置。
与先前详细的示例和附图中的一个或多个一起提及和描述的方面和特征也可以与一个或多个其他示例组合，以替换另一示例的类似特征，或者为了向另一示例另外引入该特征。
示例还可以是或者涉及当计算机程序在计算机或处理器上执行时具有用于执行上述一种或多种方法的程序代码的计算机程序。上述各种方法的步骤、操作或处理可由编程计算机或处理器执行。示例还可以涵盖诸如数字数据存储介质的程序存储设备，其是机器、处理器或计算机可读的，并且对机器可执行、处理器可执行或计算机可执行的指令程序进行编码。指令执行或导致执行上述方法的部分或全部动作。程序存储设备可以包括或者例如是数字存储器、磁性存储介质(诸如磁盘和磁带)、硬盘驱动器或可选的光学可读数字数据存储介质。进一步的示例还可包括涵盖被编程以执行上述方法的动作的计算机、处理器或控制单元，或者被编程以执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
说明书和附图仅示出了本公开的原理。此外，本文引用的所有示例主要旨在仅用于说明性目的，以帮助读者理解本公开的原理和发明人为进一步推进本领域而贡献的概念。本文叙述本公开的原理、方面和示例的所有陈述以及其具体示例旨在包括其等价物。
表示为执行特定功能的“用于…的装置”的功能块可指被配置为执行特定功能的电路。因此，“用于…的装置”可实施为“被配置为或适合于…的装置”，诸如被配置为或适合于相应任务的设备或电路。
图中所示各种元件(包括标记为“装置”、“用于提供信号的装置”、“用于生成信号的装置”等的任何功能块)的功能可以专用硬件的形式(诸如“信号提供器”、“信号处理单元”、“处理器”、“控制器”等以及能够执行与适当软件相关的软件的硬件)的形式来实施。当由处理器提供时，功能可由单个专用处理器、单个共享处理器或多个单独的处理器提供，其中一些或全部可以共享。然而，术语“处理器”或“控制器”到目前为止并不限于专门能够执行软件的硬件，而是可以包括数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)和非易失性存储器。也可包括其他常规和/或定制的硬件。
例如，框图可示出实施本公开原理的高级电路图。类似地，流程图、状态转换图、伪代码等可表示各种处理、操作或步骤，例如，这些处理、操作或步骤可基本上在计算机可读介质中表示并由计算机或处理器执行，而不管是否显式地示出这样的计算机或处理器。说明书或权利要求书中公开的方法可通过具有用于执行这些方法的每个动作的装置的设备来实施。
应当理解，说明书或权利要求书中公开的多个动作、处理、操作、步骤或功能的公开不得解释为特定顺序，除非例如由于技术原因而明确或暗示地另外说明。因此，多个动作或功能的公开不将它们限于特定顺序，除非这些动作或功能由于技术原因不能互换。此外，在一些示例中，单个动作、功能、处理、操作或步骤可以包括或者可以分解为多个子动作、子功能、子处理、子操作或子步骤。除非明确排除，否则这种子动作可包括为该单个动作的公开的一部分。
此外，现将以下权利要求并入详细说明书，其中每项权利要求可单独作为一个示例。虽然每项权利要求可单独作为一个示例，但应当注意，尽管从属权利要求可在权利要求中提及与一个或多个其他权利要求的特定组合，但是其他示例也可以包括从属权利要求与彼此从属或独立权利要求的主题的组合。除非声明不打算进行特定组合，否则本文明确提出这种组合。另外，将一项权利要求的所有特征包括至任何其他独立权利要求，即使该权利要求不直接从属于该独立权利要求。

Claims (23)

1.一种用于单线数字总线(102)的设备(100)，包括：
用于所述总线的接口(104)，被配置为
接收对地址进行仲裁的请求；并且
在接收到对地址进行仲裁的所述请求时在所述总线(102)上发送设备特定数据；以及
控制电路(106)，被配置为
确定是否有又一设备在所述总线(102)上发送设备特定数据，并且
如果没有又一设备在所述总线(102)上发送设备特定数据，则使用经仲裁的所述地址。
2.根据权利要求1所述的设备(100)，其中对地址进行仲裁的所述请求包括待仲裁的所述地址。
3.根据权利要求1所述的设备(100)，其中所述地址作为所述设备特定数据被发送。
4.根据权利要求1至3中任一项所述的设备(100)，还包括：
随机数发生器，被配置为生成所述设备特定数据。
5.根据权利要求1至4中任一项所述的设备(100)，其中所述接口(104)被配置为在所述总线(102)上顺序地以位的序列发送所述设备特定数据。
6.根据权利要求5所述的设备(100)，其中所述接口(104)被配置为：如果所述总线上的信号对应于预定电平，则终止发送。
7.根据权利要求5或6所述的设备(100)，其中所述控制电路(106)被配置为：如果在所述总线上发送所述序列的最后一位并且如果所述总线上的信号对应于所述最后一位，则没有又一设备在所述总线上发送设备特定数据。
8.根据权利要求1至4中任一项所述的设备(100)，其中所述接口(104)被配置为：通过在对应于所述设备特定数据的时间段内访问所述总线来发送所述设备特定数据。
9.根据权利要求8所述的设备(100)，其中所述接口(104)被配置为在所述时间段内从所述总线吸取预定电流。
10.根据权利要求8或9所述的设备(100)，还包括比较器，被配置为将所述总线上的信号电平与预定阈值进行比较，并且如果所述信号电平高于所述预定阈值则确定没有又一设备在所述总线上递送所述设备特定数据。
11.一种用于单线数字总线(702)的设备(700a、700b、700c)，包括：
用于所述总线的接口(704a、704b、704c)，被配置为接收对地址进行仲裁的请求；以及
模拟输出接口(730a、730b、730c)，被配置为使用模拟信号发送地址。
12.根据权利要求11所述的设备(700a、700b、700c)，其中所述模拟输出接口被配置为将输出信号的信号电平设置为与所述地址相对应的最大信号电平的一部分。
13.根据前述权利要求中任一项所述的设备(700a、700b、700c)，还包括：
感测电路，被配置为感测物理量。
14.一种用于单线数字总线的主设备(208)，包括：
接口(212)，被配置为在所述总线上为设备发送对地址进行仲裁的请求；并且在发送所述请求之后接收仲裁的完成确认。
15.根据权利要求14所述的主设备(208)，其中所述接口被配置为将待仲裁的所述地址包括在对地址进行仲裁的所述请求中。
16.根据权利要求14所述的主设备(208)，其中所述完成确认包括所述地址。
17.一种用于感测物理量的传感器，所述传感器包括：
根据权利要求1至12中任一项所述的设备。
18.根据权利要求17所述的传感器，其中所述传感器是角度传感器、电流传感器、压力传感器和磁传感器中的一种。
19.一种在单线数字总线上向多个设备分配地址的方法(800)，包括：
接收对地址进行仲裁的请求(802)；
在所述总线上发送设备特定数据(804)；
确定是否有又一设备在所述总线上发送设备特定数据(806)；以及
如果没有又一设备在所述总线上发送设备特定数据，则使用经仲裁的所述地址(808)。
20.根据权利要求19所述的方法(800)，其中所述请求包括待仲裁的所述地址。
21.根据权利要求19所述的方法(800)，其中所述设备特定数据是所述地址。
22.根据权利要求19至21中任一项所述的方法(800)，还包括：
使用随机数发生器生成所述设备特定数据。
23.一种在单线数字总线上向多个设备分配地址的方法(900)，包括：
经由所述总线接收对地址进行仲裁的请求(902)；以及
经由模拟线发送地址(904)。
CN202011124603.4A 2019-10-23 2020-10-20 用于单线数字总线的设备、主设备、传感器以及相应方法 Pending CN112702246A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019128651.4 2019-10-23
DE102019128651.4A DE102019128651A1 (de) 2019-10-23 2019-10-23 Vorrichtung für einen digitalen Eindraht-Bus, Master-Vorrichtung, Sensor und Verfahren zum Zuweisen von Adressen an mehrere Vorrichtungen auf einem digitalen Eindraht-Bus

Publications (1)

Publication Number Publication Date
CN112702246A true CN112702246A (zh) 2021-04-23

Family

ID=75379360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011124603.4A Pending CN112702246A (zh) 2019-10-23 2020-10-20 用于单线数字总线的设备、主设备、传感器以及相应方法

Country Status (4)

Country Link
US (1) US11720505B2 (zh)
KR (1) KR102635214B1 (zh)
CN (1) CN112702246A (zh)
DE (1) DE102019128651A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022125768A1 (en) 2020-12-11 2022-06-16 Skyworks Solutions, Inc. Enumeration of peripheral devices on a serial communication bus
EP4099175B1 (en) * 2021-06-02 2023-12-13 Infineon Technologies AG Adaptive host bus power control
CN113971144B (zh) * 2021-10-27 2024-04-16 合肥学院 一种用于多处理器优先级仲裁的动态混合彩票方法
US11886370B2 (en) * 2022-05-13 2024-01-30 Advanced Micro Devices, Inc. Sharing package pins in a multi-chip module (MCM)
US20240037057A1 (en) * 2022-07-29 2024-02-01 Semiconductor Components Industries, Llc Addressing multiphase power stage modules for power state and thermal management

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019900A1 (en) * 2000-07-27 2002-02-14 Kim Jin-Soo Bus system and data transfer method therefor
US7076586B1 (en) * 2000-10-06 2006-07-11 Broadcom Corporation Default bus grant to a bus agent
CN201083993Y (zh) * 2007-09-25 2008-07-09 上海海尔集成电路有限公司 一种微控制器
US20090157929A1 (en) * 2007-12-18 2009-06-18 Freescale Semiconductor, Inc. Data arbitration on a bus to determine an extreme value
CN101529820A (zh) * 2006-11-03 2009-09-09 索尤若驱动有限及两合公司 用于总线仲裁的方法和装置、变频器和加工设备
CN102413194A (zh) * 2010-09-20 2012-04-11 中国电信股份有限公司 节点设备、网络接入设备、地址冲突处理方法和系统
CN104346303A (zh) * 2013-08-08 2015-02-11 中兴通讯股份有限公司 一种总线仲裁方法及装置
CN104516851A (zh) * 2014-12-31 2015-04-15 福州瑞芯微电子有限公司 一种rs485从设备地址分配的系统和方法
US20160179663A1 (en) * 2014-12-17 2016-06-23 Schneider Electric It Corporation Systems and methods for generating a unique device id
CN106874237A (zh) * 2017-03-08 2017-06-20 上海冉能自动化科技有限公司 基于二总线的数据同步方法及系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584540A (en) * 1985-05-20 1986-04-22 Rockwell International Corporation Digital direct modulator with type of modulation selection
US4730251A (en) * 1985-10-28 1988-03-08 International Business Machines Corporation Automatic I/O address assignment
US5241661A (en) * 1987-03-27 1993-08-31 International Business Machines Corporation DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter
WO1996011440A1 (en) * 1994-10-06 1996-04-18 Virc, Inc. Shared memory system
DE19713240C2 (de) 1997-03-29 1999-01-28 Endress Hauser Gmbh Co Verfahren zur automatischen Adressenvergabe in einem CAN-Netz
US7676342B2 (en) 2004-12-23 2010-03-09 Asml Netherlands B.V. Sensor assembly, digital serial bus and protocol, sensor network, and lithographic apparatus and system
US8700747B2 (en) 2011-04-19 2014-04-15 Schneider Electric It Corporation System and method for automatically addressing devices in a multi-drop network
US8990465B2 (en) 2012-12-09 2015-03-24 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Device presence detection using a single channel of a bus
TWI481245B (zh) 2012-12-19 2015-04-11 Motech Ind Inc 通訊網路的子裝置的位址設定方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019900A1 (en) * 2000-07-27 2002-02-14 Kim Jin-Soo Bus system and data transfer method therefor
US7076586B1 (en) * 2000-10-06 2006-07-11 Broadcom Corporation Default bus grant to a bus agent
CN101529820A (zh) * 2006-11-03 2009-09-09 索尤若驱动有限及两合公司 用于总线仲裁的方法和装置、变频器和加工设备
CN201083993Y (zh) * 2007-09-25 2008-07-09 上海海尔集成电路有限公司 一种微控制器
US20090157929A1 (en) * 2007-12-18 2009-06-18 Freescale Semiconductor, Inc. Data arbitration on a bus to determine an extreme value
CN102413194A (zh) * 2010-09-20 2012-04-11 中国电信股份有限公司 节点设备、网络接入设备、地址冲突处理方法和系统
CN104346303A (zh) * 2013-08-08 2015-02-11 中兴通讯股份有限公司 一种总线仲裁方法及装置
US20160179663A1 (en) * 2014-12-17 2016-06-23 Schneider Electric It Corporation Systems and methods for generating a unique device id
CN104516851A (zh) * 2014-12-31 2015-04-15 福州瑞芯微电子有限公司 一种rs485从设备地址分配的系统和方法
CN106874237A (zh) * 2017-03-08 2017-06-20 上海冉能自动化科技有限公司 基于二总线的数据同步方法及系统

Also Published As

Publication number Publication date
US11720505B2 (en) 2023-08-08
DE102019128651A1 (de) 2021-04-29
KR20210048997A (ko) 2021-05-04
KR102635214B1 (ko) 2024-02-13
US20210124696A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
CN112702246A (zh) 用于单线数字总线的设备、主设备、传感器以及相应方法
RU2628124C2 (ru) Система памяти
CN100566276C (zh) FlexRay通信组件
US8631179B1 (en) System and method for automatically assigning bus addresses to slave devices
KR910001791B1 (ko) 동기식 버스를 갖고 있는 컴퓨터 시스템용 버스 제어 장치 및 이의 방법
US11425101B2 (en) System, apparatus and method for tunneling and/or multiplexing via a multi-drop interconnect
CN101283548B (zh) 在FlexRay通信组件和FlexRay用户之间的用户接口和用于通过这种接口传输消息的方法
TWI671638B (zh) 匯流排系統
JP2009535677A (ja) Ｉ２ｃクロックの生成方法及びシステム
CN103416035A (zh) 具有can总线模块及自动速度检测的微控制器
TW202022628A (zh) 匯流排系統
US9940276B2 (en) PLC system having a plurality of CPU modules and control method thereof
KR20160047484A (ko) 주변 장치들로부터 하나의 와이어로의 irq 라인들의 수를 최소화하는 방법
KR910001788B1 (ko) 다중 프로세서 시스템용 메세지 전송 인터럽팅 장치 및 이의 실행방법
CN116566761B (zh) Spi双主机共享仲裁系统及方法
TWI715283B (zh) 具備擴充外部裝置功能的橋接晶片以及擴充方法
KR20100058596A (ko) 데이터, 어드레스, 및 제어 동작들을 위한 개선된 단일 노드 프로토콜
CN115589398A (zh) I2c地址分配方法及计算设备
CN113923073B (zh) Can总线分配id的方法及can总线系统
JP2009519524A (ja) データ伝送バスにアクセスする方法、対応する装置およびシステム
CN116569523A (zh) 用于以太网网络中传感器和控制设备的动态配置方法
US7003609B2 (en) Method and apparatus of allocating minimum and maximum bandwidths on a bus-based communication system with redundant communication circuits
ES2349340T3 (es) Módulos de comunicaciones.
US6968406B2 (en) System and method for arbitrating access between common access requests on a bus
CN117215977B (zh) 一种i3c集线器及中断仲裁数字实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination