ES2349340T3 - Módulos de comunicaciones. - Google Patents

Abstract

Módulo de comunicaciones para la conexión de un bus en serie (3), el cual transmite datos en forma de paquetes a una pluralidad de buses del sistema (5) de una puerta de enlace (1) de un multiprocesador, los cuales transmiten datos en forma de palabras de datos, donde el módulo de comunicaciones (2) presenta: (a) una unidad de protocolo de comunicaciones (2c), conectada al bus en serie (3), para la conversión entre los paquetes de datos (DP) y los mensajes (MSG), los cuales, respectivamente, se componen de una pluralidad de palabras de datos (DW); (b) una unidad de transferencia de mensajes (2d) para la transferencia de mensajes (MSG) entre al menos una memoria de mensajes (2e) y una unidad de protocolo de comunicaciones (2c), así como memorias búfer (2f, 2g); (c) una pluralidad de unidades de interfaz (2a, 2b), las cuales se encuentran conectadas, respectivamente, a un bus del sistema asociado (5-1, 5-2) de la puerta de enlace (1) del multiprocesador, donde cada unidad de interfaz (2a, 2b) se encuentra conectada por lo menos a una memoria búfer (2f, 2g) asociada, la cual almacena temporalmente un mensaje (MSG); (d) donde tiene lugar una transmisión de palabras de datos (DW) mediante la pluralidad de buses del sistema (5-1, 5-2) de la puerta de enlace (1) del multiprocesador, y sus unidades de interfaz (2a, 2b) asociadas desde y hacia las memoria búfer (2f, 2g) de las unidades de interfaz (2a, 2b), en forma simultánea y sin tiempo de espera; (e) donde cada bus del sistema (5-1, 5-2) presenta un maestro asociado del bus del sistema (4-1, 4-2).

Description

La presente invención hace referencia a un módulo de comunicaciones para la

5 conexión de un bus en serie, en particular a un módulo de comunicaciones para una puerta de enlace, a la que se encuentra conectada una pluralidad de buses de campo en serie.

La conexión en red de aparatos de control, sensores y actuadores con la ayuda de una red, así como de un sistema de comunicaciones, compuesto por un enlace de 10 comunicaciones, en particular de un bus, y módulos de comunicaciones correspondientes, se ha incrementado drásticamente en los últimos años en la construcción de vehículos modernos o también en la construcción de máquinas, en particular dentro del área de las máquinas herramientas, así como también en la automatización. De este modo, pueden obtenerse efectos sinérgicos a través de la 15 distribución de funciones en una pluralidad de participantes, en particular en aparatos de control. Se hace referencia, en este caso, a sistemas distribuidos. Dichos sistemas distribuidos o redes, se componen de participantes y de sistemas bus que unen a los participantes, o de una pluralidad de sistemas bus. Las comunicaciones entre diferentes estaciones, así como participantes, tiene lugar cada vez más mediante un 20 sistema de comunicaciones semejante, un sistema bus o una red, mediante los cuales son transferidos en mensajes los datos a ser transmitidos. Este tráfico de comunicaciones en el sistema bus, los mecanismos de acceso y de recepción, así como el tratamiento de errores, son reglados mediante un protocolo correspondiente, donde la denominación del respectivo protocolo es utilizado con frecuencia, y aquí

25 también, como sinónimo para la red, así como para el sistema bus en sí mismo. Por ejemplo, dentro del área de los automóviles se ha establecido el bus CAN (Controller Area Network). Éste es un protocolo controlado por eventos, es decir, actividades del protocolo, como el envío de un mensaje, son iniciadas a través de eventos originados fuera del sistema de comunicaciones. Es posibilitado el acceso

30 unívoco al sistema de comunicaciones, así como al sistema bus, mediante un arbitraje de bits basado en prioridades. Para ello, es condición que sea asignada una prioridad a los datos a ser transmitidos, con ello, a cada mensaje. El protocolo CAN es muy flexible; es posible la incorporación de participantes y mensajes adicionales sin dificultad alguna, siempre que aún haya prioridades libres (Message Identifier – identificador de mensaje). La agrupación de todos los mensajes con prioridades a ser enviados en la red y sus participantes emisores, así como receptores, así como los

5 módulos de comunicaciones correspondientes, son distribuidos en una lista, en la así llamada matriz de comunicaciones.

Un enfoque alternativo para una comunicación espontánea, programada mediante eventos, es el modelo controlado exclusivamente mediante tiempo. Todas las actividades de comunicaciones en el bus son estrictamente periódicas. Las

10 actividades del protocolo, como el envío de un mensaje, sólo son activadas a través de la actualización de un tiempo válido para el sistema bus en su globalidad. El acceso a este medio se basa en la asignación de ranuras de tiempo, en las cuales un emisor tiene el derecho de envío exclusivo. De este modo, puede ser ya establecida la secuencia de mensajes, por lo general, antes de la puesta en servicio. Se elabora un

15 esquema de tiempos, por tanto, que satisfaga los requisitos de los mensajes con respecto a la frecuencia de repetición, la redundancia, los tiempos límite, etc. Se hace referencia a la así llamada programación de tiempos de bus. Un sistema bus semejante es, por ejemplo, el TTP/C. Una combinación de las ventajas de ambas clases de buses mencionadas,

20 tiene lugar en el modelo de solución del CAN controlado por tiempo, del así llamado TTCAN (Time Triggered Controller Area Network). Éste satisface los requisitos antes esbozados de acuerdo a las comunicaciones programadas por tiempo, así como los requisitos de acuerdo a un cierto grado de flexibilidad. El TTCAN cumple con estos requisitos a través de la estructuración de la circulación de las comunicaciones

25 en las así llamadas ventanas de tiempo exclusivas para mensajes periódicos de determinados participantes de las comunicaciones y en las así llamadas ventanas de tiempo de arbitraje para mensajes espontáneos de una pluralidad de participantes de las comunicaciones. TTCAN se basa, fundamentalmente, en comunicaciones periódicas, programada por tiempo, la cual es sincronizada mediante un participante

30 que indica el tiempo principal, así como un módulo de comunicaciones, el así llamado maestro de tiempo, con la ayuda de un mensaje de tiempo de referencia.

-3El protocolo FlexRay brinda otra posibilidad para unir diferentes formas de transmisión, a través del cual es descrito un sistema de bus rápido, determinístico y tolerante a errores, en particular para ser empleado en un vehículo. Este protocolo opera de acuerdo al método del Time-Division-Multiple-Access -acceso múltiple 5 por división de tiempo -(TDMA), donde a los participantes, así como a los mensajes a ser transmitidos, les es asignada una ranura de tiempo fija, dentro de la cual tienen acceso exclusivo al enlace de comunicaciones del bus. Las ranuras de tiempo se repiten en un ciclo fijo, de modo que puede ser predicho exactamente el instante en el cual un mensaje es transmitido mediante el bus, y el acceso al bus tiene lugar 10 determinísticamente. Para aprovechar de forma óptima el ancho de banda para la transmisión del mensaje en el sistema bus, el ciclo es subdividido en una parte estática y una parte dinámica. Las ranuras de tiempo fijas se encuentran en la parte estática al inicio de un ciclo del bus. En la parte dinámica se encuentran adjudicadas dinámicamente las ranuras de tiempo. De este modo, se posibilita entonces el acceso 15 exclusivo al bus respectivamente sólo por un breve período de tiempo. Si no tiene lugar un acceso, el acceso es liberado para el próximo participante. Este lapso de tiempo es denominado como minislot (miniranura de tiempo), en el cual se espera el acceso del primer participante. La solicitud US 2006/0041705 revela una unidad de arbitraje para el arbitraje 20 de las comunicaciones entre diferentes micro procesadores. Tal como recién se ha representado, existe una variedad de diferentes tecnologías de transmisión y, asimismo, clases de sistemas bus o redes. Con frecuencia, deben ser unidos varios sistemas bus de la misma o de diferente clase. Para ello es útil una unidad de la interfaz del bus, una así llamada puerta de enlace. 25 De este modo, una puerta de enlace es una interfaz entre diferentes buses que pueden ser de la misma o de distinta clase, donde la puerta de enlace transfiere mensajes desde un bus a otros o a una pluralidad de buses. Las puertas de enlace conocidas se componen de una pluralidad de módulos de comunicaciones independientes, donde el intercambio de mensajes tiene lugar mediante la interfaz del procesador (CPU 30 Interface) del respectivo participante, así como de los módulos de comunicaciones correspondientes del respectivo módulo de comunicaciones. De este modo, la interfaz de este procesador, a través de este intercambio de datos, es cargada en gran

medida en forma adicional, con respecto al participante mismo y en relación a los mensajes a ser transmitidos, debido a lo cual resulta, en conjunto con la estructura de transmisión de allí resultante, una velocidad de transmisión relativamente reducida. Asimismo, existen controladores de comunicaciones o módulos de comunicaciones 5 que se dividen en una memoria de mensajes común, en la así llamada memoria de mensajes, así como Message-RAM, para así compensar las desventajas de la estructura. Sin embargo, módulos de comunicaciones integrados semejantes son muy flexibles en cuanto a la transmisión de datos y, particularmente, se encuentran especificados para una determinada cantidad de conexiones del bus y, por lo general,

10 para el mismo sistema bus. La figura 1 muestra un módulo de comunicaciones tradicional, así como un controlador de comunicaciones CC para una puerta de enlace tradicional, tal como se representa en la figura 2. El módulo de comunicaciones CC presenta una interfaz para un bus periférico interno, así como un bus del sistema de la puerta de enlace, y

15 una interfaz adicional para un bus en serie externo. El bus del sistema comprende una dirección del bus, un bus de datos, un bus de control, y sirve para la transmisión interna de datos dentro de la puerta de enlace. Junto al módulo de comunicaciones, al bus del sistema se encuentran conectadas una CPU anfitriona con una memoria de mensajes RAM, así como una unidad de la puerta de enlace. La CPU anfitriona sirve

20 para el procesamiento interno de datos y la unidad de la puerta de enlace controla la transferencia interna de datos desde un módulo de comunicaciones CC hacia otro módulo de comunicaciones CC. Los módulos de comunicaciones CC se comunican con la unidad de la puerta de enlace conforme al principio de maestro / esclavo, donde los módulos de comunicaciones representan unidades esclavas y las CPU

25 anfitrionas y las unidades de la puerta de enlace forman unidades maestras. Tal como puede observarse en la figura 1, la interfaz interna del módulo de comunicaciones CC, con respecto al bus del sistema, es formada por una interfaz de dos capas, es decir, por una interfaz cliente y una interfaz genérica. La interfaz cliente une el bus del sistema a la interfaz genérica, donde la interfaz cliente es

30 producida específicamente y es fácilmente intercambiable. La interfaz genérica puede ser conectada a una gran cantidad de buses del sistema específicos del cliente mediante la interfaz cliente. El módulo de comunicaciones CC, de acuerdo al estado

del arte y tal como se encuentra representado en la figura 1, contiene además una memoria búfer para el almacenamiento temporario de los datos a ser transferidos. Las memorias búfer se encuentran formadas, por ejemplo, por registros de la memoria de mensajes o registros de datos. Asimismo, el módulo de comunicaciones 5 CC contiene una unidad de transferencia de mensajes, así como un gestor de mensajes, para la transferencia de mensajes entre al menos una memoria de mensajes y una unidad de protocolo de comunicaciones. La memoria de mensajes, así como la Message-RAM, sirve como memoria de mensajes y almacena temporalmente los objetos del mensaje a ser transferidos, así como datos de configuración y de 10 información de estatus. La unidad de transferencia de mensajes se ocupa del control del flujo de datos entre todas las memorias búfer, la unidad de protocolo de comunicaciones y la memoria temporal de mensajes. La unidad de protocolo de comunicaciones (PRT) del módulo de comunicaciones CC tradicional, representado en la figura 1, implementa las comunicaciones conforme al protocolo de 15 transferencia de datos utilizado. De este modo, la unidad de protocolo de comunicaciones PRT se encarga de la conversión, así como reasignación, entre el formato de los datos del paquete de datos DP transmitido mediante el bus en serie externo y los mensajes, así como Messages MSG, empleados dentro del módulo de comunicaciones. Los mensajes MSG transmitidos por la unidad de transferencia de 20 mensajes, así como por el gestor de mensajes, se componen al menos de una palabra de datos DW, donde la longitud de la palabra, así como la cantidad de bits de la palabra de datos DW, corresponde, por ejemplo, al ancho del bus del bus de datos interno previsto de la puerta de enlace. Por ejemplo, si el bus del sistema presenta un bus de datos interno con un ancho de 32 bits, la palabra de datos DW comprende, 25 igualmente, 32 bits. Un mensaje, así como Message MSG, puede estar compuesto por una cantidad predeterminada de palabras de datos DW. La capacidad de almacenamiento de una memoria búfer corresponde, por ejemplo, a la extensión del dato de un mensaje, así como de un Message, que comprende una cantidad predeterminada de palabras de datos DW. El arbitraje del flujo de datos es efectuado 30 a través de una unidad de transferencia de mensajes, así como a través de un gestor

de mensajes.

-6La puerta de enlace tradicional, tal como se encuentra representada en la figura 2, contiene una pluralidad de unidades maestras, es decir, la CPU anfitriona y la unidad de la puerta de enlace. Puesto que ambas unidades maestras acceden a los datos dentro de un módulo de comunicaciones CC mediante el mismo bus del 5 sistema, así como mediante bus periférico, y mediante la misma interfaz, puede producirse un conflicto en el instante del acceso. Es posible, por ejemplo, que diferentes unidades maestras requieran acceder simultáneamente a los datos de un módulo de comunicaciones CC mediante su interfaz del bus del sistema. En este caso, una de las unidades maestras, en cuanto al acceso a datos, debe esperar hasta 10 que la otra unidad maestra haya concluido su acceso a datos. En el caso de este acceso a datos puede tratarse de un registro, pero también de una lectura de datos desde la memoria búfer del módulo de comunicaciones CC. Por tanto, es objeto de la presente invención el crear un módulo de comunicaciones para una puerta de enlace, el cual minimice el tiempo de latencia 15 durante un acceso a datos simultáneo entre diferentes unidades maestras. Este objeto se alcanzará, conforme a la invención, a través de un módulo de comunicaciones con las características indicadas en la reivindicación 1. La presente invención crea un módulo de comunicaciones para la conexión de un bus en serie, el cual transmite datos en forma de paquetes a otros varios módulos 20 de comunicaciones y, en forma de palabras de datos, a una pluralidad de buses del sistema de una puerta de enlace de un multiprocesador, donde el módulo de comunicaciones presenta: -una unidad de protocolo de comunicaciones, conectada al bus en serie, para la conversión entre los paquetes de datos y los mensajes, los cuales, 25 respectivamente, se componen de una pluralidad de palabras de datos; -una unidad de transferencia de mensajes para la transferencia de mensajes entre al menos una memoria de mensajes y una unidad de protocolo de comunicaciones, así como memorias búfer; -una pluralidad de unidades de interfaz, las cuales se encuentran conectadas, 30 respectivamente, a un bus del sistema asociado de la puerta de enlace del multiprocesador, donde cada unidad de interfaz se encuentra conectada por lo

-7menos a una memoria búfer asociada, la cual almacena temporalmente un mensaje; -donde tiene lugar una transferencia de palabras de datos mediante la pluralidad de buses del sistema entre la puerta de enlace del multiprocesador, 5 y sus unidades de interfaz asociadas desde y hacia las memoria búfer de las unidades de interfaz, en forma simultánea y sin tiempo de espera; -donde cada bus del sistema presenta un maestro asociado del bus del sistema. En la forma de ejecución del módulo de comunicaciones conforme a la 10 invención el bus en serie es un bus de campo. En una forma de ejecución del módulo de comunicaciones conforme a la invención el bus de campo es formado por un bus CAN (Controller Area Network). En una forma de ejecución alternativa del módulo de comunicaciones conforme a la invención el bus de campo consiste en un bus FlexRay. 15 En otra forma de ejecución del módulo de comunicaciones conforme a la invención el bus de campo es un bus MOST. En otra forma de ejecución alternativa del módulo de comunicaciones conforme a la invención, el bus de campo se encuentra formado por un bus Ethernet. En una forma de ejecución del módulo de comunicaciones conforme a la 20 invención, la unidad de transferencia de mensajes señaliza la recepción del mensaje transmitido mediante un bus del sistema, en forma de palabras, al maestro del bus del sistema del bus del sistema. En otra forma de ejecución alternativa del módulo de comunicaciones conforme a la invención, la unidad de transferencia de mensajes utiliza señales para 25 confirmar al maestro del sistema la recepción de un mensaje a ser transmitido, después de que éste ha solicitado la información. En otra forma de ejecución del módulo de comunicaciones conforme a la invención, un mensaje recibido por el bus del sistema, el cual es almacenado temporalmente en una memoria búfer y es transmitido a la memoria de mensajes por 30 la unidad de transferencia de mensajes, presenta al menos un bit indicador para señalizar un estado listo para ser enviado mediante el bus en serie.

-8La presente invención, asimismo, logra un método para la transferencia bidireccional de datos entre un bus en serie, el cual transmite datos en forma de paquetes, y una pluralidad de buses del sistema de una puerta de enlace de un multiprocesador, donde cada bus del sistema presenta un maestro asociado del bus 5 del sistema, donde los buses del sistema transmiten los datos en forma de palabras, presentando las siguientes etapas: -conversión de los paquetes de datos, los cuales son transmitidos mediante el bus en serie, en mensajes, los cuales presentan una pluralidad de palabras de datos; 10 - almacenamiento temporal de los mensajes en memorias búfer; y -transmisión de palabras de datos mediante la pluralidad de buses del sistema, desde y hacia las memorias búfer en forma simultánea y sin tiempo de espera. A continuación se describen en detalle formas de ejecución preferentes del 15 módulo de comunicaciones conforme a la invención y del método conforme a la invención para la transferencia bidireccional de datos, en referencia a las figuras añadidas para la explicación de las características esenciales de la invención. Las figuras muestran: Figura 1: un módulo de comunicaciones de acuerdo al estado del arte; 20 Figura 2: una puerta de enlace de acuerdo al estado del arte; Figura 3: una puerta de enlace de un multiprocesador, la cual contiene módulos de comunicaciones conforme a la invención; Figura 4: un diagrama en bloques de una forma de ejecución posible del módulo de comunicaciones conforme a la invención; 25 Figura 5: una ampliación en el circuito de un módulo de comunicaciones tradicional, para establecer una compatibilidad con el módulo de comunicaciones conforme a la invención. Tal como puede observarse en la figura 3, una puerta de enlace 1 de un multiprocesador presenta una pluralidad de módulos de comunicaciones 2-i 30 conformes a la invención, los cuales, respectivamente, pueden conectarse a un bus en serie 3-i. Los buses en serie 3-i consisten, a modo de ejemplo, en un bus de campo o en un bus Ethernet. Los datos, en forma de paquetes, son transmitidos mediante los

buses en serie 3-i. Los paquetes de datos DP transmitidos comprenden datos de administración, así como datos Header (de cabecera) y datos útiles, así como datos Payload. La puerta de enlace 1 del multiprocesador presenta una pluralidad de unidades maestras, así como procesadores 4-1, 4-2. Estas unidades maestras pueden 5 encargarse de diferentes funciones. En el ejemplo representado en la figura 3, una unidad maestra se compone de una primera unidad maestra de una unidad de la puerta de enlace 4-1 que controla la transferencia de datos entre diferentes módulos de comunicaciones 2-i conformes a la invención. Otro procesador 4-2 forma parte de una CPU anfitriona para el procesamiento de palabras de datos DW transmitidas 10 internamente. A su vez, la puerta de enlace 1 del multiprocesador presenta una pluralidad de buses del sistema 5-1, 5-2. Cada unidad maestra 4-1, 4-2, preferentemente, tiene uno bus del sistema propio. Cada bus del sistema presenta un bus de control, de dirección y de datos propio. Dentro de la puerta de enlace 1 del multiprocesador son transmitidos los datos en forma de palabras, donde la longitud

15 de la palabra de datos corresponde al ancho del bus del respectivo bus de datos. Los módulos de comunicaciones 2-i conformes a la invención presentan, en una forma de ejecución preferente, una interfaz asociada para cada bus del sistema 5-i.

La figura 4 muestra una forma posible de ejecución del módulo de comunicaciones 2-i conforme a la invención. El módulo de comunicaciones 2 sirve 20 para la conexión de un bus en serie 3 mediante una interfaz, donde el módulo de comunicaciones 2-i presenta otra interfaz separada 2a, 2b para cada bus del sistema 5-i interno de la puerta de enlace 1 del multiprocesador. En la forma de ejecución representada en la figura 4, el módulo de comunicaciones 2-i presenta una primera interfaz 2a para la conexión al bus del sistema 5-1, cuya unidad maestra se encuentra 25 formada por una unidad de la puerta de enlace 4-1. Asimismo, el módulo de comunicaciones 2-i presenta otra interfaz 2b para la conexión al bus del sistema 5-2 de la puerta de enlace 1 del multiprocesador, cuyo bus maestro se encuentra formado por la CPU anfitriona del procesador 4-2. Al bus de datos en serie 3-i externo se encuentra conectada una unidad de protocolo de comunicaciones 2c del módulo de 30 comunicaciones. La unidad de protocolo de comunicaciones 2c lleva a cabo una conversión entre paquetes de datos DP que son transmitidos externamente mediante

el bus de datos en serie 3-i, y mensajes internos, así como Messages MSG, compuestos respectivamente por una o varias palabras de datos DW. El módulo de comunicaciones 2, además, contiene una unidad de transferencia de mensajes, así como un gestor de mensajes 2d para la transferencia de

5 mensajes entre al menos una memoria de mensajes interna, así como Message-RAM 2e y la unidad de protocolo de comunicaciones 2c, así como diferentes memorias búfer 2f, 2g, mediante líneas de datos internas 2a. La capacidad de almacenamiento de una memoria búfer 2f, 2g corresponde, por ejemplo, a la extensión de los datos de un mensaje a ser transmitido, es decir, a una cantidad predeterminada de palabras de

10 datos DW. El módulo de comunicaciones 2-i presenta una pluralidad de unidades de la interfaz 2a, 2b que, respectivamente, se encuentran conectadas a un bus del sistema 5-i asociado de la puerta de enlace 1. De esta manera, cada unidad de la interfaz 2a, 2b se encuentra conectada por lo menos a una memoria búfer 2f, 2g asociada, donde

15 puede ser almacenado temporalmente al menos un mensaje, así como Message. La transferencia de palabras de datos DW mediante los diferentes buses del sistema 5-1, 5-2 y sus unidades de la interfaz 2a, 2b asociadas, desde y hacia las memorias búfer 2f, 2g de las unidades de la interfaz, tiene lugar en un módulo de comunicaciones 2-i al mismo tiempo, sin tiempo de espera.

20 El arbitraje de la transferencia de datos, es decir, el arbitraje de la transferencia de datos hacia las memorias búfer 2f, 2g y hacia la memoria temporal de mensajes 2e, así como Message-RAM, es efectuado a través de la unidad de transferencia de mensajes 2d. En la memoria de mensajes 2e pueden ser almacenados, por ejemplo, 128 mensajes MSG. La unidad de transferencia de

25 mensajes 2d, en una forma de ejecución del módulo de comunicaciones 2, señaliza la recepción del mensaje MSG transmitido mediante un bus del sistema 5-i, en forma de palabras, al maestro del bus del sistema 4-i del bus sistema. En una forma de ejecución alternativa, la unidad de transferencia de mensajes 2d utiliza señales para confirmar al maestro del sistema 4-i la recepción de un mensaje a ser transmitido,

30 después de que éste ha solicitado la información. Para que el registro de datos a través de un bus maestro 4-i, mediante el bus de datos de un bus del sistema 5-i, así como mediante la interfaz asociada, tenga lugar relativamente rápido dentro de una

memoria búfer del módulo de comunicaciones 2, el bus maestro 4-i no debe esperar al acceso de datos. Tal como puede observarse en la figura 4, el arbitraje del módulo de comunicaciones 2-i no tiene lugar en el lado del sistema crítico en cuanto al aspecto de tiempos, es decir, en el lado del bus del sistema 5, sino en el lado 5 periférico levemente crítico en cuanto al aspecto de tiempos, es decir, en el lado del bus de datos en serie 3, a través de la unidad de transferencia de mensajes 2d. En comparación con los módulos de comunicaciones tradicionales, en el módulo de comunicaciones 2 conforme a la invención, el tiempo de espera, en cierto modo, es desplazado desde el lado del sistema hacia el lado periférico. En la forma de 10 ejecución representada en la figura 4, junto con la interfaz 2b específica en cuanto a fabricación y aplicación, es implementada una interfaz de la puerta de enlace 2a. Esta interfaz 2a brinda una posibilidad de acceso al objeto del mensaje, así como al Message-Object, para una unidad de la puerta de enlace 4-1 que opera en forma paralela a la CPU anfitriona del procesador 4-2. La puerta de enlace 4-1, por 15 ejemplo, se encuentra formada por un coprocesador. La puerta de enlace 4-1 tiene acceso a todas las funciones / registros y objetos del mensaje, así como a los Message-Objects que son requeridos para la función de la puerta de enlace, así como para la transferencia de datos entre módulos de comunicaciones. El arbitraje del tráfico de datos entre el procesador y la unidad de la puerta de enlace 4-1 es llevada a

20 cabo por el gestor de mensajes, así como por la unidad de transferencia de mensajes 2d del módulo de comunicaciones 2. En una forma de ejecución del módulo de comunicaciones conforme a la invención, un mensaje recibido por el bus del sistema 5, el cual es almacenado temporalmente en una memoria búfer y es transmitido a la memoria de mensajes 2e

25 por la unidad de transferencia de mensajes 2d, presenta al menos un bit indicador para señalizar un estado listo para ser enviado mediante el bus en serie 3. Durante la recepción de un paquete de datos de mensajes DP, por el bus de campo 3 en serie, a través de la puerta de enlace 1 del multiprocesador, se llevan a cabo las siguientes etapas.

30 En primer lugar, el paquete de datos DP es recibido por la unidad de protocolo de comunicaciones 2c y los datos redundantes, los cuales sirven para la seguridad de la transmisión, son separados a través de la unidad de protocolo de

comunicaciones 2c. Los datos restantes forman un mensaje, así como un Message MSG. La unidad de protocolo de comunicaciones 2c señaliza a la unidad de transferencia de mensajes 2d la recepción de un mensaje. La unidad de transferencia de mensajes 2d, así como el gestor de mensajes 2d, lleva a cabo un arbitraje de la 5 petición de transferencia de datos deseada. Para ello, son solicitados requerimientos adicionales para otras transferencias de datos por parte del gestor de mensajes 2d. En una posible forma de ejecución, en correspondencia con una prioridad predeterminada por el gestor de mensajes 2d, es tomada una decisión con respecto a qué transferencia de datos será llevada a cabo a continuación. Seguidamente, se 10 efectúa una transferencia completa o en forma de palabras de datos, del mensaje completo, así como del Message MSG, desde la unidad de protocolo de comunicaciones 2c hacia la memoria de mensajes 2e. A su vez, el gestor de mensajes, así como la unidad de transferencia de mensajes 2d, señaliza a la unidad maestra, así como al procesador, por ejemplo mediante una señal de interrupción 15 interna, la recepción de un mensaje, así como de un Message. En una etapa siguiente, la unidad maestra, así como el procesador, solicita el mensaje recibido, así como el Message, con un mensaje de petición, así como con un Request. El gestor de mensajes 2d verifica la petición del procesador y arbitra la transferencia de datos. A continuación, el mensaje es transferido en forma de palabras completamente desde la 20 memoria de mensajes 2e hacia el registro de la interfaz, así como hacia la memoria búfer 2f, 2g de la unidad maestra 4 solicitante. Si el mensaje, por ejemplo, es solicitado por la unidad de la puerta de enlace 4-1 como unidad maestra del bus del sistema 5, tiene lugar una transferencia de datos desde la memoria de mensajes 2e en la memoria búfer 2f de la interfaz de la puerta de enlace 2a. Si el mensaje de petición 25 es efectuado a través de la CPU anfitriona del procesador 4-2 como unidad maestra del bus del sistema 5-2, el mensaje es transferido entonces desde la memoria de mensajes 2e a través de la transferencia de mensajes 2d en la memoria búfer 2g de la interfaz cliente 2b. Al finalizar la transferencia interna de datos en la memoria búfer, es leído a continuación el mensaje, así como el Message, a través de la unidad 30 maestra 4 del bus del sistema 5 conectada a ésta, en forma de palabras y mediante el

bus de datos del respectivo bus del sistema 5.

-13 A continuación se describe el envío de un mensaje, así como Message MSG, compuesto por una pluralidad de palabras de datos DW, desde una unidad maestra 4 a un bus en serie 3-i. La unidad maestra 4, por ejemplo, la CPU anfitriona del procesador 4-2, 5 registra en forma de palabras de datos los datos mediante el bus de datos del respectivo bus del sistema 5-i y mediante la interfaz correspondiente en la memoria búfer del módulo de comunicaciones 2. Asimismo, la unidad de transferencia de mensajes 3d señaliza que existe una petición para el registro de un mensaje en la memoria de mensajes 2e. Esta señalización, por ejemplo, puede ser efectuada 10 mediante el empleo de indicadores. Seguidamente, se efectúa el arbitraje de la transferencia interna de datos a través del gestor de datos 2d, donde se controla si existen al mismo tiempo otras peticiones para otra transferencia de datos. Tan pronto como puede ser efectuada la transferencia de datos, es transferido el mensaje almacenado temporalmente en la memoria búfer, en forma de palabras o 15 completamente, desde el registro interno de la interfaz, así como desde la memoria búfer, hacia la memoria de mensajes, así como hacia la Message-RAM. Un mensaje, así como Message, almacenado en la memoria de mensajes, es caracterizado en forma correspondiente para el gestor de datos 2d, por ejemplo, mediante la colocación del indicador correspondiente. En una siguiente etapa, el mensaje a ser 20 transmitido al bus en serie externo en el gestor de datos 2d, es transferido, en forma de palabras o completamente, hacia la unidad de protocolo de comunicaciones 2c. La unidad de protocolo de comunicaciones 2c lleva a cabo una conversión en el formato de los datos del protocolo de transferencia de datos utilizado externamente. Los datos son reunidos en paquetes de datos DP, los cuales, por un lado, despliegan datos 25 Header (de cabecera), así como datos de administración y, por otro lado, datos útiles, así como carga de datos Payload. A su vez, la unidad de protocolo de comunicaciones 2c añade datos redundantes como protección para la transmisión. En una siguiente etapa, los paquetes de datos DP así formados son enviados por la unidad de protocolo de comunicaciones 2c mediante el bus de datos en serie externo

30 3. En el bus de datos en serie externo 3 se encuentran conectados, por ejemplo, actuadores o sensores. El bus de datos en serie externo 3, por ejemplo, puede consistir en un bus CAN (Controller Area Network), un bus FlexRay-Bus, un bus

MOST o un bus LIN. En una forma de ejecución alternativa, el bus de datos en serie externo 3, puede estar formado por un bus Ethernet. La figura 5 muestra un circuito de transmisión, así como un circuito adaptador 6, el cual permite conectar un módulo de comunicaciones CC tradicional

5 conforme a la figura 1, en una puerta de enlace 1 de un micro procesador conforme a la invención, tal como se representa en la figura 3. El circuito adaptador 6 contiene una interfaz de la puerta de enlace 6a y una interfaz cliente 6b. Ambas interfaces 6a, 6b presentan, respectivamente, una memoria búfer asociada 6f, 6g. El arbitraje de la transferencia de datos se realiza a través de un árbitro FSM (Finite State Machine –

10 máquina de estado finito) 6h que lleva a cabo la prioridad correspondiente para la transmisión de datos. El circuito adaptador 6 contiene, además, una interfaz genérica 6i, la cual corresponde a la interfaz genérica del módulo de comunicaciones CC tradicional conforme al estado del arte, tal como se encuentra representado en la figura 1.

15 El circuito adaptador 6 posibilita el empleo compatible de módulos de comunicaciones 2 conformes a la invención, tal como se representa en la figura 4, con módulos de comunicaciones CC tradicionales conformes al estado del arte, tal como se representa en la figura 1. El módulo de comunicaciones 2 conforme a la invención permite el acceso

20 simultáneo a datos de dos módulos de control, así como de unidades maestras 4, a datos que se encuentran almacenados, así como almacenados en forma temporaria en una memoria búfer del módulo de comunicaciones 2. En el caso de un acceso a datos simultáneo, se incrementa, a su vez, el ancho de banda de la transmisión de datos del módulo de comunicaciones 2 conforme a la invención. No se originan ciclos de

25 espera durante el acceso a los datos debido al arbitraje producido a través de la unidad de transferencia de mensajes 2d.

30

Claims (9)

1. Reivindicaciones

   1. Módulo de comunicaciones para la conexión de un bus en serie (3), el cual transmite datos en forma de paquetes a una pluralidad de buses del sistema (5) de una puerta de enlace (1) de un multiprocesador, los cuales transmiten datos en forma de

   5 palabras de datos, donde el módulo de comunicaciones (2) presenta:

   (a) una unidad de protocolo de comunicaciones (2c), conectada al bus en serie (3), para la conversión entre los paquetes de datos (DP) y los mensajes (MSG), los cuales, respectivamente, se componen de una pluralidad de palabras de datos (DW);

   10 (b) una unidad de transferencia de mensajes (2d) para la transferencia de mensajes (MSG) entre al menos una memoria de mensajes (2e) y una unidad de protocolo de comunicaciones (2c), así como memorias búfer (2f, 2g);

   (c) una pluralidad de unidades de interfaz (2a, 2b), las cuales se encuentran conectadas, respectivamente, a un bus del sistema asociado (5-1, 5-2) de la

   15 puerta de enlace (1) del multiprocesador, donde cada unidad de interfaz (2a, 2b) se encuentra conectada por lo menos a una memoria búfer (2f, 2g) asociada, la cual almacena temporalmente un mensaje (MSG);

   (d) donde tiene lugar una transmisión de palabras de datos (DW) mediante la pluralidad de buses del sistema (5-1, 5-2) de la puerta de enlace (1) del

   20 multiprocesador, y sus unidades de interfaz (2a, 2b) asociadas desde y hacia las memoria búfer (2f, 2g) de las unidades de interfaz (2a, 2b), en forma simultánea y sin tiempo de espera;

   (e) donde cada bus del sistema (5-1, 5-2) presenta un maestro asociado del bus del sistema (4-1, 4-2).

   25 2. Módulo de comunicaciones conforme a la reivindicación 1, donde el bus en serie (3) es un bus de campo.
2. 3. Módulo de comunicaciones conforme a la reivindicación 2, donde el bus de campo es un bus CAN (Controller Area Network).
3. 4. Módulo de comunicaciones conforme a la reivindicación 2, donde el bus de 30 campo es un bus FlexRay.

4. 5.

   Módulo de comunicaciones conforme a la reivindicación 2, donde el bus de campo es un bus MOST.

5. 6.

   Módulo de comunicaciones conforme a la reivindicación 2, donde el bus de campo es un bus LIN.

6. 7.

   Módulo de comunicaciones conforme a la reivindicación 1, donde el bus en serie (3) es un bus Ethernet.

   5 8. Módulo de comunicaciones conforme a la reivindicación 1, donde la unidad de transferencia de mensajes (2d) señaliza la recepción del mensaje (MSG) transmitido mediante un bus del sistema (5-1, 5-2) en forma de palabras de datos al maestro del bus del sistema (4-1, 4-2) del bus del sistema.
7. 9. Módulo de comunicaciones conforme a la reivindicación 8, donde la

   10 unidad de transferencia de mensajes utiliza señales para confirmar al maestro del bus del sistema (4-1, 4-2) la recepción de un mensaje a ser transmitido (MSG), después de que éste ha solicitado la información.
8. 10. Módulo de comunicaciones conforme a la reivindicación 1, donde un mensaje recibido por el bus del sistema (5-1, 5-2), el cual es almacenado

   15 temporalmente en una memoria búfer (2f, 2g) y es transmitido a la memoria de mensajes (2e) por la unidad de transferencia de mensajes (2d), presenta al menos un bit indicador para señalizar un estado listo para ser enviado mediante el bus en serie (3).
9. 11. Método para la transmisión bidireccional de datos entre un bus en serie, el

   20 cual transmite datos en forma de paquetes, y una pluralidad de buses del sistema de una puerta de enlace de un multiprocesador, donde cada bus del sistema (5-1, 5-2) presenta un maestro asociado del bus del sistema (4-1, 4-2), donde los buses del sistema transmiten los datos en forma de palabras, presentando las siguientes etapas:

   (a) conversión de los paquetes de datos (DP), los cuales son transmitidos

   25 mediante el bus en serie (3), en mensajes, los cuales presentan una pluralidad de palabras de datos (DW);

   (b)

   almacenamiento temporal de los mensajes en memorias búfer (2f, 2g); y

   (c)

   transmisión de palabras de datos (DW) mediante la pluralidad de buses del

   sistema (5-1, 5-2), desde y hacia las memorias búfer (2f, 2g) en forma 30 simultánea y sin tiempo de espera.

   “Siguen 3 páginas de dibujos”