JP7217770B2 - バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 - Google Patents
バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 Download PDFInfo
- Publication number
- JP7217770B2 JP7217770B2 JP2021069511A JP2021069511A JP7217770B2 JP 7217770 B2 JP7217770 B2 JP 7217770B2 JP 2021069511 A JP2021069511 A JP 2021069511A JP 2021069511 A JP2021069511 A JP 2021069511A JP 7217770 B2 JP7217770 B2 JP 7217770B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- control unit
- data
- unit
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9042—Separate storage for different parts of the packet, e.g. header and payload
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Description
Network、ローカルインタコネクトネットワーク)バスシステムとして構成されてもよく、バス制御ユニットはLINバス制御ユニットである。
100を利用して、バスシステム10を介してデータを伝送する(受信及び/又は送信する)。本発明の主題ではない外部ユニットは、例えば、特に車両の、制御装置(図示せず)の演算ユニットであってもよく、又は、他の装置へのデータ転送のため又は複数の装置間のデータ交換のために設けられたゲートウェイ装置等であってもよい。
上記「M_CAN IPモジュール」に基づいて実現されている。代替的に、他のCANコントローラ110aが利用されてもよい。M_CAN IPモジュールの機能、特にバスインタフェースユニット100a全体の機能は、特に好適に、FPGA(field programmable gate array、プログラム可能な論理モジュール)F1の一部という形態により実現され、その際に、FPGA F1は、ここでは、少なくとも部分的に外部ユニット2000の機能も実現する。このことは、図2では、ユニット100a、2000を囲む符号F1が付いた点線によって示されている。バスインタフェースユニット100aと外部ユニット2000とを同一のFPGA F1に組み込むことによって、ユニット100a、2000間の特に効率が良いデータ伝送の可能性が生まれる。というのは、例えば、FPGA内部のバス又はデータ伝送システムにアクセス出来るからである。製造業者であるアルテラ(Altera)社のFPGAの場合には、例えば、アルテラ(Altera)FPGAの所謂アバロン(Avalon)インタフェースにアクセスすることが可能であり、このアバロンインタフェースによって、同一のFPGA
F1内に配置された複数の構成要素又はユニットの効率の良いデータ接続が可能となる。特に好適に、FPGA F1の場合は、ユニットの100a、2000の構成要素間のデータ接続を確立するために、例えば「Avalon Memory Mapped Interface(Avalon-MM)」という型のインタフェースが利用可能である。
を含んでもよい。更なる別の有利な実施形態において、割り込みコントローラ1228の機能には、外部ユニット2000への割り込み(「割り込み要求」)信号の出力が含まれてもよい。更なる別の有利な実施形態において、CANバス制御ユニット110aの内部の構成要素への直接的なデータ接続1230は、いわゆるボンドアウト(BondOuts)を介して実現されてもよく、即ち、CANバス制御ユニット110aから、又はCANバス制御ユニット110aの機能を実装する装置(ハードウェア、特に、既存のASIC及び/又はIC及び/又はFPGAが考えられる)からの直接的な信号の案内を介して実現されてもよい。更なる別の有利な実施形態において、状態情報のシグナリングのためのデータ接続1232は、例えばシグナリング装置(例えば、発光ダイオードのような視覚警報)に対して又は外部ユニット2000に対して直接的に作用してもよい。
8はそれぞれ64ビットのデータ幅を有し、従って、クロックサイクルごとに、同時に8バイトのデータを送信することが可能である。追加的に、1つ以上の制御線が存在してもよい。
ば、外部ユニット2000から獲得した制御データ及び/又は設定データを、FlexRayバス制御ユニット110b又はレジスタに書き込むために、E-Ray IPモジュールのメモリレジスタ又は設定レジスタにアクセスするよう構成されうる。
能ブロック124bによって表されている。
とが有利である。
Claims (15)
- バスシステムを介したデータ交換のためのバスインタフェースユニットであって、前記バスインタフェースユニットは、
前記バスシステムへの接続のための少なくとも1つのバス制御ユニットであって、
前記バスシステムから受信されたメッセージデータ及び前記バスシステム上で送信される対象のメッセージデータを記憶する第1のメモリと、
前記バスシステムから受信された前記メッセージデータ及び前記バスシステム上で送信される対象の前記メッセージデータとは別のデータである制御データ及び/又は設定データを記憶するレジスタと、を備える、バス制御ユニットと、
前記少なくとも1つのバス制御ユニットに接続された制御ユニットであって、前記制御ユニットは、前記バスシステムから受信された前記メッセージデータを前記第1のメモリから受信する第3のメモリを含み、
前記バス制御ユニットによって前記バスシステムから受信された前記メッセージデータを、前記第3のメモリから、前記バスインタフェースユニットの外部のプロセッサに出力し、前記プロセッサから取得された、前記バスシステム上で送信される対象の前記メッセージデータを前記第1のメモリに出力し、
前記制御データ及び/又は設定データを前記プロセッサから受信し、前記バス制御ユニットのレジスタに直接アクセスし、前記バス制御ユニットの前記レジスタに前記受信された制御データ及び/又は設定データを直接書き込み、前記制御データ及び/又は設定データは、駆動状態間の遷移及び/又は前記少なくとも1つのバス制御ユニットの前記駆動状態の実行を制御及び/又は設定するための前記プロセッサからの命令を含む、制御ユニットと、
を備え、
a.前記バスシステムは、CAN(コントローラエリアネットワーク)バスシステムであり、前記バス制御ユニットは、CANバスコントローラであること、
b.前記バスシステムは、FlexRayバスシステムであり、前記バス制御ユニットは、FlexRayバスコントローラであること、及び
c.前記バスシステムは、LIN(ローカルインタコネクトネットワーク)バスシステムであり、前記バス制御ユニットは、LINバスコントローラであること、
のうちの少なくとも1つを満たし、
前記制御ユニットは、特定用途向け集積回路(ASIC)及びFPGA(field programmable gate array)のうちの1つに実現される、バスインタフェースユニット。 - 前記制御ユニットは、1つ以上のデータセグメントの形態によりデータを前記プロセッサと交換するよう構成される、請求項1に記載のバスインタフェースユニット。
- 前記制御ユニットは、前記バス制御ユニットから、当該バス制御ユニットの駆動状態を特徴付ける情報を受信する第4のメモリを有し、前記制御ユニットは、前記バス制御ユニットの前記駆動状態を特徴付ける前記情報を、前記第4のメモリから前記プロセッサに出力するよう構成される、請求項1又は2に記載のバスインタフェースユニット。
- 前記制御ユニットはハードウェアとして実装される、請求項1から3のいずれか一項に記載のバスインタフェースユニット。
- 前記制御ユニットは、一定の長さのデータセグメントを含む1つ以上のデータセグメントの形態によりデータを前記プロセッサと交換するよう構成される、請求項1に記載のバスインタフェースユニット。
- 前記制御ユニットは、前記受信された制御データ及び/又は設定データを、前記プロセッサの駆動とは独立して前記少なくとも1つのバス制御ユニットに送信する、請求項1に記載のバスインタフェースユニット。
- 前記制御データ及び/又は設定データは、前記少なくとも1つのバス制御ユニットの始動、前記少なくとも1つのバス制御ユニットの停止、及び前記少なくとも1つのバス制御ユニットの駆動状態間の変更のうちの少なくとも1つを開始するための制御命令を含む、請求項1に記載のバスインタフェースユニット。
- 前記制御データ及び/又は設定データは、前記少なくとも1つのバス制御ユニットによる前記バスシステムへのアクセスのタイミング、及び前記制御ユニットと前記プロセッサとの間のデータ経路のうちの少なくとも1つを設定するための設定データを含む、請求項1に記載のバスインタフェースユニット。
- 前記制御ユニットは、第2のバスシステムを介して前記プロセッサと通信する、請求項1に記載のバスインタフェースユニット。
- 前記少なくとも1つのバス制御ユニット及び前記制御ユニットは単一の集積回路に含まれる、請求項1に記載のバスインタフェースユニット。
- 前記制御ユニットは、有限状態機械を含み前記制御データ及び/又は設定データに応答して前記少なくとも1つのバス制御ユニットの前記駆動状態を制御する、請求項1に記載のバスインタフェースユニット。
- バスシステムを介したデータ交換のためのバスインタフェースユニットを駆動する方法であって、前記バスインタフェースユニットは、前記バスシステムへの接続のための少なくとも1つのバス制御ユニットと、前記少なくとも1つのバス制御ユニットに接続された制御ユニットと、を有し、前記方法は、
前記バス制御ユニットによって、前記バスシステムからメッセージデータを受信し、前記バス制御ユニットの第1のメモリによって前記バスシステムから受信された前記メッセージデータを記憶することと、
前記制御ユニットによって、(i)前記バス制御ユニットによって前記バスシステムから受信され、前記バス制御ユニットの前記第1のメモリに記憶された前記メッセージデータ及び/又は当該メッセージデータに由来するデータを、前記バスインタフェースユニットの外部のプロセッサに出力し、(ii)前記プロセッサから獲得されたメッセージデータ及び/又は当該メッセージデータに由来するデータを、前記バスシステム上での送信のために前記バス制御ユニットに出力することと、
前記制御ユニットによって、前記プロセッサからの制御データ及び/又は設定データを受信し、前記制御データ及び/又は設定データは前記プロセッサから取得された前記メッセージデータとは別のデータであり、前記バス制御ユニットのレジスタに直接アクセスし、前記バス制御ユニットの前記レジスタに前記受信された制御データ及び/又は設定データを直接書き込み、駆動状態間の遷移及び/又は前記少なくとも1つのバス制御ユニットの前記駆動状態の実行を前記受信された制御データ及び/又は設定データに応じて制御及び/又は設定することと、を含み、
a.前記バスシステムは、CAN(コントローラエリアネットワーク)バスシステムであり、前記バス制御ユニットは、CANバスコントローラであること、
b.前記バスシステムは、FlexRayバスシステムであり、前記バス制御ユニットは、FlexRayバスコントローラであること、及び
c.前記バスシステムは、LIN(ローカルインタコネクトネットワーク)バスシステムであり、前記バス制御ユニットは、LINバスコントローラであること、
のうちの少なくとも1つを満たし、
前記制御ユニットは、特定用途向け集積回路(ASIC)及びFPGA(field programmable gate array)のうちの1つに実現される、方法。 - 前記制御ユニットは、1つ以上のデータセグメントの形態によりデータを前記プロセッサと交換する、請求項12に記載の方法。
- 前記制御ユニットは、前記バス制御ユニットから、当該バス制御ユニットの駆動状態を特徴付ける情報を受信し、前記バス制御ユニットの前記駆動状態を特徴付ける前記情報を、少なくとも部分的に前記プロセッサに出力し、前記バス制御ユニットの前記駆動状態を特徴付ける前記情報は、前記制御ユニットに一時的に格納される、請求項12又は13に記載の方法。
- 前記制御ユニットは、一定の長さのデータセグメントである1つ以上のデータセグメントの形態によりデータを前記プロセッサと交換する、請求項12から14のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102014207422.3A DE102014207422A1 (de) | 2014-04-17 | 2014-04-17 | Busschnittstelleneinheit und Betriebsverfahren hierfür |
DE102014207422.3 | 2014-04-17 | ||
JP2019191891A JP2020010412A (ja) | 2014-04-17 | 2019-10-21 | バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019191891A Division JP2020010412A (ja) | 2014-04-17 | 2019-10-21 | バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021120872A JP2021120872A (ja) | 2021-08-19 |
JP7217770B2 true JP7217770B2 (ja) | 2023-02-03 |
Family
ID=54249920
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015084389A Pending JP2015208002A (ja) | 2014-04-17 | 2015-04-16 | バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 |
JP2019191891A Pending JP2020010412A (ja) | 2014-04-17 | 2019-10-21 | バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 |
JP2021069511A Active JP7217770B2 (ja) | 2014-04-17 | 2021-04-16 | バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015084389A Pending JP2015208002A (ja) | 2014-04-17 | 2015-04-16 | バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 |
JP2019191891A Pending JP2020010412A (ja) | 2014-04-17 | 2019-10-21 | バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10127180B2 (ja) |
JP (3) | JP2015208002A (ja) |
CN (1) | CN105045739B (ja) |
DE (1) | DE102014207422A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016203307A1 (de) * | 2016-03-01 | 2017-09-07 | Robert Bosch Gmbh | Speicherdirektzugriffssteuereinrichtung für eine einen Arbeitsspeicher aufweisende Recheneinheit |
DE102016221690A1 (de) * | 2016-11-04 | 2018-05-09 | Audi Ag | Verfahren zum Übertragen von Datenpaketen zwischen einem Ethernet und einem Bussystem in einem Kraftfahrzeug sowie Gatewayvorrichtung und Kraftfahrzeug |
CN115599717B (zh) * | 2022-11-15 | 2023-03-10 | 浪潮电子信息产业股份有限公司 | 一种数据搬移方法、装置、设备及介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352201A (ja) | 2005-06-13 | 2006-12-28 | Fujitsu Ten Ltd | 通信変換制御装置 |
JP2011250110A (ja) | 2010-05-26 | 2011-12-08 | Denso Corp | 電子制御装置 |
JP2012099958A (ja) | 2010-10-29 | 2012-05-24 | Auto Network Gijutsu Kenkyusho:Kk | 処理システム、処理装置及び電源制御方法 |
JP2013175906A (ja) | 2012-02-24 | 2013-09-05 | Toyota Motor Corp | 通信装置及び通信方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002359625A (ja) * | 2001-05-31 | 2002-12-13 | Aisin Seiki Co Ltd | コントロールエリアネットワーク |
US7382788B2 (en) * | 2002-12-24 | 2008-06-03 | Applied Micro Circuit Corporation | Method and apparatus for implementing a data frame processing model |
DE102004038210A1 (de) * | 2004-08-05 | 2006-03-16 | Robert Bosch Gmbh | Verfahren zur Speicherung von Botschaften in einem Botschaftsspeicher und Botschaftsspeicher |
DE102004057410B4 (de) * | 2004-11-26 | 2015-11-12 | Robert Bosch Gmbh | Anordnung mit einem Schnittstellenmodul und Schnittstellenmodul |
JP5050653B2 (ja) * | 2007-05-28 | 2012-10-17 | 株式会社デンソー | 電子制御装置 |
US9207661B2 (en) * | 2007-07-20 | 2015-12-08 | GM Global Technology Operations LLC | Dual core architecture of a control module of an engine |
DE102010029346A1 (de) * | 2010-05-27 | 2011-12-01 | Robert Bosch Gmbh | Verfahren zum Verarbeiten von Nachrichten |
CN201813394U (zh) * | 2010-09-26 | 2011-04-27 | 广西工学院 | 基于FlexRay总线的车载网关设备 |
EP2521319B1 (en) * | 2011-05-02 | 2015-10-14 | Robert Bosch GmbH | Controller area network with flexible data-rate |
JP5605338B2 (ja) * | 2011-09-06 | 2014-10-15 | 株式会社デンソー | 通信装置 |
WO2013074897A1 (en) * | 2011-11-16 | 2013-05-23 | Flextronics Ap, Llc | Configurable vehicle console |
-
2014
- 2014-04-17 DE DE102014207422.3A patent/DE102014207422A1/de active Pending
-
2015
- 2015-04-07 US US14/680,855 patent/US10127180B2/en active Active
- 2015-04-16 JP JP2015084389A patent/JP2015208002A/ja active Pending
- 2015-04-16 CN CN201510179748.7A patent/CN105045739B/zh active Active
-
2019
- 2019-10-21 JP JP2019191891A patent/JP2020010412A/ja active Pending
-
2021
- 2021-04-16 JP JP2021069511A patent/JP7217770B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006352201A (ja) | 2005-06-13 | 2006-12-28 | Fujitsu Ten Ltd | 通信変換制御装置 |
JP2011250110A (ja) | 2010-05-26 | 2011-12-08 | Denso Corp | 電子制御装置 |
JP2012099958A (ja) | 2010-10-29 | 2012-05-24 | Auto Network Gijutsu Kenkyusho:Kk | 処理システム、処理装置及び電源制御方法 |
JP2013175906A (ja) | 2012-02-24 | 2013-09-05 | Toyota Motor Corp | 通信装置及び通信方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150301976A1 (en) | 2015-10-22 |
JP2020010412A (ja) | 2020-01-16 |
JP2021120872A (ja) | 2021-08-19 |
CN105045739A (zh) | 2015-11-11 |
JP2015208002A (ja) | 2015-11-19 |
US10127180B2 (en) | 2018-11-13 |
CN105045739B (zh) | 2020-04-14 |
DE102014207422A1 (de) | 2015-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7217770B2 (ja) | バスインタフェースユニット、及び、バスインタフェースユニットの駆動方法 | |
KR101567371B1 (ko) | 프로세서 내로의 지적 재산(ip) 블록들의 통합 | |
US8285903B2 (en) | Requests and data handling in a bus architecture | |
US8775700B2 (en) | Issuing requests to a fabric | |
CN108595353A (zh) | 一种基于PCIe总线的控制数据传输的方法及装置 | |
US8250280B1 (en) | Bus transaction maintenance protocol | |
JP2004318901A (ja) | データ処理モジュール相互間の高速制御およびデータバスシステム | |
JP4903801B2 (ja) | FlexRay通信モジュールとFlexRay加入者装置とを繋ぐ加入者インタフェース、およびFlexRay通信モジュールとFlexRay加入者装置とを繋ぐ加入者インタフェースを経由するメッセージの伝送方法 | |
US10372642B2 (en) | System, apparatus and method for performing distributed arbitration | |
US8832664B2 (en) | Method and apparatus for interconnect tracing and monitoring in a system on chip | |
US8954632B2 (en) | System method for regulating an input/output interface by sampling during a time duration associated with I/O states | |
TWI382313B (zh) | 管理分離匯流排上匯流排代理之間的資料流程的方法和系統 | |
KR101061187B1 (ko) | 버스 시스템 및 그 제어 장치 | |
US20030084226A1 (en) | Data transmission device | |
KR102333544B1 (ko) | 마이크로컴퓨터 시스템용 인터럽트-구동 i/o 중재기 | |
JP5146796B2 (ja) | ホストコントローラ | |
KR20220132333A (ko) | PCIe 인터페이스 장치 및 그 동작 방법 | |
GB2488681A (en) | A method and bus architecture for sending data in a bus architecture from a slave device to master pathways via a bus | |
GB2488680A (en) | A method/architecture for processing requests in a bus architecture that includes at least two master devices an at least one slave device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7217770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |