CN112684326B - 一种芯片测试系统和芯片测试方法 - Google Patents

Abstract

本发明提供了一种芯片测试系统和芯片测试方法，所述芯片测试系统包括第一核心板、第二核心板和底板；所述第一核心板用于对基于FPGA的仿真芯片进行测试，所述第二核心板用于对实体芯片样品进行测试，所述测试底板能够与所述第一核心板和第二核心板分别可拆卸地配合连接，且包括有与前述两个测试过程配合的各功能元件；所述芯片测试方法利用所芯片测试系统来进行。本发明利用同一块底板兼容了不同的测试阶段需求，有效降低了测试成本，简化了测试操作过程。

Description

一种芯片测试系统和芯片测试方法

技术领域

本发明涉及集成电路的仿真测试领域，具体涉及一种芯片测试系统和芯片测试方法。

背景技术

芯片出厂前必须要经过测试，才能保证出厂的芯片功能合乎预定要求。为了降低芯片制造过程中的成本，利用FPGA技术先进行芯片功能仿真测试，根据仿真测试结果再制造出以实体形式存在的芯片，能够保证制作出的芯片性能更接近于预定要求，有效降低芯片测试阶段的废片率。

现有技术中，对芯片进行测试时，对于不同的测试阶段，分别设计一套用于测试的核心板和底板，测试成本高、工作量大；而且在测试阶段切换时，核心板和底板都要更换，操作麻烦。

发明内容

基于上述现状，本发明的主要目的在于提供一种芯片测试系统和芯片测试方法，以有效降低测试成本、简化测试操作过程。

为实现上述目的，本发明采用的技术方案如下：

一种芯片测试系统，包括第一核心板、第二核心板和底板；

所述第一核心板包括基于FPGA的仿真芯片、第一连接模块和第一电源；所述仿真芯片包括数字功能模块以及与所述仿真芯片的数字功能模块对应的数字功能端口；所述第一连接模块包括与所述数字功能端口对应的第一接口；

所述第二核心板包括芯片样品、第二连接模块和第二电源；所述芯片样品包括多个功能模块和功能端口，所述功能模块包括数字功能模块和模拟功能模块，所述功能端口与所述数字功能模块和模拟功能模块对应；所述第二连接模块包括与所述功能端口对应的第二接口；

所述底板包括第三电源、第三连接模块、第四连接模块、MCU、数字矩阵电路、模拟功能测试电路、存储功能测试电路和存储器模块；

所述第三连接模块与所述第一连接模块和所述第二连接模块分别可拆卸地配合连接；

所述第四连接模块与测试所述芯片样品的模拟功能的外部测试设备连接；

所述MCU内置有对仿真芯片和芯片样品的至少一部分功能测试进行控制的测试控制程序，所述MCU还与所述仿真芯片、所述芯片样品通信连接，以接收所述仿真芯片和芯片样品的至少一部分功能测试的测试结果；

所述数字矩阵电路的一端连接到所述MCU，另一端可连接到所述第三连接模块，所述数字矩阵电路包括矩阵节点以及通过所述矩阵节点连接的电路支路，所述矩阵节点各自为一个模拟开关；

所述模拟功能测试电路的一端连接到所述第四连接模块，另一端可连接到所述第三连接模块；

所述存储功能测试电路的一端连接到所述存储器模块，另一端可连接到所述第三连接模块。

可选地，所述第三连接模块包括多个第三接口，所述多个第三接口中的至少一部分接口与所述第一连接模块的第一接口和第二连接模块的第二接口对应，所述第三连接模块通过所述多个第三接口中的至少一部分接口与所述第一核心板的第一连接模块和第二核心板的第二连接模块分别可拆卸地配合连接，且所述第三连接模块中的所述多个第三接口可与多个不同性能规格的芯片样品所在的不同的第二核心板的所有第二接口相对应。

可选地，所述第三连接模块包括多个第三接口；所述数字矩阵电路的一端连接到所述MCU，另一端可连接到所述第三接口中的部分接口；所述模拟功能测试电路的一端连接到所述第四连接模块，另一端可连接到所述第三接口中的部分接口，所述模拟功能测试电路包括至少一条模拟功能测试子电路，在每条所述模拟功能测试子电路上设有第一开关；所述存储功能测试电路的一端连接到所述存储器模块，另一端可连接到所述第三接口中的部分接口，所述存储功能测试电路包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关。

可选地，所述数字矩阵电路的每个矩形节点最多可以连接四条电路支路，所述四条电路支路分别为位于所述矩形节点横向方向两侧的第一横向支路和第二横向支路，以及位于所述矩形节点纵向方向两侧的第一纵向支路和第二纵向支路；

每个所述模拟开关包括第一控制端、第二控制端、第三控制端、第一使能开关、第二使能开关和第三使能开关，每一个所述使能开关均包括第一端口、第二端口和第三端口；

所述第一控制端与所述第一使能开关连接，所述第二控制端与所述第二使能开关连接，所述第三控制端与所述第三使能开关连接；所述第一使能开关的第一端口连接所述模拟开关所在的矩形节点的第一横向支路，所述第一使能开关的第二端口连接所述模拟开关所在的矩形节点的第一纵向支路，所述第一使能开关的第三端口连接所述第二使能开关的第一端口；所述第二使能开关的第二端口连接常闭端，所述第二使能开关的第三端口连接所述第三使能开关的第一端口；所述第三使能开关的第二端口连接所述第二横向支路，所述第三使能开关的第三端口连接所述第二纵向支路；

第一控制端通过控制高电平或者低电平输入使得所述第一使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路，第二控制端通过控制高电平或者低电平输入使得所述第二使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路，第三控制端通过控制高电平或者低电平输入使得所述第三使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路。

可选地，所述数字矩阵电路与所述第三接口中的部分接口连接的一端的具有多条用于实现所述连接的连接支线，每一条所述连接支线上设有第三开关。

可选地，所述第一开关和所述第二开关为排针，所述第三开关为排阻。

可选地，所述第一接口和第二接口为引脚，所述第三接口中的至少一部分为与所述引脚可拆卸连接配合的插口。

本发明还提供了一种芯片测试方法，利用如上所述的一种芯片测试系统进行，包括如下步骤：

S100，将所述第一核心板通过第一连接模块的所述第一接口与所述底板的第三连接模块连接，进行基于FPGA的仿真芯片功能测试；

S200，将所述第一核心板从所述底板上拆下，将所述第二核心板通过所第二连接模块的第二接口与所述底板的第三连接模块连接，进行芯片样品功能测试。

可选地，所述步骤S100具体包括：

S110，将所述第一核心板通过第一连接模块的所述第一接口与所述底板的第三连接模块连接；

S120，将仿真芯片的数字功能模块功能配置程序烧录到所述仿真芯片中，并执行步骤S130和/或S140；

S130，进行仿真芯片的非存储功能的数字功能模块功能测试；

S140，进行仿真芯片的存储功能的数字功能模块功能测试。

可选地，所述步骤S130具体包括：

S131，将仿真芯片的非存储功能的数字功能模块功能测试程序烧录到所述仿真芯片中；

S132，接通所述第一核心板的所述第一电源，使得仿真芯片运行步骤S131中所述的测试程序；

S133，根据预定的测试设计方案，将所述数字矩阵电路与所述第三连接模块连接；接通所述底板的所述第三电源，使得所述MCU根据内置的测试控制程序，控制所述数字矩阵电路内部各模拟开关的开关状态以得到不同的数字功能电路，利用所述不同的数字功能电路测试所述仿真芯片不同的非存储功能的数字功能模块功能；

S134，仿真芯片将所述仿真芯片非存储功能的数字功能模块功能测试结果反馈给MCU；

S135，所述MCU将所述仿真芯片非存储功能的数字功能模块功能测试结果发送到外界计算机供所述计算机记录所述测试结果；

S136，断开所述第一核心板的第一电源和所述底板的第三电源。

可选地，所述存储功能测试电路包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关；所述步骤S140包括：

S141，将仿真芯片的存储功能的数字功能模块功能之一的测试程序烧录到所述仿真芯片中；

S142，接通所述第一核心板的所述第一电源，使得仿真芯片运行步骤S141中所述的测试程序；

S143，根据预定的测试设计方案，将所述存储功能测试电路与所述第三连接模块连接；控制所述存储功能测试电路上各第二开关的开关状态以得到与所述步骤S141中待测功能对应的测试子电路通路，测试所述仿真芯片的待测功能；

S144，仿真芯片将所述步骤S143的测试结果反馈给MCU；

S145，所述MCU将所述步骤S143的测试结果发送到所述计算机，断开所述第二核心板的所述第二电源；S146，重复以上步骤S141-S145，以将仿真芯片的所有存储功能的数字功能模块功能测试完毕。

可选地，所述步骤S200具体包括：

S210，将所述第一核心板从所述底板上拆下，将所述第二核心板通过所述第二连接模块的第二接口与所述底板的第三连接模块连接，并执行步骤S220和/或S230和/或S240；

S220，进行芯片样品的非存储功能的数字功能模块功能测试；

S230，进行芯片样品的存储功能的数字功能模块功能测试；

S240，进行芯片样品的模拟功能测试。

可选地，所述步骤S220具体包括：

S221，将芯片样品的非存储功能的数字功能模块功能测试程序烧录到所述芯片样品中；

S222，接通所述第二核心板的所述第二电源，使得芯片样品运行步骤S221中所述的测试程序；

S223，根据预定的测试设计方案，将所述数字矩阵电路与所述第三连接模块连接；接通所述底板的所述第三电源，使得所述MCU根据内置的测试控制程序，控制所述数字矩阵电路内部各模拟开关的开关状态以得到不同的数字功能电路，利用所述不同的数字功能电路测试所述芯片样品不同的非存储功能的数字功能模块功能；

S224，芯片样品将所述芯片样品非存储功能的数字功能模块功能测试结果反馈给MCU；

S225，所述MCU将所述芯片样品非存储功能的数字功能模块功能测试结果发送到外界计算机供所述计算机记录所述测试结果。

S226，断开所述第二核心板的第二电源和所述底板的第三电源。

可选地，所述存储功能测试电路包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关；所述步骤S230还包括：

S231，将芯片样品的存储功能的数字功能模块功能之一的测试程序烧录到所述芯片样品中；

S232，接通所述第二核心板的所述第二电源，使得芯片样品运行步骤S231中所述的测试程序；

S233，根据预定的测试设计方案，将所述存储功能测试电路与所述第三连接模块连接；控制所述存储功能测试电路上各第二开关的开关状态以得到与所述步骤S231中待测功能对应的测试子电路通路，测试所述芯片样品的待测功能；

S234，芯片样品将所述步骤S233的测试结果反馈给MCU；

S235，所述MCU将发送到所述步骤S233的测试结果所述计算机，断开所述第二核心板的所述第二电源；S236，重复以上步骤S231-S235，以将芯片样品的所有存储功能的数字功能模块功能测试完毕。

可选地，所述模拟功能测试电路包括至少一条模拟功能测试子电路，在每条所述模拟功能测试子电路上设有第一开关；所述步骤S240还包括：

S241，将芯片样品的模拟功能模块之一的测试程序烧录到所述芯片样品中；

S242，接通所述第二核心板的所述第二电源，使得芯片样品运行步骤S241中所述的测试程序；

S243，根据预定的测试设计方案，将所述模拟功能测试电路与所述第三连接模块连接；控制所述模拟功能测试电路上各第一开关的开关状态以得到与所述步骤S241中待测功能对应的测试子电路通路，测试所述芯片样品的待测功能；

S244，人工记录所述芯片样品的模拟功能测试结果；

S245，重复以上步骤S241-S244，以将芯片样品的所有模拟功能模块测试完毕。

本发明提供的芯片测试系统和芯片测试方法，通过提供专门设计的测试底板，以及与底板可拆卸安装的第一核心板和第二核心板，通过第一核心板和底板的配合完成基于FPGA的仿真芯片测试，通过第二核心板和底板的配合完成芯片样品测试，利用同一块底板兼容了不同的测试阶段需求，有效降低了测试成本，简化了测试操作过程。

本发明的其他有益效果，将在具体实施方式中通过具体技术特征和技术方案的介绍来阐述，本领域技术人员通过这些技术特征和技术方案的介绍，应能理解所述技术特征和技术方案带来的有益技术效果。

附图说明

以下将参照附图对本发明的优选实施方式进行描述。图中：

图1为本发明所提供的芯片测试系统的一种优选实施方式的示意图；

图2为本发明所提供的一种优选实施方式的单个矩阵节点方向名称定义图；

图3为本发明所提供的一种优选实施方式的单个矩阵节点电路原理图。

具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分，为了避免混淆本发明的实质，公知的方法、过程、流程、元件并没有详细叙述。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

参见附图1，本发明提供了一种芯片测试系统，一种芯片测试系统，包括第一核心板100、第二核心板200和底板300；

所述第一核心板100包括基于FPGA的仿真芯片、第一连接模块110和第一电源；所述仿真芯片包括数字功能模块以及与所述仿真芯片的数字功能模块对应的数字功能端口；所述第一连接模块包括与所述数字功能端口对应的至少一个第一接口；

所述第二核心板包括芯片样品、第二连接模块120和第二电源；所述芯片样品包括多个功能模块和功能端口，所述功能模块包括数字功能模块和模拟功能模块，所述功能端口与所述数字功能模块和模拟功能模块对应；所述第二连接模块包括与所述功能端口对应的第二接口；

所述底板包括第三电源、第三连接模块310、第四连接模块370、MCU320、数字矩阵电路330、模拟功能测试电路360、存储功能测试电路340和存储器模块350；

所述第三连接模块310与所述第一连接模块110和所述第二连接模块120分别可拆卸地配合连接；

所述第四连接模块370与测试所述芯片样品的模拟功能的外部测试设备连接；

所述MCU320内置有对仿真芯片和芯片样品的至少一部分功能测试进行控制的测试控制程序，所述MCU还与所述仿真芯片、所述芯片样品通信连接，以接收所述仿真芯片和芯片样品的至少一部分功能测试的测试结果；

所述数字矩阵电路330的一端连接到所述MCU320，另一端可连接到所述第三连接模块310，所述数字矩阵电路330包括矩阵节点331以及通过所述矩阵节点331连接的电路支路，所述矩阵节点331各自为一个模拟开关；

所述模拟功能测试电路360的一端连接到所第四连接模块370，另一端可连接到所述第三连接模块310；

所述存储功能测试电路340的一端连接到所述存储器模块350，另一端可连接到所述第三连接模块310。

具体地，本发明的第一核心板用于FPGA（现场可编程门阵列）仿真阶段的测试，这个时候并没有实体芯片被做出来，而是用一个虚拟出来的芯片进行FPGA仿真，仿真芯片内具有至少一个数字功能模块（如USB、LDO等非存储功能模块和SPI、DDR等存储功能模块等等），该阶段测试的主要内容为仿真芯片的各种数字功能测试；在仿真阶段测试成功后，再行制造与前述仿真芯片的各种数字功能模块对应的实体芯片样品，也就是说，待测芯片包括基于FPGA的仿真芯片和实体的芯片样品两类。另外实体芯片样品还具备模拟功能模块（如ADC功能模块、DAC功能模块、运放功能模块、比较器功能模块、Codec功能模块等等），将实体芯片样品放置于第二核心板中，测试芯片样品的各种数字功能以及模拟功能的功能测试。

基于FPGA的仿真芯片除了具有至少一个数字功能模块之外，还包括有至少一个数字功能端口，各数字功能端口与仿真芯片内部的数字功能模块对应，例如，USB功能模块对应USB功能端口，SPI功能模块对应SPI功能端口等。本领域技术人员可以理解地，由于芯片内部可能有极多的数字功能模块，而由于芯片外形尺寸限制、并不能拥有太多的功能端口，所以功能端口可能会存在着功能复用的情况，仿真芯片内部的数字功能模块数量会大于等于仿真芯片的数字功能端口的数量（同理，在下文所述的芯片样品中，芯片样品内部的数字功能模块数量也会大于等于芯片样品的数字功能端口的数量，芯片样品内部的模拟功能模块数量也会大于等于芯片样品的模拟功能端口的数量）。

仿真芯片被虚拟安装在第一核心板内部，第一核心板上有第一连接模块，第一连接模块包括可与仿真芯片的各种数字功能端口对应的第一接口，如与仿真芯片的USB功能端口对应连接的USB接口、与仿真芯片的SPI功能端口对应连接的SPI接口等，基于此，第一连接模块起到了一个转接功能，通过第一连接模块中的第一接口与测试底板的配合，就能实现芯片测试信号在测试底板与仿真芯片之间的传输。

实体的芯片样品被安装在第二核心板内部，第二核心板上有第二连接模块，第二连接模块包括与芯片样品的各种数字功能端口对应连接的第二接口，与第一连接模块相似的，第二连接模块包括的也是如USB接口、LDO接口、SPI接口、DDR接口等等；另外第二接口还包括与芯片的模拟功能模块所连接的模拟功能端口对应连接的接口，比如ADC接口、DAC接口、运放接口、比较器接口、Codec接口等等。与第一连接模块相类似的，第二连接模块也起到了一个转接功能，通过第二连接模块中的第二接口与测试底板的配合，就能实现测试信号在测试底板与仿真芯片之间的传输。

与前述第一、第二连接模块相对应的，在底板上设有第三连接模块，第三连接模块可与所述第一连接模块和所述第二连接模块分别可拆卸地配合连接，将第三连接模块与第一连接模块、第二连接模块对应连接的方式设为可拆卸式地连接，从连接配合方式这一角度，解决同一个测试底板可以兼容配合不同的待测核心板的问题。

第一核心板、第二核心板和底板各自配置相应的电源，由此可实现单独供电控制。

对应上文所述，数字功能模块功能测试包括对USB端口、LDO端口等非存储功能的数字功能模块功能测试，还可包括对SPI端口、DDR端口等存储功能的数字功能模块功能测试。在底板上设置MCU，MCU内置对仿真芯片和芯片样品的部分功能进行测试的测试控制程序，可不依赖于外界计算机来实现对芯片这些功能测试的控制。MCU内置的测试控制程序为仿真芯片和芯片样品的非存储功能的数字功能模块功能测试程序。

在数字功能测试时，无论是对于存储功能的数字功能模块测试、还是对于非存储功能的数字功能模块测试，测试结果均是由仿真芯片和芯片样品自身判断得出的，仿真芯片和芯片样品将数字功能测试结果通过通信连接线路发送给MCU，MCU可再将前述测试结果发送到外界计算机以记录，供技术人员后续参考分析使用。前述在仿真芯片/芯片样品与MCU之间用以传输数字功能测试结果的通信连接线路可以包括仿真芯片/芯片样品上的一个测试结果输出端口、第一核心板/第二核心板上与前述测试结果输出端口对应连接的测试结果输出接口，位于底板上的测试结果传输线路以及位于MCU上的测试结果输入接口，前述测试结果传输线路的一端连接所述测试结果输出接口，一端连接所述测试结果输入接口。

在底板上设置数字矩阵电路，所述数字矩阵电路用于在基于FPGA的仿真芯片的测试阶段，参与仿真芯片的非存储功能的数字功能模块功能测试；所述数字矩阵电路还能够在芯片样品测试阶段，参与芯片样品的非存储功能的数字功能模块功能测试。

在进行FPGA仿真芯片或芯片样品的非存储功能的数字功能模块功能测试时，需要利用数字矩阵电路将MCU和仿真芯片或芯片样品连接起来，连接线路上的主要元件包括MCU、数字矩阵电路、底板的第三连接模块、第一核心板/第二核心板上的非存储功能的数字功能连接接口和仿真芯片/芯片样品的非存储功能的数字功能端口。数字测试信号可在前述连接线路上双向传播。

通过上文所述的连接线路的设置，所述的数字矩阵电路最终连接了待测芯片的所有非存储功能的数字功能模块对应的所有非存储功能的数字功能端口。但测试不同的非存储功能的数字功能模块功能时，并非要让所述数字矩阵电路的每条通路都是开启的，而是需要控制所述数字矩阵电路的部分通路断开，以得到不同的数字功能电路通路，在不同的数字功能电路通路上传输不同性质的信号、检测不同的非存储的数字功能模块功能。因此在所述数字矩阵电路的全部或部分矩阵节点设置模拟开关，MCU通过模拟开关控制经过该矩阵节点的电流能否流通以及流通的方向，可在同一个数字矩阵电路内获得不同的数字功能电路通路，来验证仿真芯片或芯片样品的不同数字功能模块功能。如此，可以通过一个集成的数字矩阵电路来实现多个不同的数字功能电路支路，其中部分数字功能电路支路的部分线路是可相互重合的，相比于对每一个数字功能模块功能测试时，均设置一条单独的数字功能电路，极大简化了数字电路的制作工艺，也显著降低了数字电路布线设计和实施的工作量，测试人员也无需手动连接通讯链路，提高测试效率。另外，本领域技术人员知晓，非存储功能的数字功能模块功能测试信号可能由MCU发出，也可能由待测芯片自身发出，该测试信号可以在待测芯片和MCU之间双向传输。

测试存储功能的数字功能模块功能时，将仿真芯片/芯片样品和底板上的存储器模块通过存储功能测试电路连接起来形成用于测试待测芯片与存储器模块之间的数据传输功能是否正常的连接线路，所述连接线路的主要元件包括底板上的存储器模块、连接线、底板上第三连接模块、第一核心板/第二核心板上的存储功能的数字功能连接接口以及仿真芯片/芯片样品上的存储功能的数字功能端口。存储功能测试信号受到待测芯片内预先烧录的测试程序控制，由待测芯片发出，传输到存储器模块。

在底板上设置模拟功能测试电路，所述模拟功能测试电路用在芯片样品测试阶段，参与芯片样品的模拟功能测试，如测试运放功能、比较器功能、Codec功能等等。所述模拟功能测试电路的一端连接到所述第四连接模块中的相应功能接口且前述第四连接模块中的相应功能接口还外接测试所述芯片样品的模拟功能的外部测试设备，另一端可连接到所述第三连接模块，以间接实现芯片样品与外部测试设备的连接。另外，本领域技术人员知晓，模拟功能测试信号可能由外部测试设备发出，也可能由待测芯片自身发出，模拟功能测试信号可以在待测芯片和外部测试设备之间双向传输。

相比于现有技术中在不同的测试阶段，分别设计一套用于测试的核心板和底板、核心板和核心板之间包括的芯片不同、底板与底板之间所包括的测试硬件不同、且对芯片的测试通常是由外界计算机中的CPU来进行控制的，底板并不能控制测试过程的技术方案，本发明首次提供了包括能够控制测试过程、且能够满足芯片不同测试阶段的测试硬件需求的测试底板，以及与所述测试底板可拆卸式连接的两块测试用核心板在内的测试系统，通过第一核心板和底板的配合完成基于FPGA的仿真芯片性能测试，通过第二核心板和底板的配合完成芯片样品性能测试，利用同一块底板兼容了不同的测试阶段需求，有效降低了测试成本，简化了测试操作过程。

可选地，所述第三连接模块310包括多个第三接口，所述多个第三接口中的至少一部分接口与所述第一连接模块110的第一接口和第二连接模块210的第二接口对应，所述第三连接模块310通过所述多个第三接口中的至少一部分接口与所述第一核心板100的第一连接模块110和第二核心板200的第二连接模块210分别可拆卸地配合连接，且所述第三连接模块310中的所述多个第三接口可与多个不同性能规格的芯片样品所在的不同的第二核心板200的所有第二接口相对应。

具体地，第三连接模块具有多个第三接口，这些第三接口在功能和数量上的设置能够保证与第一连接模块的每个第一接口可以对应连接，还要保证能够与第二连接模块的每个第二接口可以对应连接（当然，由于第三接口也可以功能复用，因此可以有同一个第三接口，既可与第一接口中的一个接口对应连接，又可与第二接口中的一个接口对应连接）。进一步地，本发明的底板不仅可以适用于一枚仿真芯片和以及与该枚仿真芯片对应的芯片样品（即同一组性能规格的芯片）的不同测试阶段的需要，还可以适用于多组不同性能规格的待测芯片，进一步提高了底板的兼容性。在已经了解多组不同性能规格的待测芯片的测试需求后，进行底板设计，使得这块底板的第三连接模块的第三接口能够对应多个不同性能规格的芯片样品所在的不同的第二核心板的所有第二接口，且所述第四连接模块中包括与用于测试所述多个不同性能规格的芯片样品的所有模拟功能的所有外部测试设备连接的第四接口。

另外，第一核心板因为是承载虚拟的仿真芯片，在仿真芯片的功能变化时，仅需要更改配置在仿真芯片内部的功能配置程序，故而第一核心板作为测试硬件来说也是可以通用的。因此，本发明的测试系统在对多组不同性能规格的仿真芯片和芯片样品进行测试时，仅需要更换承载不同性能规格的芯片的第二核心板即可。

可选地，所述第三连接模块310包括多个第三接口；所述数字矩阵电路330的一端连接到所述MCU320，另一端可连接到所述第三接口中的部分接口；所述模拟功能测试电路360的一端连接到所述第四连接模块370，另一端可连接到所述第三接口中的部分接口，所述模拟功能测试电路360包括至少一条模拟功能测试子电路，在每条所述模拟功能测试子电路上设有第一开关；所述存储功能测试电路340的一端连接到所述存储器模块350，另一端可连接到所述第三接口中的部分接口，所述存储功能测试电路340包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关。

具体地，第三连接模块中的多个第三接口从功能上可分为三类，分别为通过第一/第二连接模块的相应接口以与待测芯片的非存储功能的数字功能模块对应的第三接口、通过第一/第二连接模块的相应接口以与待测芯片的存储功能的数字功能模块对应的第三接口，和通过第二连接模块的相应接口以与待测芯片的模拟功能模块对应的第三接口。

进一步地，在测试非存储功能的数字功能模块功能测试时，数字矩阵电路的一端连接到所述MCU，另一端连接到第三接口中的部分接口，即与待测芯片的非存储功能的数字功能模块对应的第三接口。

在测试模拟功能模块功能时，模拟功能测试电路的一端连接到所述第四连接模块，另一端可连接到所述第三接口中的部分接口，即与待测芯片的模拟功能模块对应的第三接口。所述模拟功能测试电路包括至少一条模拟功能测试子电路（模拟功能测试子电路的数量与芯片的待测模拟功能模块数量相对应），在每条所述模拟功能测试子电路上设有第一开关，在测试不同的模拟功能时，接通相应测试子电路上的第一开关、断开其它测试子电路上的第一开关，在第四连接模块中的相应接口接上合适的外部测试设备来进行测试。以测试运放功能为例，在进行运放功能测试时，接通相应测试子电路上的第一开关、断开其它测试子电路上的第一开关，被接通的测试子电路一端连接到的是所述第三接口中的运放功能接口、另一端连接到的是第四连接模块中的运放功能接口，第四连接模块中的运放功能接口连接到外部的运放功能测试设备。运放功能测试设备可发出测试信号，测试信号依次通过运放功能测试设备、第四连接模块中的运放功能接口、运放功能测试子电路、第三连接模块中的运放功能接口、第二核心板上的运放功能接口到达待测芯片样品，技术人员可通过人工观察运放功能测试设备的显示内容（显示的图像或示数等）记录该运放功能测试结果。

测试存储功能的数字功能模块功能时，存储功能测试电路的一端连接到所述存储器模块，另一端可连接到所述第三接口中的部分接口，即与待测芯片的存储功能的数字功能模块对应的第三接口。所述的存储功能测试电路包括至少一条测试子电路（存储功能测试子电路的数量与芯片的待测存储功能的数字功能模块数量相对应），在每条所述测试子电路上设有一个第二开关，在进行不同的存储功能测试时，接通相应测试子电路上的第二开关、断开其它测试子电路上的第二开关，完成相应功能测试。

可选地，参见附图1-3，所述数字矩阵电路330的每个矩形节点331最多可以连接四条电路支路，所述四条电路支路分别为位于所述矩形节点横向方向两侧的第一横向支路1和第二横向支路3，以及位于所述矩形节点纵向方向两侧的第一纵向支路2和第二纵向支路4；每个所述模拟开关包括第一控制端3311、第二控制端3312、第三控制端3313、第一使能开关3314、第二使能开关3315和第三使能开关3316，每一个所述使能开关均包括第一端口、第二端口和第三端口；所述第一控制端3311与所述第一使能开关3314连接，所述第二控制端3312与所述第二使能开关3315连接，所述第三控制端3313与所述第三使能开关3316连接；所述第一使能开关3314的第一端口11连接所述模拟开关所在的矩形节点的第一横向支路1，所述第一使能开关3314的第二端口12连接所述模拟开关所在的矩形节点的第一纵向支路2，所述第一使能开关3314的第三端口13连接所述第二使能开关3315的第一端口14；所述第二使能开关3315的第二端口15连接常闭端，所述第二使能开关3315的第三端口16连接所述第三使能开关3313的第一端口17；所述第三使能开关3316的第二端口18连接所述第二横向支路3，所述第三使能开关3316的第三端口19连接所述第二纵向支路4；第一控制端3311通过控制高电平或者低电平输入使得所述第一使能开关3314的所述第一端口11与所述第二端口12或所述第三端口13之间形成连接通路，第二控制端3312通过控制高电平或者低电平输入使得所述第二使能开关3315的所述第一端口14与所述第二端口15或所述第三端口16之间形成连接通路，第三控制端3313通过控制高电平或者低电平输入使得所述第三使能开关3316的所述第一端口17与所述第二端口18或所述第三端口19之间形成连接通路。

参考下表1矩阵电路切换表的示例，其中H表示高电平控制输入，L表示低电平控制输入，X表示高电平或者低电平输入都可以，O表示电路支路连通，N表示电路支路断开。

第一控制端3311

第二控制端3312

第三控制端3313

第一横向支路1

第一纵向支路2

第二横向支路3

第二纵向支路4

L

H

X

N

N

N

N

H

X

X

O

O

N

N

L

L

H

O

N

O

N

L

L

L

O

N

N

O

通过如上设置，使得每个设置模拟开关的矩形节点处，电流能够沿着该节点最多可延伸出来的四条支路中的任意一条延伸，提高了在所述数字矩阵电路内部获得不同功能的数字电路设计的便宜性。

可选地，所述数字矩阵电路330与所述第三接口中的部分接口连接的一端的具有多条用于实现所述连接的连接支线332，每一条所述连接支线332上设有第三开关。

参见附图1，在待测芯片的非存储功能的数字功能模块较多的情况下，在数字矩阵电路有多个接口与所述第三接口中的部分接口连接时，会有多条实现所述连接的连接支线332，在每一条连接支线332上进一步地设置第三开关，通过第三开关与矩阵节点的模拟开关配合，方便在所述数字矩阵电路上构造出多条不同的测试通路。具体来说，通过控制一个第三开关的开启、其它第三开关的闭合，能够使得信号通过相应的一条连接支线（第一连接支线）进入数字矩阵电路，而后通过模拟开关的不同开闭设置，得到一组不同的测试通路；而后通过控制另一个第三开关的开启、其它第三开关的闭合，能够使得信号通过相应的另一条连接支线（第二连接支线）进入数字矩阵电路（信号的起始点就不同于上文通过第一支进入数字矩阵电路的信号起始点），而后通过模拟开关的不同开闭设置，得到另一组不同的测试通路，保证了能够获得的测试通路数量大于等于待测芯片的非存储功能的数字功能模块的数量，充分满足测试需求。

可选地，所述第一开关和所述第二开关为排针，所述第三开关为排阻。

排针可方便快捷地实现用于测试的存储功能测试子电路、模拟功能测试子电路的通断；而考虑到测试非存储功能的数字功能模块功能时，需要连接的待测接口数量较多，如一个DDR存储模块自身可能就有几十个接口，这种情况下通过排阻的焊接安装定位实现相应存储功能测试子电路的接通、从而可以实施对相应存储功能的数字功能模块的测试，将排阻从预定位置取下则使得前述测试子电路形成断路。

可选地，所述第一接口和第二接口为引脚，所述第三接口中的至少一部分为与所述引脚可拆卸连接配合的插口。

通过如上设置，第一核心板或第二核心板可通过引脚插入底板相应接口的形式实现与底板之间的可拆卸连接。

本发明还提供了一种芯片测试方法，利用如上所述的一种芯片测试系统进行，包括如下步骤：

S100，将所述第一核心板通过第一连接模块的所述第一接口与所述底板的第三连接模块连接，进行基于FPGA的仿真芯片功能测试；

S200，将所述第一核心板从所述底板上拆下，将所述第二核心板通过所第二连接模块的第二接口与所述底板的第三连接模块连接，进行芯片样品功能测试。

可选地，所述步骤S100具体包括：

S110，将所述第一核心板通过第一连接模块的所述第一接口与所述底板的第三连接模块连接；

S120，将仿真芯片的数字功能模块功能配置程序烧录到所述仿真芯片中，并执行步骤S130和/或S140；

S130，进行仿真芯片的非存储功能的数字功能模块功能测试；

S140，进行仿真芯片的存储功能的数字功能模块功能测试。

本领域技术人员可以理解地，上述功能测试步骤不是固定的，步骤序号S130和S140并不起到先后顺序上的限定作用。当对于仿真芯片的非存储功能的数字功能模块功能测试和存储功能的数字功能模块功能测试都要进行时，可以先进行非存储功能的数字功能模块功能测试，再进行存储功能的数字功能模块功能测试；也可以先进行存储功能的数字功能模块功能测试，再进行非存储功能的数字功能模块功能测试。

可选地，所述步骤S130具体包括：

S131，将仿真芯片的非存储功能的数字功能模块功能测试程序烧录到所述仿真芯片中；

S132，接通所述第一核心板的所述第一电源，使得仿真芯片运行步骤S131中所述的测试程序；

S133，根据预定的测试设计方案，将所述数字矩阵电路与所述第三连接模块连接；接通所述底板的所述第三电源，使得所述MCU根据内置的测试控制程序，控制所述数字矩阵电路内部各模拟开关的开关状态以得到不同的数字功能电路，利用所述不同的数字功能电路测试所述仿真芯片不同的非存储功能的数字功能模块功能；

S134，仿真芯片将所述仿真芯片非存储功能的数字功能模块功能测试结果反馈给MCU；

S135，所述MCU将所述仿真芯片非存储功能的数字功能模块功能测试结果发送到外界计算机供所述计算机记录所述测试结果；

S136，断开所述第一核心板的第一电源和所述底板的第三电源。

本领域技术人员可以理解地，在步骤S133中，是按照预定的测试设计方案，将数字矩阵电路与第三连接模块中的部分指定接口连接，这部分指定接口是通过第一/第二连接模块中的相应接口以与待测芯片的待测非存储功能的数字功能模块连接的接口。

可选地，所述存储功能测试电路340包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关，所述步骤S140包括：

S141，将仿真芯片的存储功能的数字功能模块功能之一的测试程序烧录到所述仿真芯片中；

S142，接通所述第一核心板的所述第一电源，使得仿真芯片运行步骤S141中所述的测试程序；

S143，根据预定的测试设计方案，将所述存储功能测试电路与所述第三连接模块连接；控制所述存储功能测试电路上各第二开关的开关状态以得到与所述步骤S141中待测功能对应的测试子电路通路，测试所述仿真芯片的待测功能；

S144，仿真芯片将所述步骤S143的测试结果反馈给MCU；

S145，所述MCU将发送到所述步骤S143的测试结果所述计算机，断开所述第二核心板的所述第二电源；S146，重复以上步骤S141-S145，以将仿真芯片的所有存储功能的数字功能模块功能测试完毕。

本领域技术人员可以理解地，在步骤S143中，是按照预定的测试设计方案，将存储功能测试电路与第三连接模块中的部分指定接口连接，这部分指定接口是通过第一/第二连接模块中的相应接口以与待测芯片的待测存储功能的数字功能模块连接的接口。可选地，所述步骤S200具体包括：

S210，将所述第一核心板从所述底板上拆下，将所述第二核心板通过所述第二连接模块的第二接口与所述底板的第三连接模块连接，并执行步骤S220和/或S230和/或S240；

S220，进行芯片样品的非存储功能的数字功能模块功能测试；

S230，进行芯片样品的存储功能的数字功能模块功能测试；

S240，进行芯片样品的模拟功能测试。

本领域技术人员可以理解地，上述功能测试步骤不是固定的，步骤序号S220、S230和S240并不起到先后顺序上的限定作用。当芯片样品的非存储功能的数字功能模块功能测试、存储功能的数字功能模块功能测试和模拟功能测试都要进行时，可以先进行非存储功能的数字功能模块功能测试，再进行存储功能的数字功能模块功能测试、最后进行模拟功能测试；也可以先进行存储功能的数字功能模块功能测试，再进行非存储功能的数字功能模块功能测试，最后进行模拟功能测试；也可以最先进行模拟功能测试，而后顺序不限地进行非存储功能的数字功能模块功能测试和存储功能的数字功能模块功能测试。

可选地，所述步骤S220具体包括：

S221，将芯片样品的非存储功能的数字功能模块功能测试程序烧录到所述芯片样品中；

S222，接通所述第二核心板的所述第二电源，使得芯片样品运行步骤S122中所述的测试程序；

S223，根据预定的测试设计方案，将所述数字矩阵电路与所述第三连接模块连接；接通所述底板的所述第三电源，使得所述MCU根据内置的测试控制程序，控制所述数字矩阵电路内部各模拟开关的开关状态以得到不同的数字功能电路，利用所述不同的数字功能电路测试所述芯片样品不同的非存储功能的数字功能模块功能；

S224，芯片样品将所述芯片样品非存储功能的数字功能模块功能测试结果反馈给MCU；

S225，所述MCU将所述芯片样品非存储功能的数字功能模块功能测试结果发送到外界计算机供所述计算机记录所述测试结果；

S226，断开所述第二核心板的第二电源和所述底板的第三电源。

本领域技术人员可以理解地，在步骤S223中，是按照预定的测试设计方案，将数字矩阵电路与第三连接模块中的部分指定接口连接，这部分指定接口是通过第一/第二连接模块中的相应接口以与待测芯片的待测非存储功能的数字功能模块连接的接口。

可选地，所述存储功能测试电路340包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关；所述步骤S230还包括：

S231，将芯片样品的存储功能的数字功能模块功能之一的测试程序烧录到所述芯片样品中；

S232，接通所述第二核心板的所述第二电源，使得芯片样品运行步骤S231中所述的测试程序；

S233，根据预定的测试设计方案，将所述存储功能测试电路与所述第三连接模块连接；控制所述存储功能测试电路上各第二开关的开关状态以得到与所述步骤S231中待测功能对应的测试子电路通路，测试所述芯片样品的待测功能；

S234，芯片样品将所述步骤S233的测试结果反馈给MCU；

S235，所述MCU将发送到所述步骤S233的测试结果所述计算机，断开所述第二核心板的所述第二电源；S236，重复以上步骤S231-S235，以将芯片样品的所有存储功能的数字功能模块功能测试完毕。

本领域技术人员可以理解地，在步骤S233中，是按照预定的测试设计方案，将存储功能测试电路与第三连接模块中的部分指定接口连接，这部分指定接口是通过第一/第二连接模块中的相应接口以与待测芯片的待测存储功能的数字功能模块连接的接口。可选地，所述模拟功能测试电路360包括至少一条模拟功能测试子电路，在每条所述模拟功能测试子电路上设有第一开关；所述步骤S240还包括：

S241，将芯片样品的模拟功能模块之一的测试程序烧录到所述芯片样品中；

S242，接通所述第二核心板的所述第二电源，使得芯片样品运行步骤S241中所述的测试程序；

S243，根据预定的测试设计方案，将所述模拟功能测试电路与所述第三连接模块连接；控制所述模拟功能测试电路上各第一开关的开关状态以得到与所述步骤S241中待测功能对应的测试子电路通路，测试所述芯片样品的待测功能；

S244，人工记录所述芯片样品的模拟功能测试结果；S245，重复以上步骤S241-S244，以将芯片样品的所有模拟功能模块测试完毕。

本领域技术人员可以理解地，在步骤S233中，是按照预定的测试设计方案，将模拟功能测试电路与第三连接模块中的部分指定接口连接，这部分指定接口是通过第二连接模块中的相应接口以与待测芯片的待测模拟功能模块连接的接口。本领域的技术人员能够理解的是，在不冲突的前提下，上述各优选方案可以自由地组合、叠加。

应当理解，上述的实施方式仅是示例性的，而非限制性的，在不偏离本发明的基本原理的情况下，本领域的技术人员可以针对上述细节做出的各种明显的或等同的修改或替换，都将包含于本发明的权利要求范围内。

Claims (15)

1.一种芯片测试系统，包括第一核心板、第二核心板和底板；

所述第一核心板包括基于FPGA的仿真芯片、第一连接模块和第一电源；所述仿真芯片包括数字功能模块以及与所述仿真芯片的数字功能模块对应的数字功能端口；所述第一连接模块包括与所述数字功能端口对应的第一接口；

所述第二核心板包括芯片样品、第二连接模块和第二电源；所述芯片样品包括多个功能模块和功能端口，所述功能模块包括数字功能模块和模拟功能模块，所述功能端口与所述数字功能模块和模拟功能模块对应；所述第二连接模块包括与所述功能端口对应的第二接口；

其特征在于，

所述底板包括第三电源、第三连接模块、第四连接模块、MCU、数字矩阵电路、模拟功能测试电路、存储功能测试电路和存储器模块；

所述第三连接模块与所述第一连接模块和所述第二连接模块分别可拆卸地配合连接；

所述第四连接模块与测试所述芯片样品的模拟功能的外部测试设备连接，模拟测试信号由外部测试设备发出，或由芯片样品自身发出，模拟功能测试信号可在芯片样品和外部测试设备之间双向传输；

所述MCU内置有对仿真芯片和芯片样品的至少一部分功能测试进行控制的测试控制程序，所述测试控制程序为仿真芯片和芯片样品的非存储功能的数字功能模块功能测试程序，所述MCU还与所述仿真芯片、所述芯片样品通信连接，以接收所述仿真芯片和芯片样品的至少一部分功能测试的测试结果；

所述数字矩阵电路的一端连接到所述MCU，另一端可连接到所述第三连接模块，所述数字矩阵电路包括矩阵节点以及通过所述矩阵节点连接的电路支路，所述矩阵节点各自为一个模拟开关；

所述模拟功能测试电路的一端连接到所述第四连接模块，另一端可连接到所述第三连接模块；

所述存储功能测试电路的一端连接到所述存储器模块，另一端可连接到所述第三连接模块，所述仿真芯片或芯片样品和存储器模块通过存储功能测试电路连接起来形成用于测试仿真芯片或芯片样品与存储器模块之间的数据传输功能是否正常的连接线路；

通过第一核心板和底板的配合完成基于FPGA的仿真芯片性能测试，通过第二核心板和底板的配合完成芯片样品性能测试，利用同一块底板兼容了不同的测试阶段需求。

2.根据权利要求1所述的芯片测试系统，其特征在于，所述第三连接模块包括多个第三接口，所述多个第三接口中的至少一部分接口与所述第一连接模块的第一接口和第二连接模块的第二接口对应，所述第三连接模块通过所述多个第三接口中的至少一部分接口与所述第一核心板的第一连接模块和第二核心板的第二连接模块分别可拆卸地配合连接，且所述第三连接模块中的所述多个第三接口可与多个不同性能规格的芯片样品所在的不同的第二核心板的所有第二接口相对应。

3.根据权利要求1所述的芯片测试系统，其特征在于，所述第三连接模块包括多个第三接口；所述数字矩阵电路的一端连接到所述MCU，另一端可连接到所述第三接口中的部分接口；所述模拟功能测试电路的一端连接到所述第四连接模块，另一端可连接到所述第三接口中的部分接口，所述模拟功能测试电路包括至少一条模拟功能测试子电路，在每条所述模拟功能测试子电路上设有第一开关；所述存储功能测试电路的一端连接到所述存储器模块，另一端可连接到所述第三接口中的部分接口，所述存储功能测试电路包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关。

4.根据权利要求1-3中任一项所述的芯片测试系统，其特征在于，所述数字矩阵电路的每个矩形节点最多可以连接四条电路支路，所述四条电路支路分别为位于所述矩形节点横向方向两侧的第一横向支路和第二横向支路，以及位于所述矩形节点纵向方向两侧的第一纵向支路和第二纵向支路；

每个所述模拟开关包括第一控制端、第二控制端、第三控制端、第一使能开关、第二使能开关和第三使能开关，每一个所述使能开关均包括第一端口、第二端口和第三端口；

所述第一控制端与所述第一使能开关连接，所述第二控制端与所述第二使能开关连接，所述第三控制端与所述第三使能开关连接；所述第一使能开关的第一端口连接所述模拟开关所在的矩形节点的第一横向支路，所述第一使能开关的第二端口连接所述模拟开关所在的矩形节点的第一纵向支路，所述第一使能开关的第三端口连接所述第二使能开关的第一端口；所述第二使能开关的第二端口连接常闭端，所述第二使能开关的第三端口连接所述第三使能开关的第一端口；所述第三使能开关的第二端口连接所述第二横向支路，所述第三使能开关的第三端口连接所述第二纵向支路；

第一控制端通过控制高电平或者低电平输入使得所述第一使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路，第二控制端通过控制高电平或者低电平输入使得所述第二使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路，第三控制端通过控制高电平或者低电平输入使得所述第三使能开关的所述第一端口与所述第二端口或所述第三端口之间形成连接通路。

5.根据权利要求3所述的芯片测试系统，其特征在于，所述数字矩阵电路与所述第三接口中的部分接口连接的一端的具有多条用于实现所述连接的连接支线，每一条所述连接支线上设有第三开关。

6.根据权利要求5所述的芯片测试系统，其特征在于，所述第一开关和所述第二开关为排针，所述第三开关为排阻。

7.根据权利要求2所述的芯片测试系统，其特征在于，所述第一接口和第二接口为引脚，所述第三接口中的至少一部分为与所述引脚可拆卸连接配合的插口。

8.一种芯片测试方法，其特征在于，利用权利要求1-7中任一项所述的一种芯片测试系统进行，包括如下步骤：

S100，将所述第一核心板通过第一连接模块的所述第一接口与所述底板的第三连接模块连接，进行基于FPGA的仿真芯片功能测试；

S200，将所述第一核心板从所述底板上拆下，将所述第二核心板通过所第二连接模块的第二接口与所述底板的第三连接模块连接，进行芯片样品功能测试。

9.根据权利要求8所述的芯片测试方法，其特征在于，所述步骤S100具体包括：

S110，将所述第一核心板通过第一连接模块的所述第一接口与所述底板的第三连接模块连接；

S120，将仿真芯片的数字功能模块功能配置程序烧录到所述仿真芯片中，并执行步骤S130和/或S140；

S130，进行仿真芯片的非存储功能的数字功能模块功能测试；

S140，进行仿真芯片的存储功能的数字功能模块功能测试。

10.根据权利要求9所述的芯片测试方法，其特征在于，所述步骤S130具体包括：

S131，将仿真芯片的非存储功能的数字功能模块功能测试程序烧录到所述仿真芯片中；

S132，接通所述第一核心板的所述第一电源，使得仿真芯片运行步骤S131中所述的测试程序；

S133，根据预定的测试设计方案，将所述数字矩阵电路与所述第三连接模块连接；接通所述底板的所述第三电源，使得所述MCU根据内置的测试控制程序，控制所述数字矩阵电路内部各模拟开关的开关状态以得到不同的数字功能电路，利用所述不同的数字功能电路测试所述仿真芯片不同的非存储功能的数字功能模块功能；

S134，仿真芯片将所述仿真芯片非存储功能的数字功能模块功能测试结果反馈给MCU；

S135，所述MCU将所述仿真芯片非存储功能的数字功能模块功能测试结果发送到外界计算机供所述计算机记录所述测试结果；

S136，断开所述第一核心板的第一电源和所述底板的第三电源。

11.根据权利要求9所述的芯片测试方法，其特征在于，所述存储功能测试电路包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关；

所述步骤S140包括：

S141，将仿真芯片的存储功能的数字功能模块功能之一的测试程序烧录到所述仿真芯片中；

S142，接通所述第一核心板的所述第一电源，使得仿真芯片运行步骤S141中所述的测试程序；

S143，根据预定的测试设计方案，将所述存储功能测试电路与所述第三连接模块连接；控制所述存储功能测试电路上各第二开关的开关状态以得到与所述步骤S141中待测功能对应的测试子电路通路，测试所述仿真芯片的待测功能；

S144，仿真芯片将所述步骤S143的测试结果反馈给MCU；

S145，所述MCU将所述步骤S143的测试结果发送到计算机，断开所述第二核心板的所述第二电源；

S146，重复以上步骤S141-S145，以将仿真芯片的所有存储功能的数字功能模块功能测试完毕。

12.根据权利要求8所述的芯片测试方法，其特征在于，所述步骤S200具体包括：

S210，将所述第一核心板从所述底板上拆下，将所述第二核心板通过所述第二连接模块的第二接口与所述底板的第三连接模块连接，并执行步骤S220和/或S230和/或S240；

S220，进行芯片样品的非存储功能的数字功能模块功能测试；

S230，进行芯片样品的存储功能的数字功能模块功能测试；

S240，进行芯片样品的模拟功能测试。

13.根据权利要求12所述的芯片测试方法，其特征在于，所述步骤S220具体包括：

S221，将芯片样品的非存储功能的数字功能模块功能测试程序烧录到所述芯片样品中；

S222，接通所述第二核心板的所述第二电源，使得芯片样品运行步骤S221中所述的测试程序；

S223，根据预定的测试设计方案，将所述数字矩阵电路与所述第三连接模块连接；接通所述底板的所述第三电源，使得所述MCU根据内置的测试控制程序，控制所述数字矩阵电路内部各模拟开关的开关状态以得到不同的数字功能电路，利用所述不同的数字功能电路测试所述芯片样品不同的非存储功能的数字功能模块功能；

S224，芯片样品将所述芯片样品非存储功能的数字功能模块功能测试结果反馈给MCU；

S225，所述MCU将所述芯片样品非存储功能的数字功能模块功能测试结果发送到外界计算机供所述计算机记录所述测试结果；

S226，断开所述第二核心板的第二电源和所述底板的第三电源。

14.根据权利要求12所述的芯片测试方法，其特征在于，所述存储功能测试电路包括至少一条存储功能测试子电路，在每条所述存储功能测试子电路上设有第二开关；

所述步骤S230还包括：

S231，将芯片样品的存储功能的数字功能模块功能之一的测试程序烧录到所述芯片样品中；

S232，接通所述第二核心板的所述第二电源，使得芯片样品运行步骤S231中所述的测试程序；

S233，根据预定的测试设计方案，将所述存储功能测试电路与所述第三连接模块连接；控制所述存储功能测试电路上各第二开关的开关状态以得到与所述步骤S231中待测功能对应的测试子电路通路，测试所述芯片样品的待测功能；

S234，芯片样品将所述步骤S233的测试结果反馈给MCU；

S235，所述MCU将所述步骤S233的测试结果发送到计算机，断开所述第二核心板的所述第二电源；

S236，重复以上步骤S231-S235，以将芯片样品的所有存储功能的数字功能模块功能测试完毕。

15.根据权利要求12所述的芯片测试方法，其特征在于，所述模拟功能测试电路包括至少一条模拟功能测试子电路，在每条所述模拟功能测试子电路上设有第一开关；

所述步骤S240还包括：

S241，将芯片样品的模拟功能模块之一的测试程序烧录到所述芯片样品中；

S242，接通所述第二核心板的所述第二电源，使得芯片样品运行步骤S241中所述的测试程序；

S243，根据预定的测试设计方案，将所述模拟功能测试电路与所述第三连接模块连接；控制所述模拟功能测试电路上各第一开关的开关状态以得到与所述步骤S241中待测功能对应的测试子电路通路，测试所述芯片样品的待测功能；

S244，人工记录所述芯片样品的模拟功能测试结果；

S245，重复以上步骤S241-S244，以将芯片样品的所有模拟功能模块测试完毕。

Images