CN112671527A - 一种无同步时钟串行通信数据采样方法及系统 - Google Patents

一种无同步时钟串行通信数据采样方法及系统 Download PDF

Info

Publication number
CN112671527A
CN112671527A CN202110040028.8A CN202110040028A CN112671527A CN 112671527 A CN112671527 A CN 112671527A CN 202110040028 A CN202110040028 A CN 202110040028A CN 112671527 A CN112671527 A CN 112671527A
Authority
CN
China
Prior art keywords
data
preset
detection module
preset detection
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110040028.8A
Other languages
English (en)
Inventor
崔迎炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Fortech Microsystems Co ltd
Original Assignee
Beijing Fortech Microsystems Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Fortech Microsystems Co ltd filed Critical Beijing Fortech Microsystems Co ltd
Priority to CN202110040028.8A priority Critical patent/CN112671527A/zh
Publication of CN112671527A publication Critical patent/CN112671527A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请涉及一种无同步时钟串行通信数据采样方法及装置,包括:产生N路频率相同相位不同的采样时钟,且相邻两路所述采样时钟的相位相差ω度;ω=360/N;利用N路所述采样时钟,分别对接收的数据流进行采样,并将得到的第一数据存入对应的FIFO缓冲区;分别通过预置检测模块检测每个FIFO缓冲区存储的第一数据中是否存在预置数据,如果存在,检测结果为第一状态;确定为位于中间位置的检测结果为所述第一状态的所述预置检测模块,并从预置检测模块对应的FIFO缓冲区输出所述第一数据;根据预置数据添加规则从所述第一数据中获取有效数据。本申请提高本地时钟恢复得到的有效数据准确度及采样系统可靠性;而且结构简单,有效降低接收端的复杂度,提高采样效率。

Description

一种无同步时钟串行通信数据采样方法及系统
技术领域
本申请涉及无同步时钟串行通信领域,尤其是涉及一种无同步时钟串行通信数据采样方法及系统。
背景技术
串行通信包括带同步时钟的串行通信和无同步时的串行通信;同步时钟的串行通信是在传送数据流的同时传送同步时钟,接收端通过接收的同步时钟对接收到的串行数据流进行数据恢复;无同步时钟的串行通信是只传送数据流,不传送同步时钟,接收端利用本地时钟对接收到的串行数据流进行数据恢复。无同步时钟的串行突发通信在高速率时通信效率高,尤其在数据互联拓扑比较复杂的系统中,无同步时钟传输优势更加明显;但是突发通信的数据帧中有效数据是随机出现的,且串行突发通信在无同步时钟传递情况下,所以接收端利用本地采样时钟对接收的数据流进行采样时,不仅采样位置很难确定,致使恢复出原始数据的方法及装置十分复杂,而且数据流在传输过程中可能会发生畸变或相位偏移,导致接收到的数据流相位与发送端和接收端通信协议约定的采样时钟相位存在差异,这样接收端采用根据通信协议产生的本地采样时钟对接收的数据流进行采样,恢复得到的数据可靠性降低。
发明内容
为了降低接收端复杂度,提高接收端利用本地采样时钟恢复得到数据的可靠性,本申请提供了一种无同步时钟串行通信数据采样方法及系统。
第一方面,本申请提供一种无同步时钟串行通信数据采样方法,采用如下的技术方案:
一种无同步时钟串行通信数据采样方法,包括:
产生N路频率相同相位不同的采样时钟,且相邻两路所述采样时钟的相位相差ω度;其中,ω=360/N,N为大于2的整数;
利用N路所述采样时钟,分别对接收的数据流进行采样,并将采样得到的第一数据分别存入与所述采样时钟对应的FIFO缓冲区;
分别通过预置检测模块检测每个所述FIFO缓冲区存储的所述第一数据中是否存在预置数据,如果存在,检测结果为第一状态,如果不存在,检测结果为第二状态;其中,所述预置数据为用于提示有效数据发送的数据,在所述有效数据前发送、且无时间间隙;
确定第一预置检测模块,并从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据;其中,所述第一预置检测模块为位于中间位置的检测结果为所述第一状态的所述预置检测模块;
根据所述预置数据添加规则从所述第一数据中获取有效数据。
通过采用上述技术方案,不仅解决因数据流在传输过程中发生畸变或相位偏移导致的采样结果出现偏差的问题,提高本地时钟恢复得到的有效数据准确度及采样系统可靠性;而且,不需要反复进行采样结果质量判定和多次采样,结构简单,有效降低接收端的复杂度,提高采样效率。
可选的,所述确定第一预置检测模块,并从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据包括:
按照所述采样时钟的相位大小对对应链路进行排序,并对排序后链路进行连续编码,每条链路上的所述预置检测模块和所述FIFO缓冲区编码与对应链路相同;
确定检测结果为第一状态的所述预置检测模块的第一数量M;
按照对应编码大小对检测结果为第一状态的所述预置检测模块排序,并根据第一数量M在排序的所述预置检测模块中确定所述第一预置检测模块;
根据所述第一预置检测模块对应的编码查找对应所述FIFO缓冲区,从所述FIFO缓冲区输出所述第一数据。
通过采用上述技术方案,直接对预置检测模块对应的编码进行排序就能确定中间相位采样时钟对应的链路,无需进行每次采样都复杂运算确定中间相位采样时钟,不仅简化系统,而且运算简单,效率高。
可选的,所述根据第一数量M在排序后检测结果为第一状态的所述预置检测模块中确定所述第一预置检测模块,包括:
如果所述第一数量M为奇数,所述第一预置检测模块为第m+1个所述预置检测模块;
如果所述第一数量M为偶数,所述第一预置检测模块为第m或m+1个所述预置检测模块;
其中,m为对M/2取整。
通过采用上述技术方案,能够快速确定中间相位采样时钟采样得到的采样结果,方案简单,效率高。
可选的,如果所有所述预置检测模块输出检测结果为所述第二状态,从默认所述FIFO缓冲区输出一路所述第一数据。
通过采用上述技术方案,在第一数据无有效数据时,不进行中间相位采样时钟确认,简化流程,进一步提高效率。
可选的,所述分别通过预置检测模块检测每个所述FIFO缓冲区存储的所述第一数据中是否存在预置数据,包括:
所述FIFO缓冲区每存储一位数据,所述预置检测模块从所述FIFO缓冲区读取一位数据;所述预置检测模块在读取的数据位数大于等于预置数据的位数时,每读取一位数据判断已读取数据中是否存在预置数据,如果存在,输出检测结果为第一状态,否则,输出检测结果为第二状态。
通过采用上述技术方案,能有效减少所述预置检测模块的预置数据检测结果输出延迟,保证在存在有效数据时,快速切换到中间相位采样时钟对应链路,进行高质量采样输出。
可选的,所述从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据,包括:
采用预设第一时钟从每个所述FIFO缓冲区读出所述第一数据;
选择输出从所述第一预置检测模块对应的所述FIFO缓冲区读取的第一数据。
通过采用上述技术方案,简化时钟设计,降低系统复杂度。
第二方面,本申请提供一种无同步时钟串行通信数据采样的装置,采用如下的技术方案:
一种无同步时钟串行通信数据采样的装置,包括:
采样时钟发生模块,用于产生N路频率相同相位不同的采样时钟,且相邻两路所述采样时钟的相位相差ω度;其中,ω=360/N,N为大于2的整数;
N个FIFO缓冲区,分别用于存储一路第一数据;其中,每路所述第一数据为每路所述采样时钟对接收数据流采样得到的数据;
N个预置检测模块,分别用于检测对应所述FIFO缓冲区存储的所述第一数据中是否存在预置数据,如果存在,检测结果为第一状态,如果不存在,检测结果为第二状态;其中,所述预置数据为用于提示有效数据发送的数据,在所述有效数据前发送、且无时间间隙;
多路选择器,用于通过不同输入端口分别从每个所述FIFO缓冲区接收所述第一数据,并输出一路所述第一数据;
控制器,用于确定第一预置检测模块,并控制所述多路选择器从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据,其中,所述第一预置检测模块为位于中间位置的检测结果为所述第一状态的所述预置检测模块;
提取模块,用于根据所述预置数据添加规则从所述第一数据中获取有效数据。
通过采用上述技术方案,不仅解决因数据流在传输过程中发生畸变或相位偏移导致的采样结果出现偏差的问题,提高本地时钟恢复得到的有效数据准确度及采样系统可靠性;而且,不需要反复进行采样结果质量判定和多次采样,结构简单,有效降低接收端的复杂度,提高采样效率。
可选的,所述控制器包括:
编码模块,用于按照所述采样时钟的相位大小对对应链路进行排序,并对排序后链路进行连续编码,每条链路上的所述预置检测模块和所述FIFO缓冲区编码与对应链路相同;
检测结果接收模块,用于确定检测结果为第一状态的所述预置检测模块的第一数量M;
判断模块,用于按照对应编码大小对检测结果为第一状态的所述预置检测模块排序,并根据第一数量M在排序后的所述预置检测模块中确定所述第一预置检测模块;
链路选择模块,根据所述第一预置检测模块对应的编码查找对应所述FIFO缓冲区,并控制所述多路选择器从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据。
通过采用上述技术方案,直接对预置检测模块对应的编码进行排序就能确定中间相位采样时钟对应的链路,无需进行每次采样都复杂运算确定中间相位采样时钟,不仅简化系统,而且运算简单,效率高。
可选的,所述判断模块根据第一数量M在排序后的所述预置检测模块中确定所述第一预置检测模块,配置为:
如果所述第一数量M为奇数,所述第一预置检测模块为第m+1个所述预置检测模块;
如果所述第一数量M为偶数,所述第一预置检测模块为第m或m+1个所述预置检测模块;
其中,m为对M/2取整。
通过采用上述技术方案,控制器能够快速确定中间相位采样时钟采样得到的采样结果,方案简单,效率高。
可选的,所述检测结果接收模块确定检测结果为第一状态的所述预置检测模块的第一数量M为0;
所述链路选择模块控制所述多路选择器从默认所述FIFO缓冲区输出一路所述第一数据。
通过采用上述技术方案,在第一数据无有效数据时,不进行中间相位采样时钟确认,简化流程,进一步提高效率。
综上所述,本申请包括以下至少一种有益技术效果:
1.利用不同相位采样时钟同时对数据流进行采样,并结合预置数据得到能够采样到有效数据的采样时钟,在能够采样到有效数据的采样时钟中选择中间相位采样时钟采样到的数据作为采样输出,不仅提高本地时钟恢复得到的有效数据准确度及采样系统可靠性;而且结构简单,有效降低接收端的复杂度,提高采样效率;
2.直接对预置检测模块对应的编码进行排序就能确定中间相位采样时钟对应的链路,无需进行每次采样都复杂运算确定中间相位采样时钟,不仅简化系统,而且运算简单,效率高;
3.在第一数据无有效数据时,不进行中间相位采样时钟确认,简化流程,进一步提高效率。
附图说明
图1是本申请实施例提供的一种无同步时钟串行通信数据采样系统的结构框图;
图2是本申请实施例中数据发送端发送数据的格式;
图3是本申请实施例中控制器的结构框图;
图4为本申请实施例提供的一种无同步时钟串行通信数据采样方法的流程图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图1-4及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
本申请实施例公开一种无同步时钟串行通信数据采样系统,包括:
采样时钟发生模块,用于产生N路频率相同相位不同的采样时钟,且相邻两路所述采样时钟的相位相差ω度;其中,ω=360/N,N为大于2的整数;
N个FIFO缓冲区,分别用于存储一路第一数据;其中,每路所述第一数据为每路所述采样时钟对接收数据流采样得到的数据;
N个预置检测模块,分别用于检测对应所述FIFO缓冲区存储的所述第一数据中是否存在预置数据,如果存在,检测结果为第一状态,如果不存在,检测结果为第二状态;其中,所述预置数据为用于提示有效数据发送的数据,在所述有效数据前发送、且无时间间隙;
多路选择器,用于通过不同输入端口分别从每个所述FIFO缓冲区接收所述第一数据,并输出一路所述第一数据;
控制器,用于确定第一预置检测模块,并控制所述多路选择器从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据,其中,所述第一预置检测模块为位于中间位置的检测结果为所述第一状态的所述预置检测模块;
提取模块,用于根据所述预置数据添加规则从所述第一数据中获取有效数据。
参照图1,作为无同步时钟串行通信数据采样系统的一种实施例,无同步时钟串行通信数据采样系统应用于数据接收端,包括采样时钟发生模块10、N个FIFO缓冲区20、N个预置检测模块30、多路选择器40、控制器50和提取模块60;
采样时钟发生模块10产生N路频率相同相位不同的采样时钟,且相邻两路采样时钟的相位相差ω度,将N路采样时钟分别发送至对应FIFO缓冲区20;其中,ω=360/N,N为大于2的整数;在本实施例中,采样时钟发生模块10利用锁相环产生N路频率相同相位不同的采样时钟,且N路相邻两路采样时钟的相位相差ω度,即N路采样时钟是按照对应相位从大到小(从相位360度到相位360/N度)或者从小到大(从相位0度到相位360-360/N度)进行排序的。
每个FIFO缓冲区20分别利用对应采样时钟对接收数据流进行采样得到第一数据,并存储;在本实施例中,数据接收端接收到数据流后同时将数据流发送至每个FIFO缓冲区20,利用对应的采样时钟进行数据采样;采样得到的第一数据存储在FIFO缓冲区20,同时按照存入的先后顺序(先进先出)利用预设第一时钟从每个FIFO缓冲区20读取第一数据,并传输至多路选择器40的不同输入端口。
每个预置检测模块30利用预设第一时钟从对应一个FIFO缓冲区20读取第一数据,检测对应FIFO缓冲区存储的第一数据中是否存在预置数据,如果存在,检测结果为第一状态(例如高电平标识第一状态),如果不存在,检测结果为第二状态(例如低电平标识第二状态)。其中,预置数据为用于提示有效数据发送的数据,在有效数据发送前发送、且与有效数据发送无时间间隙,一般地,预置数据为二进制字符串(如10101010或01010101),为了避免误识别,提高可靠性,二进制字符串的预置数据至少为四位,预置数据的位数越多发生误检的几率越低;在数据发送端,如图2所示,在发送有效数据前,先发送预置数据(图2中预置数据为二进制字符串“10101010”),预置数据发送结束无时间间隙立即发送有效数据,在两次有效数据发送之间,发送保护间隔数据(一般为八位以上、每位为0的字符串,与区分有效数据和预置数据),这样在数据接收端,如果接收到的数据存在预置数据,那预设数据的下一位就为有效数据,准确获取有效数据,例如在发送有效数据的每个数据帧前,都先发送预置数据,两个数据帧之间发送保护间隔数据。
在本实施例中,在FIFO缓冲区20存储一位数据时,预置检测模块30即开始读取FIFO缓冲区20存储的第一数据,FIFO缓冲区20每存储一位数据,预置检测模块30读取一位数据;预置检测模块30在读取位数大于等于预置数据的位数时,每读取一位数据就对已读取的数据进行一次判断,判断已读取的数据中是否存在预置数据,如果存在,输出检测结果为第一状态,否则,输出检测结果为第二状态;在所有预置检测模块30输出的检测结果都为第二状态时,即检测结果为第一状态的所述预置检测模块的第一数量M为0,控制器50控制多路选择器40从默认FIFO缓冲区输出一路第一数据。
多路选择器40通过不同输入端口分别从每个FIFO缓冲区20接收第一数据,并将其中一路第一数据输出。
控制器50确定第一预置检测模块,并控制多路选择器40从第一预置检测模块对应的FIFO缓冲区输出第一数据;其中,第一预置检测模块为位于中间位置的检测结果为第一状态的预置检测模块30。在本实施例中,如果存在有效数据,一般会有多个预置检测模块30能够检测出预置数据,且对应的采样时钟相邻。
提取模块60根据预置数据添加规则(如预置数据的下一位开始为有效数据)从多路选择器40输出的第一数据中获取有效数据。
本申请实施例通过对数据流同时利用不同相位采样时钟进行采样,并结合预置数据得到能够采样到有效数据的采样时钟,在能够采样到有效数据的采样时钟中选择中间采样时钟采样到的数据作为采样输出,不仅提高本地时钟恢复得到的有效数据准确度,提高采样系统可靠性,而且,不需要反复进行采样结果质量判定和多次采样,结构简单,有效降低接收端的复杂度,提高采样效率,且N取值越大采样结果精准度越高,但复杂度也会相应提高,所以为了平衡采样准确度和系统复杂度,一般N取值范围为4≥N≥8。
在本申请的另一实施例中,如图3所示,控制器50包括编码模块51、检测结果接收模块52、判断模块53、链路选择模块54和链路选择模块55;其中:
编码模块51按照采样时钟的相位大小对对应链路进行排序,并对排序后链路进行连续编码,每条链路上的预置检测模块30和FIFO缓冲区20编码与对应链路相同;即如果N=4,每路采样时钟相位依次为0°、90°、180°、270°或360°、270°、180°、90°,对应链路编码依次为1、2、3、4,对应链路上的预置检测模块30和FIFO缓冲区20编码为1、2、3或4,系统上电,先对每个采样时钟对应的链路进行编码,再开始进行采样。
检测结果接收模块52确定检测结果为第一状态的预置检测模块的第一数量M;在数量为0时,链路选择模块55控制多路选择器40从默认FIFO缓冲区20输出一路第一数据,且链路选择模块55控制提取模块60不再对输出的第一数据进行有效数据提取。
判断模块53按照对应编码大小对检测结果为第一状态的预置检测模块30排序,并根据第一数量M在排序后的预置检测模块30中确定第一预置检测模块;其中,判断模块53根据第一数量M在排序后的所述预置检测模块中确定第一预置检测模块,配置为:
如果第一数量M为奇数,第一预置检测模块为第m+1个预置检测模块;
如果第一数量M为偶数,第一预置检测模块为第m或m+1个预置检测模块;
其中,m为对M/2取整;如,M=3,在排序后预置检测模块30中第二个为第一预置检测模块;如,M=4,在排序后预置检测模块30中第二或三个为第一预置检测模块。
链路选择模块54,根据第一预置检测模块对应的编码查找对应FIFO缓冲区,并控制多路选择器40从第一预置检测模块对应的FIFO缓冲区输出第一数据。
本申请实施例还公开一种无同步时钟串行通信数据采样方法,包括:
产生N路频率相同相位不同的采样时钟,且相邻两路采样时钟的相位相差ω度;其中,ω=360/N,N为大于2的整数;
利用N路采样时钟,分别对接收的数据流进行采样,并将采样得到的第一数据分别存入与采样时钟对应的FIFO缓冲区;
分别通过预置检测模块检测每个FIFO缓冲区存储的第一数据中是否存在预置数据,如果存在,检测结果为第一状态,如果不存在,检测结果为第二状态;其中,预置数据为用于提示有效数据发送的数据,在有效数据前发送、且无时间间隙;
确定第一预置检测模块,并从第一预置检测模块对应的FIFO缓冲区输出第一数据;其中,第一预置检测模块为位于中间位置的检测结果为第一状态的预置检测模块;
根据预置数据添加规则从第一数据中获取有效数据。
参照图4,作为一种无同步时钟串行通信数据采样方法的一种实施例,无同步时钟串行通信数据采样方法应用于数据接收端,用于对无同步时钟串行通信数据进行采样,包括以下步骤:
步骤S100、产生N路频率相同相位不同的采样时钟,且相邻两路采样时钟的相位相差ω度;其中,ω=360/N,N为大于2的整数。
步骤S200、利用N路采样时钟,分别对接收的数据流同时进行采样,并将采样得到的第一数据分别存入与采样时钟对应的FIFO缓冲区;
步骤S300、分别通过预置检测模块检测每个FIFO缓冲区存储的第一数据中是否存在预置数据,如果存在,检测结果为第一状态,如果不存在,检测结果为第二状态;其中,预置数据为用于提示有效数据发送的数据,在有效数据前发送、且无时间间隙。本实施例FIFO缓冲区每存储一位数据,预置检测模块读取一位数据;在读取位数大于等于预置数据位数时,预置检测模块每读取一位数据进行一次预置数据判断,判断已读取数据中是否存在预置数据,如果存在,输出检测结果为第一状态,否则输出检测结果为第二状态。
步骤S400、判断预置检测模块的检测结果是否存在第一状态,如果存在,执行步骤S500;否则,说明,当前采样得到的数据中没有有效数据,执行步骤S700。
步骤S500、确定第一预置检测模块,并从第一预置检测模块对应的FIFO缓冲区输出第一数据,然后执行步骤S600;其中,第一预置检测模块为位于中间位置的检测结果为第一状态的预置检测模块。本实施例采用预设第一时钟(如相位为0的时钟)从每个FIFO缓冲区读出第一数据,并选择输出从第一预置检测模块对应的FIFO缓冲区读取的第一数据。
步骤S600、根据预置数据添加规则从第一数据中获取有效数据。
步骤S700、从默认FIFO缓冲区输出第一数据,且不再执行步骤S600。
本实施例利用不同相位采样时钟同时对数据流进行采样,并结合预置数据在不同相位采样时钟中得到能够采样到有效数据的采样时钟,在能够采样到有效数据的采样时钟中选择中间采样时钟采样到的数据作为采样输出,不仅解决因数据流在传输过程中发生畸变或相位偏移导致的采样结果出现偏差的问题,提高本地时钟恢复得到的有效数据准确度及采样系统可靠性;而且,不需要反复进行采样结果质量判定和多次采样,结构简单,有效降低接收端的复杂度,提高采样效率。
在本申请的另一实施例中,步骤S500包括以下步骤:
按照采样时钟的相位大小对对应链路进行排序,并对排序后链路进行连续编码,每条链路上的预置检测模块和FIFO缓冲区编码与对应链路相同。
确定检测结果为第一状态的预置检测模块的第一数量M。
按照对应编码大小对检测结果为第一状态的预置检测模块排序,并根据第一数量M在排序的所述预置检测模块中确定第一预置检测模块;具体为:
如果第一数量M为奇数,第一预置检测模块为第m+1个预置检测模块;
如果第一数量M为偶数,第一预置检测模块为第m或m+1个预置检测模块,其中,m为对M/2取整。
根据第一预置检测模块对应的编码查找对应FIFO缓冲区,从FIFO缓冲区输出第一数据。
以上均为本申请的较佳实施例,并非依此限制本申请的保护范围,本说明书(包括摘要和附图)中公开的任一特征,除非特别叙述,均可被其他等效或者具有类似目的的替代特征加以替换。即,除非特别叙述,每个特征只是一系列等效或类似特征中的一个例子而已。

Claims (10)

1.一种无同步时钟串行通信数据采样方法,其特征在于:包括:
产生N路频率相同相位不同的采样时钟,且相邻两路所述采样时钟的相位相差ω度;其中,ω=360/N,N为大于2的整数;
利用N路所述采样时钟,分别对接收的数据流进行采样,并将采样得到的第一数据分别存入与所述采样时钟对应的FIFO缓冲区;
分别通过预置检测模块检测每个所述FIFO缓冲区存储的所述第一数据中是否存在预置数据,如果存在,检测结果为第一状态,如果不存在,检测结果为第二状态;其中,所述预置数据为用于提示有效数据发送的数据,在所述有效数据发送前发送、且无时间间隙;
确定第一预置检测模块,并从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据;其中,所述第一预置检测模块为位于中间位置的检测结果为所述第一状态的所述预置检测模块;
根据所述预置数据添加规则从所述第一数据中获取有效数据。
2.根据权利要求1所述的方法,其特征在于:所述确定第一预置检测模块,并从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据包括:
按照所述采样时钟的相位大小对对应链路进行排序,并对排序后链路进行连续编码,每条链路上的所述预置检测模块和所述FIFO缓冲区编码与对应链路相同;
确定检测结果为第一状态的所述预置检测模块的第一数量M;
按照对应编码大小对检测结果为第一状态的所述预置检测模块排序,并根据第一数量M在排序后检测结果为第一状态的所述预置检测模块中确定所述第一预置检测模块;
根据所述第一预置检测模块对应的编码查找对应所述FIFO缓冲区,从所述FIFO缓冲区输出所述第一数据。
3.根据权利要求2所述的方法,其特征在于:所述根据第一数量M在排序后检测结果为第一状态的所述预置检测模块中确定所述第一预置检测模块,包括:
如果所述第一数量M为奇数,所述第一预置检测模块为第m+1个所述预置检测模块;
如果所述第一数量M为偶数,所述第一预置检测模块为第m或m+1个所述预置检测模块;
其中,m为对M/2取整。
4.根据权利要求1所述的方法,其特征在于:如果所有所述预置检测模块输出检测结果为所述第二状态,从默认所述FIFO缓冲区输出一路所述第一数据。
5.根据权利要求1所述的方法,其特征在于:所述分别通过预置检测模块检测每个所述FIFO缓冲区存储的所述第一数据中是否存在预置数据,包括:
所述FIFO缓冲区每存储一位数据,所述预置检测模块从所述FIFO缓冲区读取一位数据;所述预置检测模块在读取的数据位数大于等于预置数据的位数时,每读取一位数据判断已读取数据中是否存在预置数据,如果存在,输出检测结果为第一状态,否则,输出检测结果为第二状态。
6.根据权利要求1所述的方法,其特征在于:所述从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据,包括:
采用预设第一时钟从每个所述FIFO缓冲区读出所述第一数据;
选择输出从所述第一预置检测模块对应的所述FIFO缓冲区读取的第一数据。
7.一种无同步时钟串行通信数据采样的装置,其特征在于,包括:
采样时钟发生模块,用于产生N路频率相同相位不同的采样时钟,且相邻两路所述采样时钟的相位相差ω度;其中,ω=360/N,N为大于2的整数;
N个FIFO缓冲区,分别用于存储一路第一数据;其中,每路所述第一数据为每路所述采样时钟对接收数据流采样得到的数据;
N个预置检测模块,分别用于检测对应所述FIFO缓冲区存储的所述第一数据中是否存在预置数据,如果存在,检测结果为第一状态,如果不存在,检测结果为第二状态;其中,所述预置数据为用于提示有效数据发送的数据,在所述有效数据前发送、且无时间间隙;
多路选择器,用于通过不同输入端口分别从每个所述FIFO缓冲区接收所述第一数据,并输出一路所述第一数据;
控制器,用于确定第一预置检测模块,并控制所述多路选择器从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据,其中,所述第一预置检测模块为位于中间位置的检测结果为所述第一状态的所述预置检测模块;
提取模块,用于根据所述预置数据添加规则从所述第一数据中获取有效数据。
8.根据权利要求7所述的装置,其特征在于:所述控制器包括:
编码模块,用于按照所述采样时钟的相位大小对对应链路进行排序,并对排序后链路进行连续编码,每条链路上的所述预置检测模块和所述FIFO缓冲区编码与对应链路相同;
检测结果接收模块,用于确定检测结果为第一状态的所述预置检测模块的第一数量M;
判断模块,用于按照对应编码大小对检测结果为第一状态的所述预置检测模块排序,并根据第一数量M在排序后的所述预置检测模块中确定所述第一预置检测模块;
链路选择模块,根据所述第一预置检测模块对应的编码查找对应所述FIFO缓冲区,并控制所述多路选择器从所述第一预置检测模块对应的所述FIFO缓冲区输出所述第一数据。
9.根据权利要求8所述的装置,其特征在于:所述判断模块根据第一数量M在排序后的所述预置检测模块中确定所述第一预置检测模块,配置为:
如果所述第一数量M为奇数,所述第一预置检测模块为第m+1个所述预置检测模块;
如果所述第一数量M为偶数,所述第一预置检测模块为第m或m+1个所述预置检测模块;
其中,m为对M/2取整。
10.根据权利要求9所述的装置,其特征在于:所述检测结果接收模块确定检测结果为第一状态的所述预置检测模块的第一数量M为0;
所述链路选择模块控制所述多路选择器从默认所述FIFO缓冲区输出一路所述第一数据。
CN202110040028.8A 2021-01-13 2021-01-13 一种无同步时钟串行通信数据采样方法及系统 Pending CN112671527A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110040028.8A CN112671527A (zh) 2021-01-13 2021-01-13 一种无同步时钟串行通信数据采样方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110040028.8A CN112671527A (zh) 2021-01-13 2021-01-13 一种无同步时钟串行通信数据采样方法及系统

Publications (1)

Publication Number Publication Date
CN112671527A true CN112671527A (zh) 2021-04-16

Family

ID=75414674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110040028.8A Pending CN112671527A (zh) 2021-01-13 2021-01-13 一种无同步时钟串行通信数据采样方法及系统

Country Status (1)

Country Link
CN (1) CN112671527A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310498B1 (en) * 1998-12-09 2001-10-30 Agere Systems Guardian Corp. Digital phase selection circuitry and method for reducing jitter
US6977879B1 (en) * 1999-12-20 2005-12-20 Fujitsu Limited Apparatus for adjusting phase of clock signal based on phase error calculated from sampled values of readout signal
CN1917489A (zh) * 2006-09-05 2007-02-21 华为技术有限公司 一种时钟数据恢复的方法及电路
CN104363016A (zh) * 2014-10-17 2015-02-18 青岛歌尔声学科技有限公司 一种时钟数据恢复电路和时钟数据恢复方法
CN106972916A (zh) * 2017-03-22 2017-07-21 北京方天长久科技股份有限公司 一种无同步时钟突发型串行通信采样位置选择方法
CN107885692A (zh) * 2017-11-24 2018-04-06 深圳开阳电子股份有限公司 一种多路串行数据自适应采样的方法、装置及电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310498B1 (en) * 1998-12-09 2001-10-30 Agere Systems Guardian Corp. Digital phase selection circuitry and method for reducing jitter
US6977879B1 (en) * 1999-12-20 2005-12-20 Fujitsu Limited Apparatus for adjusting phase of clock signal based on phase error calculated from sampled values of readout signal
CN1917489A (zh) * 2006-09-05 2007-02-21 华为技术有限公司 一种时钟数据恢复的方法及电路
CN104363016A (zh) * 2014-10-17 2015-02-18 青岛歌尔声学科技有限公司 一种时钟数据恢复电路和时钟数据恢复方法
CN106972916A (zh) * 2017-03-22 2017-07-21 北京方天长久科技股份有限公司 一种无同步时钟突发型串行通信采样位置选择方法
CN107885692A (zh) * 2017-11-24 2018-04-06 深圳开阳电子股份有限公司 一种多路串行数据自适应采样的方法、装置及电子设备

Similar Documents

Publication Publication Date Title
KR101183297B1 (ko) 멀티-핀 비동기 직렬 인터페이스를 통해 전달된 데이터를동기화하기 위한 방법 및 장치
CN107317644B (zh) 一种兼容突发和连续数据的帧同步装置
KR0160279B1 (ko) 무선 통신 장치
CN109450610B (zh) 一种通道相位对齐电路及方法
EP1089484A3 (en) Method and apparatus for fast burst mode data recovery
US7630399B2 (en) Apparatus and method for recognizing frame check sequence in generic framing procedure encapsulation mode
CN101072078B (zh) 解码aes-3数字音频数据流的两相解码器
US6795515B1 (en) Method and apparatus for locating sampling points in a synchronous data stream
CN112671527A (zh) 一种无同步时钟串行通信数据采样方法及系统
US20030030576A1 (en) Deserializer
JPH05160815A (ja) 連送方式における誤り回復処理方法
RU2003136099A (ru) Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных
CN113098518B (zh) 一种带编解码的固定延时串行收发器及控制方法
CN1602008A (zh) 简化的从高速编码数据的数据恢复
CN111585935B (zh) 一种连续非均匀多载波信号的整体解调方法
CN104734743B (zh) 位同步方法及装置
CN106972916A (zh) 一种无同步时钟突发型串行通信采样位置选择方法
WO2023181257A1 (ja) 通信装置、通信方法、通信プログラム及び通信システム
JPH09162853A (ja) バースト同期回路
CN112653924A (zh) Hdmi接收方法及装置
CN117595861A (zh) 一种用于高速数字信号的采集与数据处理系统
JP3224310B2 (ja) 並列伝送路復号化処理装置
JP2790175B2 (ja) 速度整合方式
EP1555776B1 (en) Fast locking clock and data recovery unit
US20100054382A1 (en) Recovering Data From An Oversampled Bit Stream With A Plesiochronous Receiver

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210416