一种联锁系统IO接点模拟装置
技术领域
本发明属于联锁系统IO接点模拟领域,特别涉及一种联锁系统IO接点模拟装置。
背景技术
轨道交通行业,在进行联锁系统采集(I)、驱动(O)功能测试时,需要频繁进行系统驱采对位测试、驱采逻辑功能验证。当前进行IO测试验证时,面临两个需求:接点数量规模大、站场程序数据变化频繁。在接点数较少时,可以依据具体站场程序数据进行IO配线连接后进行测试验证;而当接点数规模较大时,通过改变IO配线连接来适应频繁变动的站场程序数据时,工作过于庞大,已不太现实,且配线易出错。此时通常采用软件仿真实现,由软件实现IO驱采功能的模拟。使用软件模拟方式进行模拟测试时,跳过了硬件板卡真实驱采链路,造成验证环节不完整、不充分。
为解决此需求,现在急需开发一种联锁系统IO接点模拟装置,只需一次性进行线缆配线连接,即可长期投入使用。并且能够对IO接点对应的联锁逻辑关系进行灵活配置,以适应站场程序与数据变化。通过IO接点模拟装置进行真实IO信号测试、模拟,可以满足在系统测试时,对真实驱采板卡通道进行全覆盖。
发明内容
针对上述问题,本发明公开了一种联锁系统IO接点模拟装置,所述模拟装置包括输入模拟板、输出模拟板和逻辑控制器,所述输出模拟板用于检测联锁系统驱动板输出的电压信号,所述输入模拟板用于产生直流电压信号,供联锁系统采集板进行电压信号采集;所述逻辑控制器分别与所述输入模拟板和输出模拟板连接,所述输入模拟板和输出模拟板之间通过总线连接通信。
进一步的,所述输出模拟板包括第一CPU处理器、第一总线端口和多个电压检测块;
所述电压检测块与联锁系统驱动板连接,用于电压采集;
所述第一CPU处理器与所述电压检测块连接,用于对采集的电压数据进行处理;
所述第一总线端口一端与所述CPU处理器连接,另一端与总线连接。
进一步的,所述第一CPU处理器对电压信息的处理包括根据逻辑控制器命令选择性接入多个所述电压检测块采集的电压信息,并且将选择后采集的电压信息转换为数字信号。
进一步的,所述输入模拟板包括第二总线端口、第二CPU处理器和多个输出通道;
所述第二总线端口通过总线与所述第一总线端口连接,所述第二总线端口与所述第二CPU处理器连接,所述第二CPU处理器与所述输出通道连接。
进一步的,所述输出通道包括继电器,所述第二CPU处理器用于将数字信号转换为控制信息,并且通过所述逻辑控制器的命令控制所述继电器的吸合。
进一步的,所述输入模拟板与输出模拟板均有多个,多个所述输入模拟板与多个输出模拟板通过总线连接,每一个输入模拟板和输出模拟板均包括ID识别模块。
进一步的,所述输入模拟板和输出模拟板适配于便携式或机笼式结构箱体内。
进一步的,所述总线为CAN总线。
进一步的,所述逻辑控制器包括flash块和逻辑控制块,所述flash块内存储有IO逻辑配置表;
所述逻辑控制块与所述flash块连接,所述逻辑控制块用于读取所述flash块的内容,并且根据所述IO逻辑配置表对所述输出模拟板和输入模拟板进行联动控制。
进一步的,所述逻辑控制块的运行步骤顺序如下:
步骤S2:读取IO逻辑配置表;
步骤S3:根据IO逻辑配置表向所述第一CPU处理器发送需要采集的电压检测块代码指令;
根据IO逻辑配置表向所述第二CPU处理器发送需要导通的输出通道的代码指令。
有益效果
通过本发明只需一次性进行线缆配线连接,即可长期投入使用。并且能够对IO接点对应的联锁逻辑关系进行灵活配置,以适应站场程序与数据变化。通过IO接点模拟装置进行真实IO信号测试、模拟,可以满足在系统测试时,对真实驱采板卡通道进行全覆盖。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例中输入模拟板与输出模拟板的连接示意图;
图2示出了根据本发明实施例多个输入模拟板与多个输出模拟板之间的连接示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地说明,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明公开了一种联锁系统IO接点模拟装置,如图1所示,所述IO接点模拟装置包括输入模拟板、输出模拟板和逻辑控制器。所述输入模拟板与输出模拟板之间通过总线连接,进行信息交互。进一步的,所述总线采用基于实时通信的CAN总线。进一步的,也预留其他总线功能。
所述输出模拟板用于检测联锁系统驱动板输出的电压信号。具体的,所述输出模拟板包括第一CPU处理器、第一总线端口和多个电压检测块。所述电压检测块与联锁系统驱动板输出通道连接,对输出电压进行采集。示例性的,每一个所述电压检测块都能够实现DC5V-C36V的电压检测,也可以根据需求,改变所述电压检测块的参数,适配其他电压。多个所述电压检测块的参数可以相同也可以为了适配不同的设备单独进行参数设置。所述电压检测块与所述第一CPU处理器连接,将采集到的电压信息发送给所述第一CPU处理器,所述第一CPU处理器对电压信息的处理。具体的,处理过程包括根据逻辑控制器命令选择性接入多个所述电压检测块采集的电压信息,并且将所述电压信息转换为数字信号,所述第一CPU处理器与所述第一总线端口连接,所述第一CPU处理器通过所述第一总线端口将处理结果传输给所述输入模拟板。
所述输入模拟板用于产生直流电压信号,供联锁系统采集板进行电压信号采集。所述输入模拟板包括第二总线端口、第二CPU处理器和多个输出通道。所述第二总线端口通过总线与所述第一总线端口连接,并进行相互通信。所述第二总线端口也与所述第二CPU处理器连接,将所述第一CPU处理器的处理结果传输至所述第二CPU处理器。每一个所述输出通道包括一个继电器,所述第二CPU处理器将数字信号转换为控制信息,所述第二CPU处理器根据所述逻辑控制器命令控制所述继电器的吸合。
进一步的,所述联锁系统IO接点模拟装置还包括逻辑控制器,所述逻辑控制器分别与第一CPU处理器和第二CPU处理器连接。所逻辑控制器控制多个所述电压检测块中的电压信息传入所述第一CPU处理器。所述逻辑控制器控制第二CPU处理器接通多个输出通道。
所述逻辑控制器包括flash块和逻辑控制块,所述flash块内存储有IO逻辑配置表。所述逻辑控制块与所述flash块连接,所述逻辑控制块读取所述flash块的内容,所述逻辑控制块根据所述IO逻辑配置表对所述输入模拟板和输出模拟板进行控制。每次更新连接关系时,通过PC上位机通过UDP指令将flash块内容整体更新。
所述逻辑控制块的运行步骤如下:
步骤S1:通电,初始化。
步骤S2:读取IO逻辑配置表。
步骤S3:根据IO逻辑配置表向所述第一CPU处理器发送需要采集的电压检测块代码指令;
根据IO逻辑配置表向所述第二CPU处理器发送需要导通的输出通道的代码指令。
示例性的,所述输出模拟板中有6个电压检测块,分别为第一电压检测块、第二电压检测块、第三电压检测块、第四电压检测块、第五电压检测块和第六电压检测块。所述输入模拟板中有6个输出通道,分别为第一输出通道、第二输出通道、第三输出通道、第四输出通道、第五输出通道、第六输出通道。
当需要将第一电压检测块所采集的电压信息传输至所述第一输出通道和第二输出通道时,所述逻辑控制器控制所述第一CPU处理器对所述第一电压检测块所采集的电压信息进行模数转换,并通过所述CAN总线传输至所述第二CPU处理器,所述第二CPU处理器将数字信号转换成控制信息。所述第二CPU处理器控制所述第一输出通道和第二输出通道中的继电器进行吸合,所述第一输出通道和第二输出通道将输出电压信号。最终完成所述第一电压检测块与所述第一输出通道和第二输出通道的联动。当需要进行其他模拟测试,需要改变线路联动方式时,对所述逻辑控制器的内部逻辑进行更新。示例性的,第二次模拟测试时需要将所述第三电压检测块和第四电压检测块分别连接第三输出通道连接,所述逻辑控制器控制所述第一CPU处理器对所述第三电压检测块和第四电压检测块的输入电压信息进行模数转换,然后将转换结果通过总线发送至所述第二CPU处理器,所述第二CPU处理器将接收到的数字信号转换成控制信息,并且根据所述逻辑控制器的命令控制所述第三输出通道的继电器吸合,将所述第三电压检测块和第四电压检测块的电压信息传输至所述第三输出通道内。通过对所述逻辑控制器的内部逻辑进行更新实现无需重新配线,即可实现不同输入电压检测块与不同所述输出通道之间的对应关系。并且所述输出模拟板所采集的是真实的电压信号,进行模拟IO测试时,数据更加真实有效。
进一步的,所述输入模拟板与输出模拟板均有多个,多个所述输入模拟板与多个所述输出模拟板通过总线连接。也可以通过总线进行拓展,实现更多输入模拟板和输出模拟板的连通。优选的,所述输入模拟板和输出模拟板可以依据需求灵活适配于便携式、机笼式结构箱体内。每一个输入模拟板和输出模拟板均包括ID识别模块,所述逻辑控制器通过对所述ID识别模块准确的完成多个输入模拟板与多个输出模拟板之间的联动配置。一根CAN总线可以实现256个接点,可以实现6000-8000个通道的连接。每一个输出模拟板的每一个电压检测块最多可以与8个输出通道连接,并且8个输出通道不限于同一个输入模拟板上。示例性的,如图2所示,所述输出模拟板有两块,分别为输出模拟板A1和输出模拟板A2;输入模拟板有三块,分别为输入模拟板B1、输入模拟板B2和输入模拟板B3。输出模拟板A1、输出模拟板A2通过总线与输入模拟板B1、输入模拟板B2和输入模拟板B3连通,所述逻辑控制器分别与输出模拟板A1、输出模拟板A2、输入模拟板B1、输入模拟板B2和输入模拟板B3通信连接,并且通过所述ID识别模块对其进行准确的身份识别。例如,模拟测试需要将输出模拟板A1中的第一电压检测块与输入模拟板B1的第一输出通道和输入模拟板B2的第二输出通道连接,此时所述逻辑控制器分别对各卡板的CPU处理器进行控制,所述输出模拟板A1的第一CPU处理器接收所述第一电压检测块的电压数据,然后转换成数字信号,通过总线传输至输入模拟板B1和输入模拟板B2,所述输入模拟板B1和输入模拟板B2将数字信号转换成控制信息。并且所述输入模拟板B1的第二CPU处理器根据所述逻辑控制器的命令,控制所述第一输出通道对应的继电器吸合,输出电压信号;所述输入模拟板B2的第二CPU处理器根据所述逻辑控制器的命令,控制输入模拟板B2的第二输出通道相对应的继电器吸合,输出电压信号。当需要对线路重新布置时,只需要对所述逻辑控制的内部联动对应逻辑进行更新。例如需要将输出模拟板A1中第一电压检测块、输出模拟板A2中第二电压检测块通过总线与所述输入模拟板B3中第一输出通道和第二输出通道进行联动。所述输出模拟板A1和输出模拟板A2分别按照所述逻辑控制块的要求把对应的电压检测块的电压信息转换成数字信号,然后通过总线将数字信号传输至所述输入模拟板B3的第二CPU处理器,所述第二CPU处理器接收两组数字信号转换成控制信号,控制所述第一输出通道和第二输出通道。最终实现输出模拟板A1中第一电压检测块与所述输入模拟板B3的第一输出通道和第二输出通道均关联联动,所述输出模拟板A2的第二电压检测块与所述输入模拟板B3的第一输出通道和第二输出通道均关联联动。
尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。