CN112653114B - Esd保护电路及其实现方法 - Google Patents

Esd保护电路及其实现方法 Download PDF

Info

Publication number
CN112653114B
CN112653114B CN202110037136.XA CN202110037136A CN112653114B CN 112653114 B CN112653114 B CN 112653114B CN 202110037136 A CN202110037136 A CN 202110037136A CN 112653114 B CN112653114 B CN 112653114B
Authority
CN
China
Prior art keywords
pull
network unit
power supply
nmos tube
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110037136.XA
Other languages
English (en)
Other versions
CN112653114A (zh
Inventor
刘鸿瑾
李天文
张绍林
贺冬云
张智京
李瑞梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Sunwise Space Technology Ltd
Original Assignee
Beijing Sunwise Space Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Sunwise Space Technology Ltd filed Critical Beijing Sunwise Space Technology Ltd
Priority to CN202110037136.XA priority Critical patent/CN112653114B/zh
Publication of CN112653114A publication Critical patent/CN112653114A/zh
Application granted granted Critical
Publication of CN112653114B publication Critical patent/CN112653114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种ESD保护电路及其实现方法，ESD保护电路结构包括：上拉网络单元、第一下拉网络单元以及第二下拉网络单元；上拉网络单元一端通过上RC单元连接电源，一端直接连接电源，一端连接第二下拉网络单元，一端连接第一下拉网络单元；第一下拉网络单元一端连接电源，一端连接地，一端连接上拉网络单元和第二下拉网络单元；第二下拉网络单元连接于电源和地之间并连接上拉网络单元和第一下拉网络单元。未发生ESD时，第二下拉网络单元关闭；发生ESD时，第一下拉网络单元在上RD单元作用下开启，使第二下拉网络单元开启，电源和地之间形成导电通路，泄放电荷。通过低压器件实现高压供电电路的ESD保护，降低ESD保护电路对供电电压的敏感度，防止器件损坏。

Description

ESD保护电路及其实现方法
技术领域
本发明涉及集成电路设计领域，尤其与一种ESD保护电路及其实现方法有关。
背景技术
随着集成电路技术的发展，器件尺寸的降低，芯片内部可靠性也随之降低。静电放电(Electrostatic Discharge，ESD)是影响芯片可靠性的最主要的因素之一。常见的ESD失效模式如图1所示：（a）PN结击穿，（b）介质击穿，（c）金属熔融。
ESD防护电路是一种保护电路，它不能影响电路的正常工作，所以在设计的时候必须注意以下基本原则：
1）ESD保护电路必须在有ESD应力时提供静电放电通路，从而对芯片内核电路进行有效保护。
2）芯片引脚上有ESD应力时，保护电路不仅要为内核关键器件提供保护，还要保护自身以免被ESD电流烧毁。
3）芯片正常操作时，ESD保护电路相当于开路，其寄生参数不能对信号的传输产生太大影响。
在集成电路中加入ESD保护电路，旨在避免集成芯片内部电路遭受ESD损伤，因此在设计ESD保护电路时，还需兼顾ESD保护电路的导通速度，保证所设计的保护电路在ESD来临时能够及早导通，有效钳位ESD电压并及时泄放ESD电流。
常用ESD单元的电路如图2所示，其中C1和N3（用NMOS管构成的电容）构成ESD脉冲检测电路，P1和N1构成反相器，用以延长ESD放电时间，同时可以防止正常工作时的误触发。N2用来泄放ESD电流，为了区别正常上电和ESD脉冲，通常将RC时间常数设置在微秒级。当VDD正常上电时，因RC常数小于正常上电的时间，所以V1结点的电位可以被正常的充到VDD，使得 P1 管截止，N1管导通将V2结点拉至低电平VSS，从而使得N2管截止电路正常上电。在正常上电时，V1结点电位跟随VDD一起上升，而V2结点始终为低电平，N2管截止；当VDD电源线上遭受ESD应力时，由于RC暂态检测网络的时间常数大于ESD脉冲的持续时间，因此V1结点的电位跟不上VDD线上的ESD电压变化，从而P1管导通并将V2结点电位拉高，当V2点电位上升到N1管的阈值电压Vth时，N1管就会导通并泄放ESD电流。
随着集成电路制造工艺发展，器件特征尺寸逐渐减小，器件的工作和击穿电压不断降低，图2中VDD的电压值将受限于器件的耐压能力。
发明内容
针对上述现状，本发明提供一种ESD保护电路及其实现方法，通过低压器件实现高压供电电路的ESD保护，降低ESD保护电路对供电电压的敏感度，防止器件损坏。
为了实现本发明的目的，拟采用以下方案：
一种ESD保护电路，包括：上拉网络单元、第一下拉网络单元以及第二下拉网络单元；
上拉网络单元包括上RC单元，上拉网络单元一端通过上RC单元连接电源，一端直接连接电源，一端连接第二下拉网络单元，一端连接第一下拉网络单元；
第一下拉网络单元一端连接电源，一端连接地，一端连接上拉网络单元和第二下拉网络单元；
第二下拉网络单元连接于电源和地之间并连接上拉网络单元和第一下拉网络单元；
上RC单元，用于在电源发生ESD时，使上RC单元连接电源的一端与另一端形成压差；
上拉网络单元，用于在电源未发生ESD时呈关闭状态，在电源发生ESD时在上RC单元形成的压差作用下呈开启状态；
第一下拉网络单元，用于在电源未发生ESD或在电源发生ESD时均保持开启状态；
第二下拉网络单元，用于在上拉网络单元关闭、第一下拉网络单元开启时，呈关闭状态，使电源和地之间不形成导电通路，无电荷泄放；用于在上拉网络单元、第一下拉网络单元均开启时，呈开启状态，在电源和地之间形成导电通路，泄放电荷。
进一步，上拉网络单元包括上RC单元、PMOS管MP2、PMOS管MP3，第一下拉网络单元包括下RC单元、NMOS管MN2，第二下拉网络单元包括NMOS管MN3、NMOS管MN4；
PMOS管MP2的栅极通过上RC单元连接电源，源极连接电源，漏极连接PMOS管MP3的源极和NMOS管MN3的栅极；
PMOS管MP3的漏极连接NMOS管MN2的漏极和NMOS管MN4的栅极，PMOS管MP3的栅极连接偏置电压提供端；
NMOS管MN2的源极接地，栅极通过下RC单元连接电源；
NMOS管MN3的漏极连接电源，源极连接NMOS管MN4的漏极；
NMOS管MN4的源极接地。
进一步，上RC单元包括电容C1和电阻R4，电容C1一端接地，另一端连接PMOS管MP2的栅极和电阻R4一端，电阻R4另一端接电源。
进一步，下RC单元包括电容C2和电阻R5，电容C2的一端连接NMOS管MN2的栅极和电阻R5一端，电容C2另一端接地，电阻R5另一端连接电源。
进一步，还包括：
第一隔离单元，连接于上拉网络单元和电源之间，用于将电源信号与上拉网络单元进行隔离；
第二隔离单元，连接于第一下拉网络单元和电源之间，用于将地信号与第一下拉网络单元进行隔离。
进一步，第一隔离单元，包括PMOS管MP1，设于电阻R4和电容C1之间，其漏极连接PMOS管MP2的栅极，源极连接电阻R4，栅极连接偏置电压提供端；
第二隔离单元，包括NMOS管MN1，设于电阻R5和电容C2之间，其漏极连接NMOS管MN2的栅极，源极连接电阻R5，栅极连接偏置电压提供端。
进一步，还包括偏置单元，连接于电源和地之间，用于提供偏置电压，偏置单元包括依次串联的电阻R1、电阻R2、电阻R3，电阻R1连接电源，电阻R3连接地，电阻R1和电阻R2之间的节点vb1连接PMOS管MP1的栅极，电阻R2和电阻R3之间的节点vb2连接PMOS管MP1的栅极和PMOS管MP3的栅极。
进一步，还包括:
第一限压单元，连接上拉网络单元，用于对PMOS管MP2和PMOS管MP3的栅极电压进行限压保护；
第二限压单元，连接第一下拉网络单元，用于对NMOS管MN2的栅极进行限压保护。
进一步，第一限压单元包括稳压二极管D1，其P极连接PMOS管MP2的栅极、N极连接电源；第二限压单元包括稳压二极管D2，其N极连接NMOS管MN2的栅极、P极连接地。
一种ESD保护电路的实现方法，通过如下步骤实现：
当ESD保护电路工作在非静电泄放模式时，PMOS管MP2的栅极为高电平，PMOS管MP2关闭，NMOS管MN2的栅极为高电平，NMOS管MN2导通，NMOS管MN3的栅极、NMOS管MN4的栅极被下拉至低电平，NMOS管MN3和NMOS管MN4关闭，电源和地之间没有泄放路径，电路工作在低电流状态；
当ESD保护电路工作在静电泄放模式时，PMOS管MP2的栅极、NMOS管MN2的栅极为高电平，上RC单元形成的RC滤波效应控制，使电源上的ESD电压不能立即传递到PMOS管MP2的栅极、NMOS管MN2的栅极，PMOS管MP2的栅极和电源间形成压差，使PMOS管MP2导通，NMOS管MN3的栅极电平变高，当NMOS管MN3的栅极电平电压超过PMOS管MP3的栅极连接的偏置电压提供端的偏置电压时，PMOS管MP3导通，NMOS管MN4电平由低变高，引起NMOS管MN4导通，在电源和地之间形成泄放通路，对电源上的静电进行泄放，当泄放完成后，PMOS管MP2的栅极和电源间的压差减小，导致PMOS管MP2关闭，由于NMOS管MN2保持导通，NMOS管MN3的栅极、NMOS管MN4的栅极会被下拉至低电平，使NMOS管MN3和NMOS管MN4关闭，电源和地之间的通路消失，电路进入非静电泄放模式，通过上述过程防止电路被电源ESD损坏。
本发明的有益效果在于：
1、适用于将低压器件用于高压供电电路的ESD保护，降低ESD保护电路对供电电压的敏感度，防止器件损坏；
2、静电泄放机制具有可靠性高，低静态电流的特点；
3、本发明结构简单，易于实施，降低制造成本。
附图说明
本文描述的附图只是为了说明所选实施例，而不是所有可能的实施方案，更不是意图限制本发明的范围。
图1为常见ESD失效模式。
图2为现有技术常用ESD保护电路结构图。
图3为本申请实施例的一种结构框图。
图4为本申请实施例的又一种结构框图。
图5为本申请实施例的详细电路结构图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明做进一步的详细描述。
实施例一
本实例提供一种ESD保护电路，如图3所示，包括：上拉网络单元、第一下拉网络单元以及第二下拉网络单元。
上拉网络单元包括上RC单元，上拉网络单元一端通过上RC单元连接电源，一端直接连接电源，一端连接第二下拉网络单元，一端连接第一下拉网络单元；第一下拉网络单元一端连接电源，一端连接地，一端连接上拉网络单元和第二下拉网络单元；第二下拉网络单元连接于电源和地之间并连接上拉网络单元和第一下拉网络单元。
当电源未发生ESD时，上拉网络单元关闭，第一下拉网络单元开启，第二下拉网络单元关闭，电源和地之间不会形成导电通路，无电荷泄放；
当电源发生ESD，第一下拉网络单元开开启，同时，上RC单元连接电源的一端与另一端形成压差，使上拉网络单元呈开启状态，从而使得第二下拉网络单元开启，在电源和地之间形成导电通路，发生电荷泄放，防止电路被ESD损坏。
作为本实例的进一步详细实施方案，如图5所示：
上拉网络单元包括上RC单元、PMOS管MP2、PMOS管MP3，第一下拉网络单元包括下RC单元、NMOS管MN2，第二下拉网络单元包括NMOS管MN3、NMOS管MN4。
PMOS管MP2的栅极通过上RC单元连接电源，源极连接电源，漏极连接PMOS管MP3的源极和NMOS管MN3的栅极，连接节点为n5；PMOS管MP3的漏极连接NMOS管MN2的漏极和NMOS管MN4的栅极，连接节点为n6，PMOS管MP3的栅极连接偏置电压提供端；NMOS管MN2的源极接地，栅极通过下RC单元连接电源；NMOS管MN3的漏极连接电源，源极连接NMOS管MN4的漏极，为节点n7；NMOS管MN4的源极接地。
当ESD保护电路工作在非静电泄放模式时，PMOS管MP2的栅极对应的节点n3为高电平，PMOS管MP2关闭，NMOS管MN2的栅极对应的节点n4为高电平，NMOS管MN2导通，NMOS管MN3的栅极、NMOS管MN4的栅极分别对应的节点节点n5、n6被下拉至低电平，NMOS管MN3和NMOS管MN4关闭，电源和地之间没有泄放路径，电路工作在低电流状态；
当ESD保护电路工作在静电泄放模式时，PMOS管MP2的栅极、NMOS管MN2的栅极分别对应的节点n3、n4为高电平，上RC单元形成的RC滤波效应控制，使电源上的ESD电压不能立即传递到节点n3、n4，PMOS管MP2的栅极和电源间形成压差，使PMOS管MP2导通，NMOS管MN3的栅极对应的节点n5电平变高，当节点n5电压超过PMOS管MP3的栅极连接的偏置电压提供端的偏置电压时，PMOS管MP3导通，NMOS管MN4的栅极对应的节点n6电平由低变高，引起NMOS管MN4导通，在电源和地之间形成泄放通路，对电源上的静电进行泄放，当泄放完成后，节点n3和电源间的压差减小，导致PMOS管MP2关闭，由于NMOS管MN2保持导通，节点n5、n6会被下拉至低电平，使NMOS管MN3和NMOS管MN4关闭，电源和地之间的通路消失，电路进入非静电泄放模式，通过上述过程防止电路被电源ESD损坏。
作为更进一步的实施方式：
上RC单元RC单元包括电容C1和电阻R4，电容C1一端接地，另一端连接PMOS管MP2的栅极，连接节点为n3，该端同时向电阻R4一端连接，电阻R4另一端接电源。
下RC单元包括电容C2和电阻R5，电容C2的一端连接NMOS管MN2的栅极和电阻R5一端，电容C2另一端接地，电阻R5另一端连接电源。
作为上述实例的优选实施方式，如图4所示：
还包括：第一隔离单元和第二隔离单元，用于使上拉和下拉网络中的器件栅源电压、栅漏电压工作在安全区。
第一隔离单元连接于上拉网络单元和电源之间，用于将电源信号与上拉网络单元进行隔离。具体的，如图5所示，第一隔离单元，包括PMOS管MP1，设于电阻R4和电容C1之间，其漏极连接PMOS管MP2的栅极，源极连接电阻R4，连接节点为n1，栅极连接偏置电压提供端。
第二隔离单元连接于第一下拉网络单元和电源之间，用于将地信号与第一下拉网络单元进行隔离。具体的，如图5所示，第二隔离单元，包括NMOS管MN1，设于电阻R5和电容C2之间，其漏极连接NMOS管MN2的栅极，源极连接电阻R5，连接节点为n2，栅极连接偏置电压提供端。
作为更加具体的实施方式，如图4所示，还包括偏置单元，连接于电源和地之间，用于提供偏置电压。
具体的，如图5所示，偏置单元包括依次串联的电阻R1、电阻R2、电阻R3，电阻R1连接电源，电阻R3连接地，输出偏置电压vb1和vb2，电阻R1和电阻R2之间的节点vb1连接PMOS管MP1的栅极，电阻R2和电阻R3之间的节点vb2连接PMOS管MP1的栅极和PMOS管MP3的栅极。
作为偏置单元的替代方案，也可以采用由二极管接法的PMOS管串联或二极管接法的NMOS实现偏置单元。
作为上述实例的另一种优选实施方式，如图4所示，还包括第一限压单元和二限压单元。
如图5所示，第一限压单元连接上拉网络单元，用于对PMOS管MP2和PMOS管MP3的栅极电压进行限压保护；第二限压单元连接第一下拉网络单元， 用于对NMOS管MN2的栅极进行限压保护。
具体的，第一限压单元包括稳压二极管D1，其P极连接PMOS管MP2的栅极、N极连接电源；第二限压单元包括稳压二极管D2，其N极连接NMOS管MN2的栅极、P极连接地。
以上仅为本发明的优选实施例，并不表示是唯一的或是限制本发明。本领域技术人员应理解，在不脱离本发明的范围情况下，对本发明进行的各种改变或同等替换，均属于本发明保护的范围。

Claims (5)

1.一种ESD保护电路，其特征在于，包括：上拉网络单元、第一下拉网络单元以及第二下拉网络单元；
上拉网络单元包括上RC单元，上拉网络单元一端通过上RC单元连接电源，一端直接连接电源，一端连接第二下拉网络单元，一端连接第一下拉网络单元；
第一下拉网络单元一端连接电源，一端连接地，一端连接上拉网络单元和第二下拉网络单元；
第二下拉网络单元连接于电源和地之间并连接上拉网络单元和第一下拉网络单元；
上RC单元，用于在电源发生ESD时，使上RC单元连接电源的一端与另一端形成压差；
上拉网络单元，用于在电源未发生ESD时呈关闭状态，在电源发生ESD时在上RC单元形成的压差作用下呈开启状态；
第一下拉网络单元，用于在电源未发生ESD或在电源发生ESD时均保持开启状态；
第二下拉网络单元，用于在上拉网络单元关闭、第一下拉网络单元开启时，呈关闭状态，使电源和地之间不形成导电通路，无电荷泄放；用于在上拉网络单元、第一下拉网络单元均开启时，呈开启状态，在电源和地之间形成导电通路，泄放电荷；
其中，上拉网络单元包括上RC单元、PMOS管MP2、PMOS管MP3，第一下拉网络单元包括下RC单元、NMOS管MN2，第二下拉网络单元包括NMOS管MN3、NMOS管MN4；PMOS管MP2的栅极通过上RC单元连接电源，源极连接电源，漏极连接PMOS管MP3的源极和NMOS管MN3的栅极；PMOS管MP3的漏极连接NMOS管MN2的漏极和NMOS管MN4的栅极，PMOS管MP3的栅极连接偏置电压提供端；NMOS管MN2的源极接地，栅极通过下RC单元连接电源；NMOS管MN3的漏极连接电源，源极连接NMOS管MN4的漏极；NMOS管MN4的源极接地；
上RC单元包括电容C1和电阻R4，电容C1一端接地，另一端连接PMOS管MP2的栅极和电阻R4一端，电阻R4另一端接电源；
下RC单元包括电容C2和电阻R5，电容C2的一端连接NMOS管MN2的栅极和电阻R5一端，电容C2另一端接地，电阻R5另一端连接电源；
所述ESD保护电路还包括：
第一隔离单元，连接于上拉网络单元和电源之间，用于将电源信号与上拉网络单元进行隔离，包括PMOS管MP1，设于电阻R4和电容C1之间，其漏极连接PMOS管MP2的栅极，源极连接电阻R4，栅极连接偏置电压提供端；
第二隔离单元，连接于第一下拉网络单元和电源之间，用于将地信号与第一下拉网络单元进行隔离，包括NMOS管MN1，设于电阻R5和电容C2之间，其漏极连接NMOS管MN2的栅极，源极连接电阻R5，栅极连接偏置电压提供端。
2.根据权利要求1所述的ESD保护电路，其特征在于：还包括偏置单元，连接于电源和地之间，用于提供偏置电压，偏置单元包括依次串联的电阻R1、电阻R2、电阻R3，电阻R1连接电源，电阻R3连接地，电阻R1和电阻R2之间的节点vb1连接PMOS管MP1的栅极，电阻R2和电阻R3之间的节点vb2连接PMOS管MP1的栅极和PMOS管MP3的栅极。
3.根据权利要求1所述的ESD保护电路，其特征在于：还包括:
第一限压单元，连接上拉网络单元，用于对PMOS管MP2和PMOS管MP3的栅极电压进行限压保护；
第二限压单元，连接第一下拉网络单元，用于对NMOS管MN2的栅极进行限压保护。
4.根据权利要求3所述的ESD保护电路，其特征在于：第一限压单元包括稳压二极管D1，其P极连接PMOS管MP2的栅极、N极连接电源；第二限压单元包括稳压二极管D2，其N极连接NMOS管MN2的栅极、P极连接地。
5.一种如权利要求1~4中任意一项所述的ESD保护电路的实现方法，其特征在于，通过如下步骤实现：
当ESD保护电路工作在非静电泄放模式时，PMOS管MP2的栅极为高电平，PMOS管MP2关闭，NMOS管MN2的栅极为高电平，NMOS管MN2导通，NMOS管MN3的栅极、NMOS管MN4的栅极被下拉至低电平，NMOS管MN3和NMOS管MN4关闭，电源和地之间没有泄放路径，电路工作在低电流状态；
当ESD保护电路工作在静电泄放模式时，PMOS管MP2的栅极、NMOS管MN2的栅极为高电平，上RC单元形成的RC滤波效应控制，使电源上的ESD电压不能立即传递到PMOS管MP2的栅极、NMOS管MN2的栅极，PMOS管MP2的栅极和电源间形成压差，使PMOS管MP2导通，NMOS管MN3的栅极电平变高，当NMOS管MN3的栅极电平电压超过PMOS管MP3的栅极连接的偏置电压提供端的偏置电压时，PMOS管MP3导通，NMOS管MN4电平由低变高，引起NMOS管MN4导通，在电源和地之间形成泄放通路，对电源上的静电进行泄放，当泄放完成后，PMOS管MP2的栅极和电源间的压差减小，导致PMOS管MP2关闭，由于NMOS管MN2保持导通，NMOS管MN3的栅极、NMOS管MN4的栅极会被下拉至低电平，使NMOS管MN3和NMOS管MN4关闭，电源和地之间的通路消失，电路进入非静电泄放模式，通过上述过程防止电路被电源ESD损坏。
CN202110037136.XA 2021-01-12 2021-01-12 Esd保护电路及其实现方法 Active CN112653114B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110037136.XA CN112653114B (zh) 2021-01-12 2021-01-12 Esd保护电路及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110037136.XA CN112653114B (zh) 2021-01-12 2021-01-12 Esd保护电路及其实现方法

Publications (2)

Publication Number Publication Date
CN112653114A CN112653114A (zh) 2021-04-13
CN112653114B true CN112653114B (zh) 2023-09-01

Family

ID=75367971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110037136.XA Active CN112653114B (zh) 2021-01-12 2021-01-12 Esd保护电路及其实现方法

Country Status (1)

Country Link
CN (1) CN112653114B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958537A (zh) * 2009-07-17 2011-01-26 上海沙丘微电子有限公司 高压esd保护电路
CN103001200A (zh) * 2012-12-14 2013-03-27 北京大学 多重rc触发电源钳位esd保护电路
CN105577166A (zh) * 2015-12-15 2016-05-11 珠海市杰理科技有限公司 电平移位电路和电源装置
CN111193249A (zh) * 2020-01-06 2020-05-22 西安理工大学 一种可同时用于静电放电和浪涌保护的箝位电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958537A (zh) * 2009-07-17 2011-01-26 上海沙丘微电子有限公司 高压esd保护电路
CN103001200A (zh) * 2012-12-14 2013-03-27 北京大学 多重rc触发电源钳位esd保护电路
CN105577166A (zh) * 2015-12-15 2016-05-11 珠海市杰理科技有限公司 电平移位电路和电源装置
CN111193249A (zh) * 2020-01-06 2020-05-22 西安理工大学 一种可同时用于静电放电和浪涌保护的箝位电路

Also Published As

Publication number Publication date
CN112653114A (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
US10096994B2 (en) Transient-triggered DC voltage-sustained power-rail ESD clamp circuit
US7397280B2 (en) High-voltage tolerant power-rail ESD clamp circuit for mixed-voltage I/O interface
CN111193249B (zh) 一种可同时用于静电放电和浪涌保护的箝位电路
US6965503B2 (en) Electro-static discharge protection circuit
US9425616B2 (en) RC triggered ESD protection device
US7522395B1 (en) Electrostatic discharge and electrical overstress protection circuit
CN105680433A (zh) 一种esd电源钳位保护电路
WO2021018040A1 (zh) 一种电源钳位esd保护电路及集成电路结构
EP3975248B1 (en) Electrostatic discharge protection circuit
CN100502193C (zh) 高电压输入输出缓冲电路结构
CN110957713B (zh) 一种静电放电箝位电路
WO2022005831A1 (en) Circuit techniques for enhanced electrostatic discharge (esd) robustness
CN112436495A (zh) 基于人体模型的esd保护电路
CN112448378A (zh) 静电保护电路
CN112653114B (zh) Esd保护电路及其实现方法
KR100313154B1 (ko) 정전기방전 보호회로
Liu et al. Design and Optimization of the NAND ESD Clamp in CMOS Technology
US10177135B2 (en) Integrated circuit and electrostatic discharge protection circuit thereof
CN102064813A (zh) 防止闩锁的电路
CN112039040A (zh) 一种esd电源钳位电路、无线设备及芯片
CN102064815A (zh) 防止闩锁的电路
Cao et al. A low-leakage power clamp ESD protection circuit with prolonged ESD discharge time and compact detection network
CN118249304B (zh) 纳米工艺低漏电静电放电箝位电路
CN113258920B (zh) 一种信号电平转换电路
CN116682819A (zh) 静电释放保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant