CN112652711A - 一种选通管材料、选通管单元及其制备方法 - Google Patents
一种选通管材料、选通管单元及其制备方法 Download PDFInfo
- Publication number
- CN112652711A CN112652711A CN202011447882.8A CN202011447882A CN112652711A CN 112652711 A CN112652711 A CN 112652711A CN 202011447882 A CN202011447882 A CN 202011447882A CN 112652711 A CN112652711 A CN 112652711A
- Authority
- CN
- China
- Prior art keywords
- gate tube
- tube material
- equal
- electrode layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Silicon Compounds (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种选通管材料、选通管单元及其制备方法,属于微纳米电子技术领域。所述选通管材料为包括Si及M的化合物,其中,M为S或者Se,所述选通管材料的化学通式为SixMy,其中,x、y为元素的原子百分比,且16.67≤x≤50、50≤y≤83.33,x+y=100。该选通管材料仅由Si和M(M为S或者Se)两种元素构成,组分简单,易于控制,有效减轻了相分离引起的负面影响,改善了器件的可靠性与循环能力。Si‑M的结合能较Si‑Te大,所形成的共价键更强,阻碍了结晶所需的原子运动,故结晶温度提高,改善了材料的热稳定性,可以承受更高的工作电流或工作温度。
Description
技术领域
本发明涉及微纳米电子技术领域,特别涉及一种选通管材料、选通管单元及其制备方法。
背景技术
伴随着科技发展,大数据时代下的海量信息存储和处理成了人们的当务之急。因此,科研人员正努力探索密度更高、速度更快、成本更低的新型存储技术,包括相变存储器、阻变存储器、铁电存储器等等。而为了进一步提升存储密度,人们开发了基于crossbar阵列的三维存储结构。然而,漏电流的存在会导致读写错误并增加器件功耗,不利于大规模阵列集成,限制了存储密度的提高。选通管技术就是为了解决这一问题而提出的。在低电压下,选通管处于电阻很高的关断状态,但是一旦所加电压高于阈值,选通管开启,阻值显著降低。通过将存储单元与选通管串联,可以通过控制选通管开关状态来减轻漏电流带来的负面影响。
对于选通管器件,主要的性能要求包括循环次数多、开关比大、漏电流低以及开关速度快等。但是目前的各类选通管技术仍存在着不少缺陷,无法满足所提及的多种性能要求。例如,基于Se的代表材料是AsTeGeSiSe,尽管具备高面电流密度和高循环特性,但操作电压很大且组分过于复杂。而另一类主流材料是Te基材料,但是Te的存在会产生很大的副作用。Te的低熔点和高蒸气压使其容易发生扩散,出现相分离使得器件性能劣化甚至失效,同时Te有毒,可能对环境和人体带来危害。
发明内容
为了满足开发组分简单、无毒安全且选通特性优秀的高性能选通管的需求,本发明实施例提供了一种选通管材料、选通管单元及其制备方法。所述技术方案如下:
一方面,本发明实施例提供了一种选通管材料,所述选通管材料为包括Si及M的化合物,其中,M为S或者Se,所述选通管材料的化学通式为SixMy,其中,x、y为元素的原子百分比,且16.67≤x≤50、50≤y≤83.33,x+y=100。
可选地,在所述SixMy中,20≤x≤50、50≤y≤80。
另一方面,本发明实施例还提供了一种选通管单元,所述选通管单元包括:
底电极层、位于所述底电极层上的选通管材料层,以及位于所述选通管材料层上的顶电极层,其中,所述选通管材料层的选通管材料为包括Si及M的化合物,其中,M为S或者Se,所述选通管材料的化学通式为SixMy,其中,x、y为元素的原子百分比,且16.67≤x≤50、50≤y≤83.33,x+y=100。
可选地,在所述SixMy中,20≤x≤50、50≤y≤80。
可选地,所述顶电极层的材料包括钛、氮化钛、银、金、铜、铝、钨和铂中的一种或者多种制成,所述顶电极层的厚度为50~80nm。
可选地,所述底电极层的材料包括钛、氮化钛、银、金、铜、铝、钨和铂中的一种或者多种制成,所述底电极层的厚度为120~150nm。
可选地,所述选通管材料层的厚度为10~100nm。
另一方面,本发明实施例还提供了一种选通管单元的制备方法,所述制备方法包括:
形成底电极层;
在所述底电极层上形成选通管材料层,所述选通管材料层的选通管材料为包括Si及M的化合物,其中,M为S或者Se,所述选通管材料的化学通式为SixMy,其中,x、y为元素的原子百分比,且16.67≤x≤50、50≤y≤83.33,x+y=100;
在所述选通管材料层上形成顶电极层。
可选地,在所述SixMy中,20≤x≤50、50≤y≤80。
可选地,形成所述底电极层、所述选通材料层、所述顶电极层的方法为溅射法、蒸镀法、化学气相沉积法、原子层沉积法、脉冲激光沉积法、分子束外延法中的一种。
本发明实施例提供的技术方案带来的有益效果至少包括:
1、该选通管材料仅由Si和M(M为S或者Se)两种元素构成,组分简单,易于控制,有效减轻了相分离引起的负面影响,改善了器件的可靠性与循环能力。
2、Si-M(M为S或者Se)的结合能较Si-Te大,所形成的共价键更强,阻碍了结晶所需的原子运动,故结晶温度提高,改善了材料的热稳定性,可以承受更高的工作电流或工作温度。
3、Si-M的大带隙有利于实现更小的漏电流和更好的选通特性,同时,避免了Te所带来的毒性污染,是绿色安全的新型选通管材料。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种选通管单元的结构示意图;
图2是本发明实施例提供的一种选通管单元的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种选通管材料,选通管材料为包括Si及M的化合物,其中,M为S或者Se,选通管材料的化学通式为SixMy,其中,x、y为元素的原子百分比,且16.67≤x≤50、50≤y≤83.33,x+y=100。
可选地,在SixMy中,20≤x≤50、50≤y≤80。
需要说明的是,该选通管材料在电信号操作下可以实现高阻态到低阻态的瞬时转变,且在撤去电信号操作时瞬时自发返回到高阻态。
由于该选通管材料仅由Si和M(M为S或者Se)两种元素构成,组分简单,易于控制,有效减轻了相分离引起的负面影响,改善了器件的可靠性与循环能力。Si-M(M为S或者Se)的结合能较Si-Te大,所形成的共价键更强,阻碍了结晶所需的原子运动,故结晶温度提高,改善了材料的热稳定性,可以承受更高的工作电流或工作温度。
可选地,可对该选通管材料进行掺杂,掺杂元素包括Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Al、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Hf、Ta及W中的至少一种。上述掺杂元素可以调控改善基于该选通管材料的选通管单元的阈值电压、面电流密度、开关比以及循环特性等性能。
可选地,可对该选通管材料进行掺杂,掺杂元素包括C、N、Si、O、SiO2、SiN及SiC中的至少一种。上述掺杂元素可以调控改善基于该选通管材料的选通管单元的热稳定性、漏电流以及一致性等性能。
以上元素掺杂可以通过多靶共溅射、贴片溅射、离子注入、热扩散等方式实现。
本发明实施例还提供了一种选通管单元,图1是本发明实施例提供的一种选通管单元的结构示意图,如图1所示。
选通管单元包括底电极层101、位于底电极层101上的选通管材料层102,以及位于选通管材料层102上的顶电极层103,其中,选通管材料层102的选通管材料为包括Si及M的化合物,其中,M为S或者Se,选通管材料的化学通式为SixMy,其中,x、y为元素的原子百分比,且16.67≤x≤50、50≤y≤83.33,x+y=100。
可选地,在SixMy中,20≤x≤50、50≤y≤80。
需要说明的是,该选通管材料在电信号操作下可以实现高阻态到低阻态的瞬时转变,且在撤去电信号操作时瞬时自发返回到高阻态。
可选地,顶电极层103的材料包括钛、氮化钛、银、金、铜、铝、钨和铂中的一种或者多种制成,顶电极层103的厚度为50~80nm。
在一些实施例中,顶电极层103的厚度为80nm。在其他实施例中,顶电极层103的厚度可以为50nm、55nm、60nm、65nm、70nm或75nm等。
可选地,底电极层101的材料包括钛、氮化钛、银、金、铜、铝、钨和铂中的一种或者多种制成,底电极层101的厚度为120~150nm。
在一些实施例中,底电极层101的厚度为150nm。在其他实施例中,顶电极层103的厚度可以为120nm、125nm、130nm、135nm、140nm或145nm等。
可选地,选通管材料层102的厚度为10~100nm。在一些实施例中,选通管材料层102的厚度为100nm。在其他实施例中,选通管材料层102的厚度可以为10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm或90nm等。
本发明实施例还提供了一种选通管单元的制备方法,图2是本发明实施例提供的一种选通管单元的制备方法的流程图,如图2所示,该方法包括:
S11:形成底电极层;
S12:在底电极层上形成选通管材料层,选通管材料层的选通管材料为包括Si及M的化合物,其中,M为S或者Se,选通管材料的化学通式为SixMy,其中,x、y为元素的原子百分比,且16.67≤x≤50、50≤y≤83.33,x+y=100;
可选地,在SixMy中,20≤x≤50、50≤y≤80。
需要说明的是,该选通管材料在电信号操作下可以实现高阻态到低阻态的瞬时转变,且在撤去电信号操作时瞬时自发返回到高阻态。
由于该选通管材料仅由Si和M(M为S或者Se)两种元素构成,组分简单,易于控制,有效减轻了相分离引起的负面影响,改善了器件的可靠性与循环能力。Si-M(M为S或者Se)的结合能较Si-Te大,所形成的共价键更强,阻碍了结晶所需的原子运动,故结晶温度提高,改善了材料的热稳定性,可以承受更高的工作电流或工作温度。
S13:在选通管材料层上形成顶电极层。
可选地,形成底电极层、选通材料层、顶电极层的方法可以为溅射法、蒸镀法、化学气相沉积法、原子层沉积法、脉冲激光沉积法、分子束外延法中的一种。
下面通过具体实施例进行介绍,上述选通管单元及其制备方法:
实施例1
本实施例提供的一种选通管单元,包括底电极层、位于底电极层上的选通管材料层,以及位于选通管材料层上的顶电极层。其中,底电极层的材料为W,底电极层的厚度为150nm,选通管材料层为Si50S50,选通层的厚度为100nm,顶电极层的材料为Al,顶电极层的厚度为80nm。
本实施例提供的一种选通管单元制备方法,包括:
S11:形成底电极层。
具体地,采用溅射法形成底电极层,底电极层的材料为W,底电极层的厚度为150nm。
S12:在底电极层上形成选通管材料层。
具体地,通过将Si靶和S靶共溅射形成选通管材料为Si50S50。
可以想到地,也可以调节溅射功率,以在本申请的范围内调节Si和S元素百分比,形成Si20S80、Si30S70或Si40S60。
S13:在选通管材料层上,采用溅射法形成形成顶电极层。
具体地,采用溅射法形成顶电极层,顶电极层的材料为W,顶电极层的厚度为80nm。
实施例2
本实施例提供的一种选通管单元,包括底电极层、位于底电极层上的选通管材料层,以及位于选通管材料层上的顶电极层。其中,底电极层的材料为W,底电极层的厚度为150nm,选通管材料层为Si40Se60,选通层的厚度为100nm,顶电极层的材料为Al,顶电极层的厚度为80nm。
本实施例提供的一种选通管单元制备方法,包括:
S11:形成底电极层。
具体地,采用溅射法形成底电极层,底电极层的材料为W,底电极层的厚度为150nm。
S12:在底电极层上形成选通管材料层。
具体地,通过将Si靶和Se靶共溅射形成选通管材料为Si40Se60。
可以想到地,也可以调节溅射功率,以在本申请的范围内调节Si和S元素百分比,形成Si20Se80、Si30Se70或Si50Se50。
S13:在选通管材料层上,采用溅射法形成形成顶电极层。
具体地,采用溅射法形成顶电极层,顶电极层的材料为W,顶电极层的厚度为80nm。
以上仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种选通管材料,其特征在于,所述选通管材料为包括Si及M的化合物,其中,M为S或者Se,所述选通管材料的化学通式为SixMy,其中,x、y为元素的原子百分比,且16.67≤x≤50、50≤y≤83.33,x+y=100。
2.根据权利要求1所述的选通管材料,其特征在于,在所述SixMy中,20≤x≤50、50≤y≤80。
3.一种选通管单元,其特征在于,所述选通管单元包括:
底电极层、位于所述底电极层上的选通管材料层,以及位于所述选通管材料层上的顶电极层,其中,所述选通管材料层的选通管材料为包括Si及M的化合物,其中,M为S或者Se,所述选通管材料的化学通式为SixMy,其中,x、y为元素的原子百分比,且16.67≤x≤50、50≤y≤83.33,x+y=100。
4.根据权利要求3所述的选通管单元,其特征在于,在所述SixMy中,20≤x≤50、50≤y≤80。
5.根据权利要求3或4所述的选通管单元,其特征在于,所述顶电极层的材料包括钛、氮化钛、银、金、铜、铝、钨和铂中的一种或者多种制成,所述顶电极层的厚度为50~80nm。
6.根据权利要求3或4所述的选通管单元,其特征在于,所述底电极层的材料包括钛、氮化钛、银、金、铜、铝、钨和铂中的一种或者多种制成,所述底电极层的厚度为120~150nm。
7.根据权利要求3或4所述的选通管单元,其特征在于,所述选通管材料层的厚度为10~100nm。
8.一种选通管单元的制备方法,其特征在于,所述制备方法包括:
形成底电极层;
在所述底电极层上形成选通管材料层,所述选通管材料层的选通管材料为包括Si及M的化合物,其中,M为S或者Se,所述选通管材料的化学通式为SixMy,其中,x、y为元素的原子百分比,且16.67≤x≤50、50≤y≤83.33,x+y=100;
在所述选通管材料层上形成顶电极层。
9.根据权利要求8所述的制备方法,其特征在于,在所述SixMy中,20≤x≤50、50≤y≤80。
10.根据权利要求8所述的制备方法,其特征在于,形成所述底电极层、所述选通材料层、所述顶电极层的方法为溅射法、蒸镀法、化学气相沉积法、原子层沉积法、脉冲激光沉积法、分子束外延法中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011447882.8A CN112652711B (zh) | 2020-12-09 | 2020-12-09 | 一种选通管材料、选通管单元及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011447882.8A CN112652711B (zh) | 2020-12-09 | 2020-12-09 | 一种选通管材料、选通管单元及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112652711A true CN112652711A (zh) | 2021-04-13 |
CN112652711B CN112652711B (zh) | 2023-05-12 |
Family
ID=75353782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011447882.8A Active CN112652711B (zh) | 2020-12-09 | 2020-12-09 | 一种选通管材料、选通管单元及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112652711B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115084369A (zh) * | 2022-06-21 | 2022-09-20 | 华中科技大学 | 一种选通管材料、选通管单元及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7382647B1 (en) * | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
CN106601907A (zh) * | 2016-12-14 | 2017-04-26 | 中国科学院上海微系统与信息技术研究所 | 一种选通管材料、选通管单元及其制作方法 |
CN111129070A (zh) * | 2019-11-27 | 2020-05-08 | 中国科学院上海微系统与信息技术研究所 | 一种选通管材料、选通管单元以及其制作方法 |
CN111326651A (zh) * | 2018-12-17 | 2020-06-23 | 中国科学院上海微系统与信息技术研究所 | 一种ots材料、选通器单元及其制备方法 |
CN111725395A (zh) * | 2019-11-27 | 2020-09-29 | 中国科学院上海微系统与信息技术研究所 | 一种选通管材料、选通管单元以及其制作方法 |
-
2020
- 2020-12-09 CN CN202011447882.8A patent/CN112652711B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7382647B1 (en) * | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
CN106601907A (zh) * | 2016-12-14 | 2017-04-26 | 中国科学院上海微系统与信息技术研究所 | 一种选通管材料、选通管单元及其制作方法 |
CN111326651A (zh) * | 2018-12-17 | 2020-06-23 | 中国科学院上海微系统与信息技术研究所 | 一种ots材料、选通器单元及其制备方法 |
CN111129070A (zh) * | 2019-11-27 | 2020-05-08 | 中国科学院上海微系统与信息技术研究所 | 一种选通管材料、选通管单元以及其制作方法 |
CN111725395A (zh) * | 2019-11-27 | 2020-09-29 | 中国科学院上海微系统与信息技术研究所 | 一种选通管材料、选通管单元以及其制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115084369A (zh) * | 2022-06-21 | 2022-09-20 | 华中科技大学 | 一种选通管材料、选通管单元及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112652711B (zh) | 2023-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7033856B2 (en) | Spacer chalcogenide memory method | |
CN101582485B (zh) | 掺杂改性的相变材料及含该材料的相变存储器单元及其制备方法 | |
TW201042731A (en) | Buried silicide structure and method for making | |
WO2020215423A1 (zh) | 一种相变材料、相变存储单元及其制备方法 | |
CN100500924C (zh) | 一种金属纳米晶薄膜的制备方法 | |
CN111463346B (zh) | 一种ots选通材料、ots选通单元及其制备方法和存储器 | |
US20190172871A1 (en) | Selector Device Incorporating Conductive Clusters for Memory Applications | |
WO2015007108A1 (zh) | 相变存储单元及其制备方法 | |
CN110504271A (zh) | 存储器与集成电路的制造方法 | |
CN112242487B (zh) | 一种具有类超晶格结构的选通管及其制备方法 | |
CN112652711B (zh) | 一种选通管材料、选通管单元及其制备方法 | |
CN112652714B (zh) | 一种相变存储器阵列的制备方法 | |
CN103427022A (zh) | 包含三明治型电极的相变存储结构及其制备方法 | |
CN110061126A (zh) | 一种磁性随机存储器记忆单元及其制造方法 | |
CN102593350A (zh) | 相变存储单元及其制作方法 | |
CN103531710B (zh) | 一种高速低功耗相变存储器单元及其制备方法 | |
CN101478030B (zh) | 包含夹层的相变存储器及制作方法 | |
CN115955843A (zh) | 一种三维相变存储器及其制备方法 | |
US11532339B2 (en) | Method for forming semiconductor memory structure | |
CN115084363A (zh) | 一种铁电半导体结型神经形态忆阻器件及其制备方法 | |
CN113078260A (zh) | 一种基于二维电子气的互补型忆阻器及其制备方法 | |
CN109888094A (zh) | 一种基于掺杂型氧化钛的选通管器件及其制备方法 | |
WO2018152697A1 (zh) | 基于过渡金属氧化物的选择器及其制备方法 | |
CN117597015A (zh) | 一种阈值开关材料、阈值开关器件及其制备方法 | |
CN117377325A (zh) | 一种氧化物存储器的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |