CN112652663A - Mos晶体管及利用离子注入提高源漏掺杂浓度的方法 - Google Patents
Mos晶体管及利用离子注入提高源漏掺杂浓度的方法 Download PDFInfo
- Publication number
- CN112652663A CN112652663A CN202011433575.4A CN202011433575A CN112652663A CN 112652663 A CN112652663 A CN 112652663A CN 202011433575 A CN202011433575 A CN 202011433575A CN 112652663 A CN112652663 A CN 112652663A
- Authority
- CN
- China
- Prior art keywords
- region
- ion implantation
- source
- doping concentration
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000005280 amorphization Methods 0.000 claims abstract description 22
- 238000002513 implantation Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 20
- 230000004913 activation Effects 0.000 claims description 11
- 239000007943 implant Substances 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 abstract description 4
- 238000001994 activation Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种MOS晶体管及利用离子注入提高源漏掺杂浓度的方法，该MOS晶体管包括具有栅极的衬底；源漏区，位于所述栅极的两侧；所述源漏区包括第一区域以及位于其上方的第二区域，所述第一区域为采用离子注入方式形成；所述第二区域为在所述第一区域上采用预非晶化注入(PAI)以及离子注入形成。该MOS晶体管中在源漏区的表层区域形成第二区域，并且该第二区域为在第一区域上进行预非晶化注入(PAI)以及离子注入形成，可提高源漏掺杂浓度。
Description
技术领域
本发明涉及集成电路加工制造技术领域，具体涉及一种MOS晶体管及利用离子注入提高源漏掺杂浓度的方法。
背景技术
金属氧化物场效应管(MOS管)的性能对整个集成电路设计好坏具有决定性的影响，在MOS工艺中形成源漏区时，离子注入是最常见的方法，为了提高MOS管的性能，需提高源漏中杂质离子的掺杂浓度。当半导体一侧掺杂浓度足够高时，半导体与金属接触耗尽区将非常窄，电子主要是场发射(Field Emission)，在导带底或接近导带底处，电子能够直接发生隧穿，从而在后段工艺中可以有效的降低源漏接触界面处接触电阻率。
现有离子注入工艺下，若直接注入过多的杂质离子，由于晶格中缺少足够的空位，且往往处于半导体晶格的间隙位置，被注入杂质离子无法得到充分激活，不仅对载流子的输运没有贡献，而且也造成大量损伤。
发明内容
本发明的主要目的在于提供一种MOS晶体管及利用离子注入提高源漏掺杂浓度的方法，该MOS晶体管中在源漏区的表层区域形成第二区域，并且该第二区域为在第一区域上进行预非晶化注入(PAI)以及离子注入形成，即在第二次离子注入之前，先用Ge/As/Si预非晶化注入(PAI)进行表面非晶化处理，然后再进行掺杂离子注入，此时掺杂原子与原晶格原子有相同的概率占据晶格原点，掺杂原子比未非晶化注入前有更多的机会占据晶格原点，然后再进行源漏退火，修复晶格结构同时激活了掺杂原子，可提高源漏掺杂浓度，以解决现有技术中MOS晶体管中的被注入杂质离子无法得到充分激活的技术问题。
根据一种或多种实施例，一种MOS晶体管包括：
具有栅极的衬底；
源漏区，位于所述栅极的两侧；
所述源漏区包括第一区域以及位于其上方的第二区域，所述第一区域为采用离子注入方式形成；所述第二区域为在所述第一区域上采用预非晶化注入(PAI)以及离子注入形成。
根据一种或多种实施例，一种利用离子注入提高源漏掺杂浓度的方法包括以下步骤：
提供具有栅极的衬底；
对所述栅极两侧的形成源漏区域进行第一次离子注入；
进行第一次退火激活处理，形成第一区域；
至少进行一次如下操作：对所述第一区域进行预非晶化注入(PAI)；对所述第一区域进行第二次离子注入；进行第二次退火激活处理，以形成第二区域。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例中利用离子注入提高源漏掺杂浓度的方法的流程框图；
图2a～图2f为本发明实施例中利用离子注入提高源漏掺杂浓度的方法的流程示意图。
图中：
100、衬底；200、栅极；300、栅极介质层；400、源漏区；500、第二区域。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
图2f示出了本发明的一种构思中MOS晶体管的部分截面图。
参考图2f，在衬底100的上方形成栅极200；衬底100可以为硅衬底。
栅极介质层300位于栅极200和衬底100之间，栅极介质层300的材料可以为二氧化硅。
源漏区400位于栅极200的两侧。
源漏区400可以采用对栅极200两侧的形成源漏区域进行离子注入的方式形成。
第一区域和第二区域500共同形成源漏区400；其中，第二区域500位于第一区域上方，第一区域可以采用离子注入方式形成；第二区域500可以采用对第一区域进行预非晶化注入(PAI)以及离子注入的方式形成。
预非晶化注入(PAI)的材料可以为锗(Ge)、砷(As)或硅(Si)。
作为本发明的一种构思，第二区域500的离子掺杂浓度由下至上呈梯度递增，也即沿第二区域500的高度方向依次递增。
作为本发明构思的一种实施方式，MOS晶体管为PMOS晶体管，源漏区400的注入离子可以为硼(B)、铝(Al)、镓(Ga)或铟(In)。
作为本发明构思的另一种实施方式，MOS晶体管为NMOS晶体管，源漏区400的注入离子可以为磷(P)、砷(As)、锑(Sb)或铋(Bi)。
图1示出了本发明的一种构思中利用离子注入提高源漏掺杂浓度的方法的流程框图；图2a～图2f示出了利用离子注入提高源漏掺杂浓度的一种实施例的各个阶段。
参考图2a，在衬底100的上方形成有栅极200；衬底100可以为硅衬底。
栅极介质层300形成在栅极200和衬底100之间，栅极介质层300的材料可以为二氧化硅。
栅极200以及栅极介质层300的形成可以采用现有技术中的常规工艺。
参考图2b，对栅极200两侧的形成源漏区域进行第一次离子注入。
参考图2c，第一次离子注入后执行第一次退火激活处理，从而在栅极200的两侧形成第一区域，在未进行后续处理操作之前，该第一区域形成源漏区400。
第一次退火激活处理可以采用快速热处理(RTP)工艺、高温尖峰退火激活(SPIKE)工艺或激光退火工艺。
作为本发明构思的一种实施方式，MOS晶体管为PMOS晶体管，源漏区400的注入离子可以为硼(B)、铝(Al)、镓(Ga)或铟(In)。
作为本发明构思的另一种实施方式，MOS晶体管为NMOS晶体管，源漏区400的注入离子可以为磷(P)、砷(As)、锑(Sb)或铋(Bi)。
在本发明构思的实施例中，以P离子为第一次注入离子进行说明，第一次离子注入的剂量可以为3e14～3e15cm-2，能量可以为1～3kev，根据SRIM仿真，其对应的离子投影射程为35～75A。
参考图2d，对第一区域进行预非晶化注入(PAI)，预非晶化注入(PAI)的材料可以为锗(Ge)、砷(As)或硅(Si)。
在第二次离子注入之前，先采用预非晶化注入(PAI)进行表面非晶化处理，预非晶化的作用是把表面打成非晶，使晶体内部产生更多空位，然后再进行掺杂离子注入，此时掺杂原子与原晶格原子有相同的概率占据晶格原点，掺杂原子比未非晶化注入前有更多的机会占据晶格原点，之后再进行源漏退火，修复晶格结构同时激活掺杂原子，可提高源漏掺杂浓度。除此之外，完全非晶化层不仅可减小离子注入的沟道效应，在退火后也可形成较好的结晶质量。
在本发明构思的实施例中，以Ge预非晶化为例进行说明，预非晶化注入的剂量可以为6e14～6e15cm-2，能量可以为1～3kev，对应的离子投影射程可以为35～65A。
参考图2e，对第一区域进行第二次离子注入，并且要保证第一次注入的深度比第二次的深；可以通过控制第二次离子注入的能量和剂量，使其与第一次注入区域形成浓度梯度，使得在第一区域的表面区域形成高掺杂的第二区域500；从而使得源漏区400形成第一区域以及位于第一区域上方的第二区域，第二区域500形成源漏区400的高掺杂区域。
在本发明构思的实施例中，以P离子为第二次注入离子进行说明，第二次离子注入的剂量可以为5e14cm-2～5e15cm-2，能量可以为1～3kev，根据SRIM仿真，其对应的离子投影射程为35～75A。
参考图2f，在第一区域的表层区域形成第二区域500；对第一区域进行预非晶化注入(PAI)后执行第二次退火激活处理，从而形成第二区域500。
第二次退火激活处理可以采用快速热处理(RTP)工艺、高温尖峰退火(SPIKE)工艺或激光退火工艺。
需要说明的是，图2a～图2f仅示出了在第一区域进行一次预非晶注入、第二次离子注入以及第二次退火激活处理步骤，从而使得第一区域的表层区域的离子掺杂浓度高于位于其下方的第一区域。
作为本发明构思的另一种实施方式，可以以图2f示出的第一区域和第二区域500为基础，再重复一次或多次预非晶注入、第二次离子注入以及第二次退火激活处理步骤，从而形成离子掺杂浓度由下至上呈梯度递增的第二区域500；重复进行的第二次离子注入的剂量可以等于或略低于其前一次进行的第二次离子注入的剂量。
在本发明的另一构思中，参考图1所示，采用“多次离子注入+多次退火激活”相结合的方式；在每次离子注入之前，先用Ge/As/Si预非晶化注入(PAI)进行表面非晶化处理，预非晶化的作用是把表面打成非晶，使晶体内部产生更多空位，然后再进行掺杂离子注入，此时掺杂原子与原晶格原子有相同的概率占据晶格原点，掺杂原子比未非晶化注入前有更多的机会占据晶格原点，然后再进行源漏退火，修复晶格结构同时激活了掺杂原子，可提高源漏掺杂浓度。除此之外，完全非晶化层不仅可减小离子注入的沟道效应，在退火后也可形成较好的结晶质量。
需要说明的是，本发明的说明书和权利要求书中的术语“包括”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列部件不必限于清楚地列出的那些部件，而是可包括没有清楚地列出的或对于部件固有的其它部件。
在本发明中，术语“上”、“下”、“底”、“顶”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明及其实施例，并非用于限定所指示的装置、元件或者组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或者位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或者连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明中的具体含义。
另外，本发明中涉及的“第一”、“第二”等的描述，该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种MOS晶体管，其特征在于，包括：
具有栅极的衬底；
源漏区，位于所述栅极的两侧；
所述源漏区包括第一区域以及位于其上方的第二区域，所述第一区域为采用离子注入方式形成；所述第二区域为在所述第一区域上采用预非晶化注入(PAI)以及离子注入形成。
2.根据权利要求1所述的MOS晶体管，其特征在于，所述第二区域的离子掺杂浓度由下至上呈梯度递增。
3.根据权利要求1或2所述的MOS晶体管，其特征在于，所述预非晶化注入(PAI)的材料为锗(Ge)、砷(As)或硅(Si)。
4.根据权利要求1所述的MOS晶体管，其特征在于，所述MOS晶体管为PMOS晶体管、NMOS晶体管或CMOS晶体管。
5.一种利用离子注入提高源漏掺杂浓度的方法，其特征在于，包括以下步骤：
提供具有栅极的衬底；
对所述栅极两侧的形成源漏区域进行第一次离子注入；
进行第一次退火激活处理，形成第一区域；
至少进行一次如下操作：对所述第一区域进行预非晶化注入(PAI)；对所述第一区域进行第二次离子注入；进行第二次退火激活处理，以形成第二区域。
6.根据权利要求5所述的利用离子注入提高源漏掺杂浓度的方法，其特征在于，所述第二次离子注入的深度小于所述第一次离子注入的深度。
7.根据权利要求5所述的利用离子注入提高源漏掺杂浓度的方法，其特征在于，所述预非晶化注入(PAI)的剂量为6e14～6e15cm-2，能量为1～3kev。
8.根据权利要求5所述的利用离子注入提高源漏掺杂浓度的方法，其特征在于，形成所述第一区域和所述第二区域的注入离子为硼(B)、铝(Al)、镓(Ga)、铟(In)、磷(P)、砷(As)、锑(Sb)或铋(Bi)。
9.根据权利要求5或8所述的利用离子注入提高源漏掺杂浓度的方法，其特征在于，所述第一次离子注入的剂量为3e14～3e15cm-2，能量为1～3kev；所述第二次离子注入的剂量为5e14cm-2～5e15cm-2，能量为1～3kev。
10.根据权利要求5所述的利用离子注入提高源漏掺杂浓度的方法，其特征在于，所述第一次退火激活处理和第二次退火激活处理均采用快速热处理(RTP)工艺、高温尖峰退火激活(SPIKE)工艺或激光退火工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011433575.4A CN112652663B (zh) | 2020-12-10 | 2020-12-10 | Mos晶体管及利用离子注入提高源漏掺杂浓度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011433575.4A CN112652663B (zh) | 2020-12-10 | 2020-12-10 | Mos晶体管及利用离子注入提高源漏掺杂浓度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112652663A true CN112652663A (zh) | 2021-04-13 |
| CN112652663B CN112652663B (zh) | 2023-09-19 |
Family
ID=75350784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011433575.4A Active CN112652663B (zh) | 2020-12-10 | 2020-12-10 | Mos晶体管及利用离子注入提高源漏掺杂浓度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112652663B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225176B1 (en) * | 1999-02-22 | 2001-05-01 | Advanced Micro Devices, Inc. | Step drain and source junction formation |
| US6475885B1 (en) * | 2001-06-29 | 2002-11-05 | Advanced Micro Devices, Inc. | Source/drain formation with sub-amorphizing implantation |
| CN102468163A (zh) * | 2010-10-29 | 2012-05-23 | 中芯国际集成电路制造(北京)有限公司 | Nmos晶体管的制造方法 |
| CN110544720A (zh) * | 2018-05-29 | 2019-12-06 | 台湾积体电路制造股份有限公司 | 半导体制程的方法 |
| US20200091292A1 (en) * | 2018-09-14 | 2020-03-19 | Toshiba Memory Corporation | Semiconductor device and semiconductor memory device |
-
2020
- 2020-12-10 CN CN202011433575.4A patent/CN112652663B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225176B1 (en) * | 1999-02-22 | 2001-05-01 | Advanced Micro Devices, Inc. | Step drain and source junction formation |
| US6475885B1 (en) * | 2001-06-29 | 2002-11-05 | Advanced Micro Devices, Inc. | Source/drain formation with sub-amorphizing implantation |
| CN102468163A (zh) * | 2010-10-29 | 2012-05-23 | 中芯国际集成电路制造(北京)有限公司 | Nmos晶体管的制造方法 |
| CN110544720A (zh) * | 2018-05-29 | 2019-12-06 | 台湾积体电路制造股份有限公司 | 半导体制程的方法 |
| US20200091292A1 (en) * | 2018-09-14 | 2020-03-19 | Toshiba Memory Corporation | Semiconductor device and semiconductor memory device |
Non-Patent Citations (1)
| Title |
|---|
| （加）萨法•卡萨普著 汪宏等译: "《电子材料与器件原理（第3版）》", 西安交通大学出版社 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112652663B (zh) | 2023-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6689671B1 (en) | Low temperature solid-phase epitaxy fabrication process for MOS devices built on strained semiconductor substrate | |
| US7217627B2 (en) | Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same | |
| US7396717B2 (en) | Method of forming a MOS transistor | |
| US8067805B2 (en) | Ultra shallow junction formation by epitaxial interface limited diffusion | |
| JP5235486B2 (ja) | 半導体装置 | |
| US6682980B2 (en) | Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant | |
| US7118980B2 (en) | Solid phase epitaxy recrystallization by laser annealing | |
| CN100401528C (zh) | 具有与应变半导体基片形成肖特基或肖特基类接触的源极和/或漏极的场效应晶体管 | |
| US7795101B2 (en) | Method of forming a MOS transistor | |
| TWI539494B (zh) | 半導體裝置之製造方法 | |
| JP5910965B2 (ja) | トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ | |
| US7071069B2 (en) | Shallow amorphizing implant for gettering of deep secondary end of range defects | |
| US7691714B2 (en) | Semiconductor device having a dislocation loop located within a boundary created by source/drain regions and a method of manufacture therefor | |
| US20110097868A1 (en) | Method for fabricating p-channel field-effect transistor (fet) | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| EP1291905B1 (en) | Method for fabricating semiconductor device | |
| CN111066154A (zh) | 降低源极和/或漏极区域与沟道区域之间的串联电阻 | |
| US20080258178A1 (en) | Method of forming a MOS transistor | |
| CN112652663B (zh) | Mos晶体管及利用离子注入提高源漏掺杂浓度的方法 | |
| KR20060017525A (ko) | 반도체 장치 및 반도체 장치 제조 방법 | |
| CN111092120B (zh) | 场效应管器件的制造方法 | |
| US6767808B2 (en) | Method for fabricating semiconductor device | |
| US8664073B2 (en) | Method for fabricating field-effect transistor | |
| JP3574613B2 (ja) | 半導体装置の製造方法 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |