CN112635462A - 电容承接板的形成方法、半导体存储器及其形成方法 - Google Patents
电容承接板的形成方法、半导体存储器及其形成方法 Download PDFInfo
- Publication number
- CN112635462A CN112635462A CN201910954411.7A CN201910954411A CN112635462A CN 112635462 A CN112635462 A CN 112635462A CN 201910954411 A CN201910954411 A CN 201910954411A CN 112635462 A CN112635462 A CN 112635462A
- Authority
- CN
- China
- Prior art keywords
- forming
- capacitor
- layer
- mask layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 158
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000005530 etching Methods 0.000 claims abstract description 71
- 238000002955 isolation Methods 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 21
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000004380 ashing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种电容承接板的形成方法、半导体存储器及其形成方法。所述电容承接板的形成方法包括如下步骤：提供一基底，所述基底包括衬底和位于衬底表面的若干电容触点，所述衬底内具有若干条字线；形成导电层于所述基底表面；形成第一掩膜结构于所述导电层表面，所述第一掩膜结构中具有第一刻蚀图形；形成第二掩膜结构于所述第一掩膜结构之上，所述第二掩膜结构中具有第二刻蚀图形；以所述第一刻蚀图形和所述第二刻蚀图形在沿垂直于所述基底方向上的投影相交的部分作为电容承接板图形，刻蚀所述导电层，形成相对于所述字线倾斜一预设角度的电容承接板。本发明能够有效的控制电容承接板的尺寸以及相邻电容承接板之间的间距。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种电容承接板的形成方法、半导体存储器及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
对于DRAM等半导体存储器中，若位线是弯曲状的结构，则活性区域接触点可以直接与上层的电容器连接，无需设置额外的转接结构；但是，对于位线是直线状的结构，为了满足紧密堆积的需求而形成了六方电容结构，此时，则必须要在活性区域接触点与电容器之间设置作为转接结构的电容承接板。
在现有技术中，一般通过曝光在光阻上得到电容承接板的设计形状，随后通过多道掩膜层向下转移到活性区域接触点上方，形成电容承接板图形，最后通过在所述电容承接板图形中填充金属材料形成电容承接板结构。但是，这种工艺方法不适用于小尺寸的集成电路结构，例如如果电容承接板的结构过于紧密且尺寸较小，对于曝光的间距来说，会有较大的难度，并且电容承接板分布的均匀性不易控制。
因此，如何改善电容承接板的形成工艺，提高半导体存储器的电性能，是目前亟待解决的技术问题。
发明内容
本发明提供一种电容承接板的形成方法、半导体存储器及其形成方法，用于解决现有的电容承接板不适用于紧密型的集成电路结构的问题，以提高半导体存储器的电性能。
为了解决上述问题，本发明提供了一种电容承接板的形成方法，包括如下步骤：
提供一基底，所述基底包括衬底和位于所述衬底表面的若干电容触点，所述衬底内具有若干条字线；
形成导电层于所述基底表面；
形成第一掩膜结构于所述导电层表面，所述第一掩膜结构中具有沿第一方向延伸的第一刻蚀图形；
形成第二掩膜结构于所述第一掩膜结构之上，所述第二掩膜结构中具有沿第二方向延伸的第二刻蚀图形，所述第一方向与所述第二方向倾斜相交；
以所述第一刻蚀图形和所述第二刻蚀图形在沿垂直于所述基底方向上的投影相交的部分作为电容承接板图形，刻蚀所述导电层，形成与若干电容触点一一对应的若干电容承接板，所述电容承接板相对于所述字线倾斜一预设角度。
可选的，形成导电层于所述基底表面的具体步骤包括：
形成覆盖于所述基底表面的隔离层，所述隔离层中具有若干暴露所述电容触点的接触窗口；
形成填充满所述接触窗口并覆盖所述隔离层顶面的导电层。
可选的，形成第一掩模结构于所述导电层表面的具体步骤包括：
形成覆盖于所述导电层表面的第一掩膜层；
形成覆盖于所述第一掩膜层表面的第二掩膜层；
刻蚀所述第二掩膜层，形成暴露所述第一掩膜层且沿第一方向延伸的第一沟槽，并以所述第一沟槽作为第一刻蚀图形。
可选的，形成暴露所述第一掩膜层且沿第一方向延伸的第一沟槽的具体步骤包括：
形成覆盖于所述第二掩膜层表面的第三掩膜层；
形成覆盖于所述第三掩膜层表面的第四掩膜层；
形成第一光阻层于所述第四掩膜层表面，所述第一光阻层中具有暴露所述第四掩膜层、且沿第一方向延伸的第一开口；
形成覆盖所述第一开口侧壁的第一侧墙；
以所述第一侧墙为掩膜刻蚀所述第四掩膜层、所述第三掩膜层和所述第二掩膜层，形成所述第一沟槽。
可选的，所述第一掩膜层的材料为氮化物材料，所述第二掩膜层的材料为多晶硅材料。
可选的，形成第二掩膜结构于所述第一掩膜结构之上的具体步骤包括：
形成填充满所述第一刻蚀结构并覆盖所述第二掩膜层顶面的第五掩膜层；
形成覆盖所述第五掩膜层的第六掩膜层；
形成第二光阻层于所述第六掩膜层表面，所述第二光阻层中具有暴露所述第六掩膜层且沿第二方向延伸的第二开口；
形成覆盖所述第二开口侧壁的第二侧墙；
去除所述第二光阻层，于相邻的所述第二侧墙之间形成沿第二方向延伸的第二沟槽，并以所述第二沟槽作为第二刻蚀图形。
可选的，刻蚀所述导电层的具体步骤包括：
除去所述第二掩膜层中与所述第二侧墙投影交叠区域之外的部分、所述第五掩膜层、所述第六掩膜层和所述第二侧墙，于所述第一掩膜层表面形成电容承接板图形；
以所述电容承接板图形为掩膜图形刻蚀所述导电层。
可选的，所述导电层表面还包括第七掩膜层，所述第一掩模结构位于所述第七掩膜层表面；以所述电容承接板图形为掩膜图形刻蚀所述导电层的具体步骤还包括：
以所述电容承接板图形为掩膜图形、以所述隔离层为刻蚀截止层，刻蚀所述第一掩膜层、所述第七掩膜层和所述导电层，形成与若干电容触点一一对应的若干电容承接板。
可选的，所述第七掩膜层为有机掩膜层。
可选的，所述第一方向为平行于所述字线的方向，所述第二方向相对于所述字线方向倾斜所述预设角度；或者，
所述第一方向为相对于所述字线方向倾斜所述预设角度的方向，所述第二方向为平行于所述字线的方向。
可选的，所述预设角度为60°。
为了解决上述问题，本发明还提供了一种半导体存储器的形成方法，包括如下步骤：
提供一基底，所述基底包括衬底和位于所述衬底表面的若干电容触点，所述衬底内具有若干条字线；
于所述基底表面形成与若干所述电容触点一一对应连接的若干电容承接板，所述电容承接板采用如上述任一项所述的电容承接板的形成方法形成；
形成与若干所述电容承接板一一对应连接的若干电容器。
可选的，若干所述电容承接板呈六方阵列排布。
为了解决上述问题，本发明还提供了一种半导体存储器，包括：
基底，所述基底包括衬底和位于所述衬底表面的若干电容触点，所述衬底内具有若干条字线；
若干电容承接板，位于所述基底表面，若干所述电容承接板与若干所述电容触点一一对应连接，且所述电容承接板相对于所述字线倾斜一预设角度。
可选的，若干所述电容承接板呈六方阵列排布。
可选的，所述预设角度为60°。
可选的，还包括：
隔离层，位于所述基底表面，所述隔离层中具有若干暴露所述电容触点的接触窗口；
所述电容承接板填充满所述接触窗口，且所述电容承接板的高度大于所述隔离层。
可选的，所述电容承接板在沿平行于所述基底的方向上的截面为椭圆形。
可选的，还包括：
若干电容器，若干所述电容器与若干所述电容承接板一一对应电连接。
可选的，还包括：
若干位线，呈直线型，且所述位线的延伸方向与所述字线的延伸方向垂直。
本发明提供的电容承接板的形成方法、半导体存储器及其形成方法，通过形成具有沿第一方向延伸的第一刻蚀图形的第一掩膜结构和具有沿第二方向延伸的第二刻蚀图形的第二掩膜结构，且控制所述第一方向与所述第二方向倾斜相交，以所述第一刻蚀图形和所述第二刻蚀图形在沿垂直于所述基底方向上的投影相交的部分作为电容承接板图形来形成电容承接板，使得最终形成的所述电容承接板相对于字线倾斜，能够有效的控制电容承接板的尺寸以及相邻电容承接板之间的间距，使得电容承接板能够适用于紧密型的集成电路结构，改善了半导体存储器的性能。
附图说明
附图1是本发明具体实施方式中电容承接板的形成方法流程图；
附图2是本发明具体实施方式中半导体存储器内部电容承接板的分布示意图；
附图3A-3P是本发明具体实施方式中电容承接板在形成过程中的主要工艺结构示意图。
具体实施方式
下面结合附图对本发明提供的电容承接板的形成方法、半导体存储器及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种电容承接板的形成方法，附图1是本发明具体实施方式中电容承接板的形成方法流程图，附图2是本发明具体实施方式中半导体存储器内部电容承接板的分布示意图，附图3A-3P是本发明具体实施方式中电容承接板在形成过程中的主要工艺结构示意图。如图1、图2、图3A-图3P所示，本具体实施方式提供的电容承接板的形成方法，包括如下步骤：
步骤S11，提供一基底，所述基底包括衬底和位于所述衬底表面的若干电容触点22，所述衬底内具有若干条字线21，如图2所示。
具体来说，所述衬底可以为Si衬底、Ge衬底、SiGe衬底、SOI(Silicon OnInsulator，绝缘体上硅)或GOI(Germanium On Insulator，绝缘体上锗)等。在本实施方式中，所述衬底优选为Si衬底。如图2所示，所述衬底表面的若干电容触点呈阵列排布，例如呈六方阵列排布；所述衬底内部的若干条直线型所述字线21平行排布。本具体实施方式中所述衬底上还具有若干条平行排列的位线20，所述位线为直线型，且所述位线20的延伸方向(例如图2中的X轴方向)与所述字线21的延伸方向(例如图2中的Y轴方向)垂直。
步骤S12，形成导电层30于所述基底表面，如图3A所示。
可选的，形成导电层30于所述基底表面的具体步骤包括：
形成覆盖于所述基底表面的隔离层31，所述隔离层中具有若干暴露所述电容触点22的接触窗口311；
形成填充满所述接触窗口311并覆盖所述隔离层31顶面的导电层30。
具体来说，在所述衬底表面形成所述电容触点22之后，首先于所述基底表面形成具有所述接触窗口311的所述隔离层31，用于避免相邻存储单元之间的干扰；之后，沉积金属等导电材料于所述隔离层31表面并填充满所述接触窗口311。所述隔离层31的材料可以是但不限于氮化物材料，所述导电层30的材料可以为钨和/或氮化钨。
步骤S13，形成第一掩膜结构于所述导电层30表面，所述第一掩膜结构中具有沿第一方向延伸的第一刻蚀图形42，如图3F、3G所示。
可选的，形成第一掩模结构于所述导电层30表面的具体步骤包括：
形成覆盖于所述导电层30表面的第一掩膜层33；
形成覆盖于所述第一掩膜层33表面的第二掩膜层34；
刻蚀所述第二掩膜层34，形成暴露所述第一掩膜层33且沿第一方向延伸的第一沟槽，并以所述第一沟槽作为第一刻蚀图形42。
可选的，形成暴露所述第一掩膜层33且沿第一方向延伸的第一沟槽的具体步骤包括：
形成覆盖于所述第二掩膜层34表面的第三掩膜层35；
形成覆盖于所述第三掩膜层35表面的第四掩膜层36；
形成第一光阻层37于所述第四掩膜层36表面，所述第一光阻层37中具有暴露所述第四掩膜层36、且沿第一方向延伸的第一开口38，如图3A所示；
形成覆盖所述第一开口38侧壁的第一侧墙40，如图3C所示；
以所述第一侧墙40为掩膜刻蚀所述第四掩膜层36、所述第三掩膜层35和所述第二掩膜层34，形成所述第一沟槽。
可选的，所述第一方向为平行于所述字线21的方向，所述第二方向相对于所述字线21方向倾斜所述预设角度；或者，
所述第一方向为相对于所述字线21方向倾斜所述预设角度的方向，所述第二方向为平行于所述字线21的方向。
以下以所述第一方向为平行于所述字线21的方向(即Y轴方向)、所述第二方向相对于所述字线21方向倾斜所述预设角度为例进行说明。具体来说，在形成所述导电层30之后，首先，依次沉积所述第一掩膜层33、所述第二掩膜层34、所述第三掩膜层35和所述第四掩膜层36于所述导电层30表面；然后，沉积所述第一光阻层37于所述第四掩膜层36表面，并于所述第一光阻层37中定义所述第一开口38，所述第一开口38暴露所述第四掩膜层36并沿Y轴方向延伸；接着，形成填充所述第一开口38并覆盖所述第一光阻层37表面的所述第一介质层39，如图3B所示；之后，刻蚀所述第一介质层39，去除覆盖于所述第一光阻层37顶面和所述第一开口38底部的所述第一介质层39，形成暴露所述第四掩膜层36的第一刻蚀窗口41，残留于所述第一开口38侧壁表面的所述第一介质层39形成所述第一侧墙40，如图3C所示；然后，通过灰化等工艺去除所述第一光阻层37，如图3D所示；紧接着，进行第一次间距倍增的刻蚀过程，即以所述第一侧墙40为掩膜向下刻蚀所述第四掩膜层36、所述第三掩膜层35和所述第二掩膜层34，形成暴露所述第一掩膜层33的第一沟槽，如图3E所示；最后，通过灰化等工艺区域所述图3E中残留的所述第三掩膜层35，得到如图3F、图3G所示的结构。
所述第一侧墙40的材料可以是但不限于氧化物材料，例如氧化硅材料。本具体实施方式中，通过调整第一次间距倍增工艺刻蚀后残留的所述第一侧墙40的厚度，可以实现对最终形成的电容承接板的关键尺寸以及相邻电容承接板之间间距的调整，从而增大了形成所述电容承接板的可控性。
为了增大所述第一掩膜层33与所述第二掩膜层34之间的刻蚀选择比，以更好的控制最终形成的所述电容承接板的形状以及相邻电容承接板之间的间隔，可选的，所述第一掩膜层33的材料为氮化物材料，所述第二掩膜层34的材料为多晶硅材料。
所述第三掩膜层35的材料可以为有机掩膜材料，例如含碳有机材料；所述第四掩膜层36的材料可以为硬掩膜材料，例如具有抗反射性能的氮氧化硅材料。
步骤S14，形成第二掩膜结构于所述第一掩膜结构之上，所述第二掩膜结构中具有沿第二方向延伸的第二刻蚀图形49，所述第一方向与所述第二方向倾斜相交，如图3L所示。
可选的，形成第二掩膜结构于所述第一掩膜结构之上的具体步骤包括：
形成填充满所述第一刻蚀结构并覆盖所述第二掩膜层34顶面的第五掩膜层43；
形成覆盖所述第五掩膜层43的第六掩膜层44；
形成第二光阻层45于所述第六掩膜层44表面，所述第二光阻层45中具有暴露所述第六掩膜层44且沿第二方向延伸的第二开口46，如图3H、图3I所示；
形成覆盖所述第二开口46侧壁的第二侧墙48，如图3K所示；
去除所述第二光阻层45，于相邻的所述第二侧墙48之间形成沿第二方向延伸的第二沟槽，并以所述第二沟槽作为第二刻蚀图形49。
具体来说，在形成如图3F、图3G所示的第一掩膜结构之后，首先，依次沉积所述第五掩膜层43、所述第六掩膜层44和所述第二光阻层45于所述第一掩膜结构表面，且于所述第二光阻层45中定义沿所述第二方向延伸的所述第二开口46，所述第二方向是指相对于所述字线21倾斜预设角度的方向，如图3H、图3I所示；接着，形成填充所述第二开口46并覆盖所述第二光阻层45表面的所述第二介质层47，如图3J所示；之后，刻蚀所述第二介质层47，去除覆盖于所述第二光阻层45顶面和所述第二开口46底部的所述第二介质层47，形成暴露所述第六掩膜层44的第二沟槽，如图3K所示；最后，通过灰化等工艺去除所述第二光阻层45，得到如图3L所示的结构。
所述第二侧墙48的材料可以与所述第一侧墙40的材料相同，例如也可以为氧化硅材料。本具体实施方式中，通过调整第一次间距倍增工艺刻蚀后残留的所述第一侧墙40和/或覆盖于所述第二开口46侧壁的所述第二侧墙48的厚度，可以更好的实现对最终形成的电容承接板的关键尺寸以及相邻电容承接板之间间距的调整。
步骤S15，以所述第一刻蚀图形42和所述第二刻蚀图形49在沿垂直于所述基底方向上的投影相交的部分作为电容承接板图形，刻蚀所述导电层30，形成与若干电容触点22一一对应的若干电容承接板23，所述电容承接板23相对于所述字线21倾斜一预设角度，如图2、图3P所示。
可选的，刻蚀所述导电层30的具体步骤包括：
除去所述第二掩膜层34中与所述第二侧墙48投影交叠区域之外的部分、所述第五掩膜层43、所述第六掩膜层44和所述第二侧墙48，于所述第一掩膜层33表面形成电容承接板图形50，如图3M、图3N所示；
以所述电容承接板图形50为掩膜图形刻蚀所述导电层30。
可选的，所述导电层30表面还包括第七掩膜层32，所述第一掩模结构位于所述第七掩膜层32表面；以所述电容承接板图形50为掩膜图形刻蚀所述导电层30的具体步骤还包括：
以所述电容承接板图形50为掩膜图形、以所述隔离层31为刻蚀截止层，刻蚀所述第一掩膜层33、所述第七掩膜层32和所述导电层30，形成与若干电容触点22一一对应的若干电容承接板23。
具体来说，在形成所述第二掩膜结构之后，进行第二次间距倍增的刻蚀过程，即以所述第一掩膜层33为刻蚀截止层、所述第二侧墙48为掩膜向下刻蚀所述第六掩膜层44、所述第五掩膜层43和部分所述第二掩膜层34，除去所述第二掩膜层34中与所述第二侧墙48投影交叠区域之外的部分、全部的所述第五掩膜层43、全部的所述第六掩膜层44和全部的所述第二侧墙48，于所述第一掩膜层33的表面形成所述电容承接板图形50，如图3M、图3N所示；之后，以所述隔离层31为刻蚀截止层、所述电容承接板图形50为掩膜图形向下继续刻蚀所述第七掩膜层32和所述导电层30，形成暴露所述隔离层31的间隙51，如图3O所示；最后，通过灰化等工艺去除所述第七掩膜层32，形成如图2、图3P所示的电容承接板23。
可选的，所述第七掩膜层32为有机掩膜层。所述第七掩膜层32作为两次间距倍增工艺刻蚀过程中的阻挡层，以确保最终形成的所述电容承接板23的形状。
可选的，所述预设角度为60°。
本具体实施方式最终形成的所述电容承接板23沿平行于所述基底方向的界面为椭圆形，且所述电容承接板23相对于所述字线21倾斜60°，即椭圆的长轴相对于所述字线21的延伸方向倾斜60°。本具体实施方式通过两次间距倍增的刻蚀过程，使得最终形成的若干个所述电容承接板23呈六方阵列排布，在满足电容器24与所述电容触点22之间电性传输需求的同时，还能够与电容器24正六方紧密堆积的结构相匹配。同时，通过调整两次间距倍增刻蚀过程中所述第一侧墙40和第二侧墙48的厚度，可以很好的控制单个所述电容承接板23的关键尺寸以及任相邻电容承接板之间间距的均匀性。
不仅如此，本具体实施方式还提供了一种半导体存储器的形成方法。本具体实施方式中电容承接板的结构和形成方法可以参见图1-图2、图3A-图3P。如图1-图2、图3A-图3P所示，所述半导体存储器的形成方法，包括如下步骤：
提供一基底，所述基底包括衬底和位于所述衬底表面的若干电容触点，所述衬底内具有若干条字线；
于所述基底表面形成与若干所述电容触点一一对应连接的若干电容承接板23，所述电容承接板23采用如上述任一项所述的电容承接板的形成方法形成；
形成与若干所述电容承接板23一一对应连接的若干电容器24。
可选的，若干所述电容承接板23呈六方阵列排布。
不仅如此，本具体实施方式还提供了一种半导体存储器。所述半导体存储器中电容承接板的结构及形成方法可参见图1-图2、图3A-图3P。如图1-图2、图3A-图3P所示，所述半导体存储器包括：
基底，所述基底包括衬底和位于所述衬底表面的若干电容触点22，所述衬底内具有若干条字线21；
若干电容承接板23，位于所述基底表面，若干所述电容承接板23与若干所述电容触点22一一对应连接，且所述电容承接板23相对于所述字线21倾斜一预设角度。
可选的，若干所述电容承接板23呈六方阵列排布。
可选的，所述预设角度为60°。
可选的，所述半导体存储器还包括：
隔离层31，位于所述基底表面，所述隔离层31中具有若干暴露所述电容触点的接触窗口311；
所述电容承接板23填充满所述接触窗口311，且所述电容承接板23的高度大于所述隔离层23。
可选的，所述电容承接板23在沿平行于所述基底的方向上的截面为椭圆形。
可选的，所述半导体存储器还包括：
若干电容器24，若干所述电容器24与若干所述电容承接板23一一对应电连接。
可选的，所述半导体存储器还包括：
若干位线20，呈直线型，且所述位线20的延伸方向与所述字线21的延伸方向垂直。
本具体实施方式提供的电容承接板的形成方法、半导体存储器及其形成方法，通过形成具有沿第一方向延伸的第一刻蚀图形的第一掩膜结构和具有沿第二方向延伸的第二刻蚀图形的第二掩膜结构，且控制所述第一方向与所述第二方向倾斜相交，以所述第一刻蚀图形和所述第二刻蚀图形在沿垂直于所述基底方向上的投影相交的部分作为电容承接板图形来形成电容承接板，使得最终形成的所述电容承接板相对于字线倾斜，能够有效的控制电容承接板的尺寸以及相邻电容承接板之间的间距，使得电容承接板能够适用于紧密型的集成电路结构，改善了半导体存储器的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (20)
1.一种电容承接板的形成方法，其特征在于，包括如下步骤：
提供一基底，所述基底包括衬底和位于所述衬底表面的若干电容触点，所述衬底内具有若干条字线；
形成导电层于所述基底表面；
形成第一掩膜结构于所述导电层表面，所述第一掩膜结构中具有沿第一方向延伸的第一刻蚀图形；
形成第二掩膜结构于所述第一掩膜结构之上，所述第二掩膜结构中具有沿第二方向延伸的第二刻蚀图形，所述第一方向与所述第二方向倾斜相交；
以所述第一刻蚀图形和所述第二刻蚀图形在沿垂直于所述基底方向上的投影相交的部分作为电容承接板图形，刻蚀所述导电层，形成与若干电容触点一一对应的若干电容承接板，所述电容承接板相对于所述字线倾斜一预设角度。
2.根据权利要求1所述的电容承接板的形成方法，其特征在于，形成导电层于所述基底表面的具体步骤包括：
形成覆盖于所述基底表面的隔离层，所述隔离层中具有若干暴露所述电容触点的接触窗口；
形成填充满所述接触窗口并覆盖所述隔离层顶面的导电层。
3.根据权利要求2所述的电容承接板的形成方法，其特征在于，形成第一掩模结构于所述导电层表面的具体步骤包括：
形成覆盖于所述导电层表面的第一掩膜层；
形成覆盖于所述第一掩膜层表面的第二掩膜层；
刻蚀所述第二掩膜层，形成暴露所述第一掩膜层且沿第一方向延伸的第一沟槽，并以所述第一沟槽作为第一刻蚀图形。
4.根据权利要求3所述的电容承接板的形成方法，其特征在于，形成暴露所述第一掩膜层且沿第一方向延伸的第一沟槽的具体步骤包括：
形成覆盖于所述第二掩膜层表面的第三掩膜层；
形成覆盖于所述第三掩膜层表面的第四掩膜层；
形成第一光阻层于所述第四掩膜层表面，所述第一光阻层中具有暴露所述第四掩膜层、且沿第一方向延伸的第一开口；
形成覆盖所述第一开口侧壁的第一侧墙；
以所述第一侧墙为掩膜刻蚀所述第四掩膜层、所述第三掩膜层和所述第二掩膜层，形成所述第一沟槽。
5.根据权利要求3所述的电容承接板的形成方法，其特征在于，所述第一掩膜层的材料为氮化物材料，所述第二掩膜层的材料为多晶硅材料。
6.根据权利要求3所述的电容承接板的形成方法，其特征在于，形成第二掩膜结构于所述第一掩膜结构之上的具体步骤包括：
形成填充满所述第一刻蚀结构并覆盖所述第二掩膜层顶面的第五掩膜层；
形成覆盖所述第五掩膜层的第六掩膜层；
形成第二光阻层于所述第六掩膜层表面，所述第二光阻层中具有暴露所述第六掩膜层且沿第二方向延伸的第二开口；
形成覆盖所述第二开口侧壁的第二侧墙；
去除所述第二光阻层，于相邻的所述第二侧墙之间形成沿第二方向延伸的第二沟槽，并以所述第二沟槽作为第二刻蚀图形。
7.根据权利要求6所述的电容承接板的形成方法，其特征在于，刻蚀所述导电层的具体步骤包括：
除去所述第二掩膜层中与所述第二侧墙投影交叠区域之外的部分、所述第五掩膜层、所述第六掩膜层和所述第二侧墙，于所述第一掩膜层表面形成电容承接板图形；
以所述电容承接板图形为掩膜图形刻蚀所述导电层。
8.根据权利要求7所述的电容承接板的形成方法，其特征在于，所述导电层表面还包括第七掩膜层，所述第一掩模结构位于所述第七掩膜层表面；以所述电容承接板图形为掩膜图形刻蚀所述导电层的具体步骤还包括：
以所述电容承接板图形为掩膜图形、以所述隔离层为刻蚀截止层，刻蚀所述第一掩膜层、所述第七掩膜层和所述导电层，形成与若干电容触点一一对应的若干电容承接板。
9.根据权利要求8所述的电容承接板的形成方法，其特征在于，所述第七掩膜层为有机掩膜层。
10.根据权利要求1所述的电容承接板的形成方法，其特征在于，所述第一方向为平行于所述字线的方向，所述第二方向相对于所述字线方向倾斜所述预设角度；或者，
所述第一方向为相对于所述字线方向倾斜所述预设角度的方向，所述第二方向为平行于所述字线的方向。
11.根据权利要求10所述的电容承接板的形成方法，其特征在于，所述预设角度为60°。
12.一种半导体存储器的形成方法，其特征在于，包括如下步骤：
提供一基底，所述基底包括衬底和位于所述衬底表面的若干电容触点，所述衬底内具有若干条字线；
于所述基底表面形成与若干所述电容触点一一对应连接的若干电容承接板，所述电容承接板采用如权利要求1-11中任一项所述的电容承接板的形成方法形成；
形成与若干所述电容承接板一一对应连接的若干电容器。
13.根据权利要求12所述的半导体存储器的形成方法，其特征在于，若干所述电容承接板呈六方阵列排布。
14.一种半导体存储器，其特征在于，包括：
基底，所述基底包括衬底和位于所述衬底表面的若干电容触点，所述衬底内具有若干条字线；
若干电容承接板，位于所述基底表面，若干所述电容承接板与若干所述电容触点一一对应连接，且所述电容承接板相对于所述字线倾斜一预设角度。
15.根据权利要求14所述的半导体存储器，其特征在于，若干所述电容承接板呈六方阵列排布。
16.根据权利要求14所述的半导体存储器，其特征在于，所述预设角度为60°。
17.根据权利要求14所述的半导体存储器，其特征在于，还包括：
隔离层，位于所述基底表面，所述隔离层中具有若干暴露所述电容触点的接触窗口；
所述电容承接板填充满所述接触窗口，且所述电容承接板的高度大于所述隔离层。
18.根据权利要求14所述的半导体存储器，其特征在于，所述电容承接板在沿平行于所述基底的方向上的截面为椭圆形。
19.根据权利要求14所述的半导体存储器，其特征在于，还包括：
若干电容器，若干所述电容器与若干所述电容承接板一一对应电连接。
20.根据权利要求14所述的半导体存储器，其特征在于，还包括：
若干位线，呈直线型，且所述位线的延伸方向与所述字线的延伸方向垂直。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910954411.7A CN112635462A (zh) | 2019-10-09 | 2019-10-09 | 电容承接板的形成方法、半导体存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910954411.7A CN112635462A (zh) | 2019-10-09 | 2019-10-09 | 电容承接板的形成方法、半导体存储器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112635462A true CN112635462A (zh) | 2021-04-09 |
Family
ID=75283506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910954411.7A Pending CN112635462A (zh) | 2019-10-09 | 2019-10-09 | 电容承接板的形成方法、半导体存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635462A (zh) |
-
2019
- 2019-10-09 CN CN201910954411.7A patent/CN112635462A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112864158B (zh) | 动态随机存取存储器及其形成方法 | |
| US9620451B2 (en) | Semiconductor memory device with selectively located air gaps | |
| US9305924B2 (en) | Semiconductor device having gate electrode embedded in gate trench | |
| US20220139925A1 (en) | Semiconductor Memory Device And Method Making The Same | |
| JP2002094027A (ja) | 半導体記憶装置とその製造方法 | |
| US9048293B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN112736036A (zh) | 半导体结构及其形成方法 | |
| CN114864501A (zh) | 三维存储器及其形成方法 | |
| JP5697952B2 (ja) | 半導体装置、半導体装置の製造方法およびデータ処理システム | |
| CN111640750A (zh) | 存储器及其形成方法 | |
| CN210272359U (zh) | 半导体存储器 | |
| KR20160134927A (ko) | 반도체 소자의 제조 방법 | |
| CN113707660A (zh) | 动态随机存取存储器及其形成方法 | |
| CN112397509A (zh) | 电容阵列结构及其形成方法、半导体存储器 | |
| WO2022028109A1 (zh) | 半导体结构的制备方法 | |
| TW201322255A (zh) | 動態隨機存取記憶體結構及其製作方法 | |
| CN113078103A (zh) | 半导体器件的形成方法及半导体器件 | |
| WO2023206685A1 (zh) | 半导体结构及半导体结构的制作方法 | |
| KR101414076B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN113437069B (zh) | 动态随机存取存储器及其形成方法 | |
| CN112635462A (zh) | 电容承接板的形成方法、半导体存储器及其形成方法 | |
| CN210837712U (zh) | 半导体结构 | |
| CN112736080A (zh) | 半导体存储器及其形成方法 | |
| CN117529103B (zh) | 半导体结构及其形成方法 | |
| US11856756B2 (en) | Semiconductor structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |