CN112635381B - 控制方法、控制系统及半导体制造设备 - Google Patents
控制方法、控制系统及半导体制造设备 Download PDFInfo
- Publication number
- CN112635381B CN112635381B CN201910949523.3A CN201910949523A CN112635381B CN 112635381 B CN112635381 B CN 112635381B CN 201910949523 A CN201910949523 A CN 201910949523A CN 112635381 B CN112635381 B CN 112635381B
- Authority
- CN
- China
- Prior art keywords
- port
- voltage
- power supply
- absolute value
- zero
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000005611 electricity Effects 0.000 claims abstract description 66
- 230000003068 static effect Effects 0.000 claims abstract description 66
- 238000001514 detection method Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 11
- 235000012431 wafers Nutrition 0.000 description 83
- 230000007423 decrease Effects 0.000 description 17
- 239000002245 particle Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000010992 reflux Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明涉及一种控制方法、控制系统以及半导体制造设备，控制方法包括：提供晶圆承载盘，晶圆承载盘内具有静电产生电路，静电产生电路包括第一端口和第二端口；提供第一直流电源以及第二直流电源，第一直流电源连接第一端口，第二直流电源连接第二端口；控制第一直流电源向第一端口提供第一电压，第二直流电源向第二端口提供第二电压，第二电压与第一电压的正负相反且绝对值相等，以使晶圆承载盘产生静电；控制第一直流电源向第一端口提供的电压的绝对值由第一电压的绝对值逐渐减小至零，第二直流电源向第二端口提供的电压的绝对值由第二电压的绝对值逐渐减小至零。本发明改善半导体制造过程中等离子泄露现象，降低晶圆缺陷，提高半导体产品良率。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种控制方法、控制系统及半导体制造设备。
背景技术
在半导体制造工艺中，半导体薄膜沉积工艺是关键的生产技术。在半导体薄膜沉积工艺中，需要使用晶圆承载盘(E-Chuck)产生静电吸附晶圆(wafer)，并在E-chuck表面通气体对wafer表面进行冷却，有效提高wafer表面的热均匀性。
在生产中，上述吸附并冷却晶圆的制程通常为连续制程，这就需要E-Chuck不断通断电源来切换正负电荷。在此过程中，E-Chuck所接电源断开，E-Chuck内部电路会对晶圆制程腔室中的磁场或电场产生影响，发生等离子泄露，等离子吸附在晶圆制程腔室侧壁，导致晶圆制程腔室侧壁发生剥离，落在wafer表面，进而导致半导体薄膜沉积制程中薄膜表面含有缺陷颗粒，增加wafer缺陷，降低半导体产品良率。
为此，亟需一种控制方法，改善wafer制程中等离子泄露问题，降低wafer缺陷，提高半导体产品良率。
发明内容
本发明解决的技术问题为如何有效改善晶圆制程中等离子泄露问题。
为解决上述技术问题，本发明实施例提供一种控制方法，包括：提供晶圆承载盘，所述晶圆承载盘内具有静电产生电路，所述静电产生电路包括第一端口和第二端口；提供第一直流电源以及所述第二直流电源，所述第一直流电源连接所述第一端口，所述第二直流电源连接所述第二端口；控制所述第一直流电源向所述第一端口提供第一电压，所述第二直流电源向所述第二端口提供第二电压，所述第二电压与所述第一电压的正负相反且绝对值相等，以使所述晶圆承载盘产生静电；控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由所述第二电压的绝对值逐渐减小至零。
在其中一个实施例中，所述第一直流电源向所述第一端口提供的电压为零，所述第二直流电源向所述第二端口提供的电压为零之后，还包括：检测所述第一端口和所述第二端口的电位差值；当所述第一端口和所述第二端口的电位差值的绝对值等于预设容忍电压范围的最大边界值时，控制所述第一端口与所述第一直流电源断开连接，所述第二端口与所述第二直流电源断开连接，且控制所述第一端口通过导线接地，控制第二端口通过导线接地。在晶圆承载盘内静电产生电路的第一端口和第二端口的电位差达到预设容忍电压值时，将第一端口与第一直流电源断开，第二端口与第二直流电源断开，并将第一端口和第二端口均接在预设电阻的第一端口。如此，第一端口和第二端口的电位差值变为零，可防止静电产生电路内产生的回流电压的绝对值超过预设容忍电压值绝对值，导致静电产生电路激发电场影响晶圆制程腔室内磁场的稳定。
在其中一个实施例中，所述第一直流电源向所述第一端口提供的电压为零，所述第二直流电源向所述第二端口提供的电压为零之后，还包括：自所述第一直流电源向所述第一端口提供的电压为零且所述第二直流电源向所述第二端口提供的电压为零开始，经过预设时间节点后，控制所述第一端口通过导线接地，控制所述第二端口通过导线接地。
在其中一个实施例中，所述控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由第二电压的绝对值逐渐减小至零，具体包括：控制所述第一直流电源向所述第一端口提供的电压的绝对值以预设降压速度由所述第一电压的绝对值匀速减少至零，所述第二直流电源向所述第二端口提供的电压的绝对值以预设降压速度由所述第二电压的绝对值匀速减少至零。如此，使用匀速降低的方式将静电产生电路的第一端口和第二端口的电压值减小到零，防止静电产生电路的第一端口和第二端口的电压值突变为零导致静电产生电路瞬间出现的回流电压的绝对值大于预设容忍电压范围的最大边界值，影响晶圆制程腔室的磁场温定，进而改善等离子泄露现象，减少晶圆表面缺陷，提高半导体生产良率。
在其中一个实施例中，所述预设降压速度为1.2KV/S～36KV/S。如此，设定合适的降压速度，保证在此速度下，使用匀速或非匀速降压，静电产生电路不会瞬间出现绝对值大于预设容忍电压范围的最大边界值的回流电压而导致晶圆制程腔室内磁场的稳定，进而改善晶圆制程腔室内等离子泄露现象，减少晶圆表面缺陷，提高半导体生产良率。
在其中一个实施例中，所述控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由第二电压的绝对值逐渐减小至零，具体包括：控制所述第一直流电源向所述第一端口提供的电压的绝对值以预设降压值为梯度由所述第一电压的绝对值逐步减少至零，所述第二直流电源向所述第二端口提供的电压的绝对值以预设降压值为梯度由所述第二电压的绝对值逐步减少至零。如此，使用梯度降低的方式将静电产生电路的第一端口和第二端口的电压值减小到零，防止静电产生电路的第一端口和第二端口的电压值突变为零导致静电产生电路瞬间出现绝对值大于预设容忍电压范围的最大边界值的回流电压，影响晶圆制程腔室的磁场温定，进而改善等离子泄露现象，减少晶圆表面缺陷，提高半导体生产良率。
在其中一个实施例中，所述逐步逐渐减小至零，包括：由所述第一电压的绝对值经由一步减小至第一中间值后，再经由一步减小至零；由所述第二电压的绝对值经由一步减小至第二中间值后，再经由一步减小至零。
在其中一个实施例中，所述预设降压值大于等于0.3KV且小于1.8KV。如此，设定合适的降压梯度，保证在此梯度下，使用等梯度或非等梯度降压，静电产生电路不会瞬间出现绝对值大于预设容忍电压范围的最大边界值的回流电压而导致晶圆制程腔室内磁场的稳定，进而改善晶圆制程腔室内等离子泄露现象，减少晶圆表面缺陷，提高半导体生产良率。
在其中一个实施例中，所述控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由第二电压的绝对值逐渐减小至零，具体包括：先控制所述第一直流电源、所述第二直流电源向所述第一端口、所述第二端口提供的电压的绝对值在第一预设时间内降为预设电压值，经过第二预设时间后，再控制所述第一直流电源、所述第二直流电源向所述第一端口、所述第二端口提供的电压的绝对值降为零。
在其中一个实施例中，所述预设电压值大于0.01KV且小于0.5KV，所述第一预设时间大于0.01s且小于0.8s，所述第二预设时间大于1s且小于15s。
本发明还提供一种控制系统，应用于上述控制方法，包括：第一控制模块，用于控制所述第一直流电源向所述第一端口提供第一电压，所述第二直流电源向所述第二端口提供第二电压，所述第二电压与所述第一电压的正负相反且绝对值相等，以使所述晶圆承载盘产生静电；第二控制模块，用于控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由所述第二电压的绝对值逐渐减小至零。
在其中一个实施例中，还包括：检测模块，检测所述第一端口和所述第二端口之间的电位差值；调整模块，当所述第一端口和所述第二端口的电位差值的绝对值等于预设容忍电压的绝对值时，控制所述第一端口与所述第一直流电源断开连接，所述第二端口与所述第二直流电源断开连接，且控制所述第一端口通过导线接地，控制所述第二端口通过导线接地。
本发明还提供一种半导体制造设备，包括上述控制系统。
与现有技术相比，本发明提供的技术方案具有以下优点：
本发明实施例提供的控制方法，控制第一直流电源向第一端口提供的电压的绝对值由第一电压的绝对值逐渐减小至零，第二直流电源向第二端口提供的电压的绝对值由第二电压的绝对值逐渐减小至零。如此，控制晶圆承载盘内静电产生电路的两个端口电压逐渐降低到零，这样可以防止晶圆承载盘内静电产生电路的第一端口和第二端口电压突变为零而导致静电产生电路瞬间出现绝对值大于预设容忍电压范围的最大边界值的回流电压，回流电压激发的电场使腔室内磁场发生紊乱，进而改善等离子泄露现象，减少晶圆表面缺陷，提高半导体生产良率。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明实施例采用的电路结构示意图；
图2为本发明的第一实施例提供的控制方法的流程图。
图3为本发明的第一实施例中晶圆承载盘出现正负交替的电荷时的俯视示意图；
图4为使用本发明的第一实施例提供的控制方法前后，10组制程晶圆表面颗粒数量变化折线图；
图5为使用本发明的第一实施例提供的控制方法前后，10组制程晶圆表面平均颗粒数量柱状图；
图6为本发明的第二实施例提供的控制系统的结构示意图。
具体实施方式
由背景技术可知，现有亟需提供一种控制方法，改善制程中等离子泄露问题，降低wafer缺陷，提高半导体产品良率。
可以理解，本发明所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语的限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本发明的范围的情况下，可以将第一直流电源称为第二直流电源，且类似地，可将第二直流电源称为第一直流电源。第一直流电源和第二直流电源两者都是直流电源，但其不是同一直流电源。
为解决上述问题，本发明提供一种控制方法，对晶圆承载盘内静电产生电路两个端口的电压使用逐渐降低的方式减小到零，防止晶圆承载盘内静电产生电路两个端口的电压突然降低到零而导致静电产生电路瞬间出现绝对值大于预设容忍电压范围的最大边界值的回流电压，使腔室内磁场发生紊乱，进而改善了等离子泄露现象，提高了半导体生产良率。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
在本发明的实施例中，晶圆制程采用的电路的结构可参考图1，图1为本发明实施例采用的电路结构示意图。在图1中，提供晶圆承载盘101，晶圆承载盘101内具有静电产生电路102；静电产生电路102包括第一端口1021和第二端口1022；提供第一直流电源103和第二直流电源104，第一直流电源103连接至第一端口1021，第二直流电源104连接至第二端口1022；第一直流电源103未与第一端口1021连接的端口和第二直流电源104未与第二端口1022连接的端口均接地；提供接地的导线105；提供开关组件电路106，开关组件电路106控制静电产生电路102的第一端口1021连接至第一直流电源103连接或者连接至导线105，且控制静电产生电路102的第二端口1022连接至第二直流电源104或者连接至导线105。
以下实施例提供的控制方法均是对上述电路进行的控制。以下将结合流程图对本发明提供的控制方法进行详细说明。图2为本发明的第一实施例提供的控制方法的流程图。参考图1和2，该控制方法包括：
在晶圆制程中，需要静电产生电路102通电，以在晶圆承载盘101上产生静电，吸附晶圆承载盘101上的晶圆并对晶圆进行加热，此时，开关组件电路106控制静电产生电路102的第一端口1021连接至第一直流电源103，控制静电产生电路102的第二端口1022连接至第二直流电源104。执行步骤S201。
步骤S201，控制第一直流电源103向第一端口1021提供第一电压，第二直流电源104向第二端口1033提供第二电压，第二电压与第一电压的正负相反且绝对值相等，以使晶圆承载盘101产生静电。
在本实施例中，第一直流电源103向第一端口1021提供+1.8KV的电压，第二直流电源104向第二端口1022提供-1.8KV的电压，静电产生电路102产生静电，晶圆承载盘101会出现正负交替的电荷，从而吸附晶圆承载盘101上的晶圆并对晶圆进行加热。
在其他实施例中，在保证第一电压和第二电压的正负相反且绝对值相等的前提下，第一直流电源103向第一端口1021提供的第一电压可以是除+1.8KV外任意电压值，第二直流电源104向第二端口1022提供的第二电压可以是除-1.8KV外任意电压值。
在本实施例中，晶圆承载盘101出现正负交替的电荷时的示意图可参考图3，图3为晶圆承载盘出现正负交替的电荷时的俯视示意图。
晶圆承载盘由多个圆环拼接而成，相邻圆环的拼接处还涂覆有绝缘材料，相邻圆环交替连接至静电产生电路的两个端口，如此，在静电产生电路通电后，会在相邻圆环与晶圆接触的表面产生正负交替的电荷，以吸附晶圆。
在本实施例中，图3中的晶圆承载盘301由3011、3012、3013、3014四个圆环拼接而成；四个圆环的材料均是碳化硅；圆环3011和3013连接至静电产生电路的第一端口，在静电产生电路通电时在与晶圆接触的表面产生正电荷，圆环3012和3013连接至静电产生电路的第二端口，在静电产生电路通电时在已晶圆接触的表面产生负电荷。
在其他实施例中，图3中晶圆承载盘301由不少于两个的圆环拼接而成，圆环的材料可以是硅。
在本实施例中，晶圆承载盘101对晶圆承载盘101上的一个晶圆处理完毕，即完成一个晶圆的吸附并加热的制程后，执行步骤S202。
步骤S202，控制第一直流电源103向第一端口1021提供的电压的绝对值由第一电压的绝对值逐渐减少至零，第二直流电源104向第二端口1022提供的电压的绝对值由第二电压的绝对值逐渐减少至零。
由于在步骤S201中，第一直流电源103向第一端口1021提供第一电压，第二直流电源104向第二端口1022提供第二电压，第一直流电源103未与第一端口1021连接的端口和第二直流电源104未与第二端口1022连接的端口均接地。此时，电路中部分电荷会存储在第一直流电源103和第二直流电源104接地的电路中，在第一直流电源103和第二直流电源104与地之间形成对地电容。
当第一端口1021和第二端口1022的电压均为零后，之前形成的对地电容会进行反向放电；产生的电流经过第一直流电源103和第二直流电源104在静电产生电路102的第一端口1021和第二端口1022之间产生电位差；而第一端口1021和第二端口1022电位差的产生，会在静电产生电路102中形成电压，即为回流电压。静电产生电路102中的回流电压会在晶圆制程腔室内激发电场，电场会破坏晶圆制程腔室内原有磁场的稳定性。
对于第一直流电源103向第一端口1021提供的第一电压和第二直流电源104向第二端口1022的第二电压，在突变为零时，对地电容会瞬间将积累的电荷释放，形成数值较大的电流。此时，在第一端口1021和第二端口1022之间产生电位差，电位差的数值较大，导致静电产生电路102中产生的回流电压较大；进而回流电压激发的电场对晶圆制程腔室内原有磁场的稳定性破坏严重，导致等离子泄露现象严重。
因此，在调整第一端口1021的第一电压和第二端口1022的第二电压的电压值时，采用逐渐减少的方式将电压值调整为零，可以使得在电压值逐渐减少的过程中，对地电容中积累的电荷缓慢释放；进而保证在电压值为零时对地电容释放出的电荷量尽可能的小，从而改善等离子泄露问题。
在本实施例中，第一直流电源103向第一端口1021提供的第一电压的绝对值按预设速度匀速减少至零；第二直流电源104向第二端口1022提供的第二电压按预设速度匀速减少至零。如此，可以避免在静电产生电路102的第一端口1021的第一电压和第二端口1022第二电压的电压值为零时，对地电容释放电荷导致的第一端口1021和第二端口1022产生的电位差值的绝对值大于预设容忍电压范围的最大边界值；进而减小回流电压激发出的电场对晶圆制程腔室内磁场的稳定的影响，改善等离子泄露现象，提高半导体生产良率。
在具体实现中，预设降压速度为1.2KV/S～36KV/S的任意值，预设容忍电压可以为1KV。由于使用1.2KV/S～36KV/S的降压速度降低第一直流电源103向第一端口1021提供的第一电压的绝对值和第二直流电源104向第二端口1022提供的第二电压的绝对值时，能够保证静电产生电路102中不会出现绝对值大于1KV的回流电压；进而能够减小回流电压激发出的电场对晶圆制程腔室内磁场稳定的影响，改善等离子泄露现象，提高半导体生产良率。
举例来说，第一直流电源103以3.6KV/S的速度，经过0.5秒，将向第一端口1021提供的第一电压由+1.8KV均匀变化到0KV；第二直流电源104以3.6KV/S的速度，经过0.5秒，将向第二端口1022提供的第二电压由-1.8KV均匀变化到0KV；此时，第一端口1021和第二端口1022的电位差等于0.5KV。
在其他实施例中，步骤S202还可以是：控制第一直流电源103向第一端口1021提供的电压的绝对值以预设降压值为梯度由第一电压的绝对值逐步减少至零，第二直流电源104向第二端口1022提供的电压的绝对值以预设降压值为梯度由第二电压的绝对值逐步减少至零。
在具体实现中，预设降压值可以为大于等于0.3KV且小于等于1.8KV任意值，且每次降压梯度可以相同也可以不同。如此，能够保证静电产生电路102中不会出现绝对值大于1KV的回流电压。
举例来说，第一直流电源103以0.9KV的梯度，经过2次降压，将向第一端口1021提供的第一电压由+1.8KV均匀变化到0KV；第二直流电源104以0.9KV的梯度，经过2次降压，将向第二端口1022提供的第二电压由-1.8KV均匀变化到0KV。如此，静电产生电路102的第一端口1021和第二端口1022产生的电位差值的绝对值等于0.6KV。
也就是说，逐步减小至零还可以包括：由第一电压的绝对值经由一步减小至第一中间值后，再经由一步减小至零；由第二电压的绝对值经由一部分减小至第二中间值后，再经由一步减小至零。
或者，在其他实施例中，控制第一直流电源向所述第一端口提供的电压的绝对值由第一电压的绝对值逐渐减小至零，第二直流电源向第二端口提供的电压的绝对值由第二电压的绝对值逐渐减小至零，还可以包括：先控制第一直流电源、第二直流电源向第一端口、第二端口提供的电压的绝对值在第一预设时间内降为预设电压值，经过第二预设时间后，再控制第一直流电源、第二直流电源向第一端口、第二端口提供的电压的绝对值降为零。其中，预设电压值大于0.01KV且小于0.5KV，第一预设时间大于0.01s且小于0.8s，第二预设时间大于1s且小于15s。
在本实施例中，第一直流电源103向第一端口1021提供的电压为零，第二直流电源104向第二端口1022提供的电压为零后，执行步骤S203。
步骤S203，检测第一端口1021和第二端口1022的电位差值，第一端口1021和第二端口1022的电位差值的绝对值等于预设容忍电压范围的最大边界时，控制第一端口1021与第一直流电源103断开连接并连接导线105，第二端口1022与第二直流电源104断开连接并连接导线105。
即控制第一端口1021通过导线105接地，控制第二端口1022通过导线105接地。
在步骤S203中，开关组件电路106控制静电产生电路102的第一端口1021和第一直流电源103断开并连接至导线105，第二端口1022和第二直流电源104断开并连接至导线105。
在本实施例中，当晶圆承载盘101内静电产生电路102的第一端口1021和第二端口1022的电压均为零后，对地电容会持续释放电荷，静电产生电路102中的回流电压会不断增加，当静电产生电路102的回流电压的绝对值大于预设容忍电压范围的最大边界值时，静电产生电路102激发的电场会对晶圆制程腔室内磁场的稳定产生较大影响，进而易发生严重的等离子泄露。
因此，当检测到静电产生电路102的第一端口1021和第二端口1022之间的电位差的绝对值等于预设容忍电压范围的最大边界值时，断开第一端口1021与第一直流电源103的连接且断开第二端口1022与第二直流电源104的连接，防止静电产生电路的回流电压进一步增大，改善等离子泄露现象。
其次，在将第一端口1021与第一直流源103断开，第二端口1022与第二直流电源104断开之后，由于静电产生电路102的第一端口1021和第二端1022之间的电位差仍然存在，静电产生电路102中仍存在回流电压，只是回流电压的绝对值不再增加。
因此，为消除静电产生电路102中的回流电压激发的电场对晶圆制程腔室内磁场的稳定带来影响。将第一端口1021连接至导线105，静电产生电路102的第二端口1022连接至导线105。
如此，一是可以使静电产生电路102的第一端口1021与第二端口1022短接，达到静电产生电路102的第一端口1021和静电产生电路102的第二端口1022之间的电位差为零的目的，保证静电产生电路102中的回流电压为零，改善等离子泄露现象；二是静电产生电路102与导线105相连，在电路中还存在电荷时，导线105将电荷传输至地端，进一步防止等离子泄露现象产生。
在本实施例中，导线105的电阻值大于第一直流电源103的内部电阻值且导线105的电阻值大于第二直流电源104的内部电阻值。如此，保证电路中还存在电荷时，导线105将电荷传输至地端，进一步防止晶圆制程腔室内出现等离子泄露现象。
在其他实施例中，第一直流电源向第一端口提供的电压为零，第二直流电源向第二端口提供的电压为零之后，还可以包括：自第一直流电源向第一端口提供的电压为零且第二直流电源向第二端口提供的电压为零开始，经过预设时间节点后，控制第一端口通过导线接地，控制第二端口通过导线接地。
可以理解的是，上述的逐渐减小至零，包括连续性的减小方式或者非连续性的减小方式，本发明对此不作限定。
本实施例提供的控制方法，第一，对晶圆承载盘101内静电产生电路102的第一端口1021和第二端口1022的电压使用逐渐降低的方式减小到零，防止第一端口1021和第二端口1022的电压突变为零而导致静电产生电路102瞬间出现绝对值大于预设容忍电压范围的边界最大值的回流电压，避免腔室内磁场发生紊乱，进而改善等离子泄露现象，提高半导体生产良率；
第二，当静电产生电路102的第一端口1021和第二端口1022之间的电位差的绝对值等于预设容忍电压范围的边界最大值时，分别断开静电产生电路102的两个端口1021和1022与两个直流电源103和104的连接。如此，可防止静电产生电路102的回流电压进一步增大，改善等离子泄露现象；
第三，在第一端口1021和第一直流电源103断开，第二端口1022与第二直流电源断开104之后，将第一端口1021和第二端口1022均连接至导线105的第一端口1051。如此，使第一端口1021和第二端口1022之间的电位差为零，保证静电产生电路102中的回流电压为零，改善等离子泄露现象，且在电路中还存在电荷时，电荷传输至地端，进一步避免等离子泄露现象，提高半导体生产良率。
图4为使用本发明第一实施例提供的控制方法前后，10组制程晶圆表面颗粒数量变化折线图。
参考图4，横坐标点代表组别，纵坐标点代表粒子数；实线代表未使用本发明第一实施例提供的控制方法，10组制程晶圆表面颗粒数量变化，虚线代表使用本发明第一实施例提供的控制方法，10组制程晶圆表面颗粒数量变化。
由图4可以看出，使用本发明第一实施例提供的控制方法之后，每组制程晶圆表面颗粒数量明显降低。
图5为使用本发明第一实施例提供的控制方法前后，10组制程晶圆表面平均颗粒数量柱状图。
参考图5，横坐标点中，A代表使用本发明第一实施例提供的控制方法，B代表未使用本发明第一实施例提供的控制方法，纵坐标点代表粒子数；柱状图中每个柱子上方标号为平均颗粒数量。
由图5可以看出，使用本发明第一实施例提供的控制方法比未使用本发明第一实施例提供的控制方法，10组制程晶圆表面平均颗粒数量降低了近15倍。
图6为本发明的第二实施例提供的控制系统的结构示意图。参考图1和图6，该系统包括：第一控制模块601和第二控制模块602；
第一控制模块601，用于控制第一直流电源103向第一端口1021提供第一电压，第二直流电源104向第二端口1022提供第二电压，第二电压与第一电压的正负相反且绝对值相等，以使晶圆承载盘101产生静电；
第二控制模块602，用于控制第一直流电源103向第一端口1021提供的电压的绝对值由第一电压的绝对值逐渐减小至零，第二直流电源104向第二端口1022提供的电压的绝对值由第二电压的绝对值逐渐减小至零。
本实施例中，控制系统还可以包括：检测模块603和调整模块604。
检测模块603，检测第一端口1021和第二端口1022之间的电位差值；
调整模块604，当第一端口1021和第二端口1022的电位差值的绝对值等于预设容忍电压的绝对值时，控制第一端口1021与第一直流电源103断开连接，第二端口1022与第二直流电源104断开连接，且控制第一端口1021通过导线105接地，控制第二端口1022通过导线105接地。
不难发现，本实施方式为与第一实施方式相对应的系统实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。
值得说明的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。
本发明第三实施例提供了一种半导体制造设备，包括上述的控制系统。
本实施例提供的半导体制造设备，在进行半导体薄膜沉积制程中，能够改善晶圆制程腔室内等离子泄露现象，降低晶圆缺陷，提高半导体生产良率。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (11)
1.一种控制方法，其特征在于，包括：
提供晶圆承载盘，所述晶圆承载盘内具有静电产生电路，所述静电产生电路包括第一端口和第二端口；
提供第一直流电源以及第二直流电源，所述第一直流电源连接所述第一端口，所述第二直流电源连接所述第二端口；
控制所述第一直流电源向所述第一端口提供第一电压，所述第二直流电源向所述第二端口提供第二电压，所述第二电压与所述第一电压的正负相反且绝对值相等，以使所述晶圆承载盘产生静电；
控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由所述第二电压的绝对值逐渐减小至零；
所述第一直流电源向所述第一端口提供的电压为零，所述第二直流电源向所述第二端口提供的电压为零之后，还包括：检测所述第一端口和所述第二端口的电位差值；当所述第一端口和所述第二端口的电位差值的绝对值等于预设容忍电压范围的最大边界值时，控制所述第一端口与所述第一直流电源断开连接，所述第二端口与所述第二直流电源断开连接，且控制所述第一端口通过导线接地，控制所述第二端口通过导线接地。
2.根据权利要求1所述的控制方法，其特征在于，所述第一直流电源向所述第一端口提供的电压为零，所述第二直流电源向所述第二端口提供的电压为零之后，还包括：自所述第一直流电源向所述第一端口提供的电压为零且所述第二直流电源向所述第二端口提供的电压为零开始，经过预设时间节点后，控制所述第一端口通过导线接地，控制所述第二端口通过导线接地。
3.根据权利要求1所述的控制方法，其特征在于，所述控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由第二电压的绝对值逐渐减小至零，具体包括：控制所述第一直流电源向所述第一端口提供的电压的绝对值以预设降压速度由所述第一电压的绝对值匀速减少至零，所述第二直流电源向所述第二端口提供的电压的绝对值以预设降压速度由所述第二电压的绝对值匀速减少至零。
4.根据权利要求3所述的控制方法，其特征在于，所述预设降压速度为1.2KV/S～36KV/S。
5.根据权利要求1所述的控制方法，其特征在于，所述控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由第二电压的绝对值逐渐减小至零，具体包括：控制所述第一直流电源向所述第一端口提供的电压的绝对值以预设降压值为梯度由所述第一电压的绝对值逐步减少至零，所述第二直流电源向所述第二端口提供的电压的绝对值以预设降压值为梯度由所述第二电压的绝对值逐步减少至零。
6.根据权利要求5所述的控制方法，其特征在于，所述逐步减小至零，包括：由所述第一电压的绝对值经由一步减小至第一中间值后，再经由一步减小至零；由所述第二电压的绝对值经由一步减小至第二中间值后，再经由一步减小至零。
7.根据权利要求5所述的控制方法，其特征在于，所述预设降压值大于等于0.3KV且小于等于1.8KV。
8.根据权利要求1所述的控制方法，其特征在于，所述控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由第二电压的绝对值逐渐减小至零，具体包括：先控制所述第一直流电源、所述第二直流电源向所述第一端口、所述第二端口提供的电压的绝对值在第一预设时间内降为预设电压值，经过第二预设时间后，再控制所述第一直流电源、所述第二直流电源向所述第一端口、所述第二端口提供的电压的绝对值降为零。
9.根据权利要求8所述的控制方法，其特征在于，所述预设电压值大于0.01KV且小于0.5KV，所述第一预设时间大于0.01s且小于0.8s，所述第二预设时间大于1s且小于15s。
10.一种控制系统，应用于如权利要求1-9任一项所述的控制方法，其特征在于，包括：
第一控制模块，用于控制所述第一直流电源向所述第一端口提供第一电压，所述第二直流电源向所述第二端口提供第二电压，所述第二电压与所述第一电压的正负相反且绝对值相等，以使所述晶圆承载盘产生静电；
第二控制模块，用于控制所述第一直流电源向所述第一端口提供的电压的绝对值由所述第一电压的绝对值逐渐减小至零，所述第二直流电源向所述第二端口提供的电压的绝对值由所述第二电压的绝对值逐渐减小至零；
检测模块，检测所述第一端口和所述第二端口之间的电位差值；调整模块，当所述第一端口和所述第二端口的电位差值的绝对值等于所述预设容忍电压范围的最大边界值时，控制所述第一端口与所述第一直流电源断开连接，所述第二端口与所述第二直流电源断开连接，且控制所述第一端口通过导线接地，控制所述第二端口通过导线接地。
11.一种半导体制造设备，其特征在于，包括权利要求10所述的控制系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910949523.3A CN112635381B (zh) | 2019-10-08 | 2019-10-08 | 控制方法、控制系统及半导体制造设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910949523.3A CN112635381B (zh) | 2019-10-08 | 2019-10-08 | 控制方法、控制系统及半导体制造设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635381A CN112635381A (zh) | 2021-04-09 |
| CN112635381B true CN112635381B (zh) | 2022-03-22 |
Family
ID=75283121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910949523.3A Active CN112635381B (zh) | 2019-10-08 | 2019-10-08 | 控制方法、控制系统及半导体制造设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635381B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204325A (ja) * | 1992-12-28 | 1994-07-22 | Hitachi Ltd | 静電吸着装置およびその吸着方法 |
| JPH08316297A (ja) * | 1995-05-24 | 1996-11-29 | Sony Corp | 静電チャック及びその制御方法 |
| JPH11354621A (ja) * | 1998-03-25 | 1999-12-24 | Hitachi Ltd | 光照射による除電方法及びこれを用いた処理装置 |
| JP2000188322A (ja) * | 1991-08-30 | 2000-07-04 | Toto Ltd | 静電チャックの設計方法 |
| TW432464B (en) * | 1997-03-26 | 2001-05-01 | Lam Res Corp | Unbalanced bipolar electrostatic chuck power supplies and methods therefor |
| CN101030537A (zh) * | 2005-07-20 | 2007-09-05 | 台湾积体电路制造股份有限公司 | 等离子体蚀刻的装置与方法 |
| CN101470455A (zh) * | 2007-12-29 | 2009-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种补偿直流自偏压的方法及系统、半导体处理设备 |
| CN103065997A (zh) * | 2011-10-19 | 2013-04-24 | 中芯国际集成电路制造(上海)有限公司 | 晶圆承载设备及晶圆承载的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7813103B2 (en) * | 2007-10-11 | 2010-10-12 | Applied Materials, Inc. | Time-based wafer de-chucking from an electrostatic chuck having separate RF BIAS and DC chucking electrodes |
-
2019
- 2019-10-08 CN CN201910949523.3A patent/CN112635381B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188322A (ja) * | 1991-08-30 | 2000-07-04 | Toto Ltd | 静電チャックの設計方法 |
| JPH06204325A (ja) * | 1992-12-28 | 1994-07-22 | Hitachi Ltd | 静電吸着装置およびその吸着方法 |
| JPH08316297A (ja) * | 1995-05-24 | 1996-11-29 | Sony Corp | 静電チャック及びその制御方法 |
| TW432464B (en) * | 1997-03-26 | 2001-05-01 | Lam Res Corp | Unbalanced bipolar electrostatic chuck power supplies and methods therefor |
| JPH11354621A (ja) * | 1998-03-25 | 1999-12-24 | Hitachi Ltd | 光照射による除電方法及びこれを用いた処理装置 |
| CN101030537A (zh) * | 2005-07-20 | 2007-09-05 | 台湾积体电路制造股份有限公司 | 等离子体蚀刻的装置与方法 |
| CN101470455A (zh) * | 2007-12-29 | 2009-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种补偿直流自偏压的方法及系统、半导体处理设备 |
| CN103065997A (zh) * | 2011-10-19 | 2013-04-24 | 中芯国际集成电路制造(上海)有限公司 | 晶圆承载设备及晶圆承载的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635381A (zh) | 2021-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3655309B2 (ja) | ハイブリッド静電チャック | |
| US5793192A (en) | Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system | |
| WO2020121819A1 (ja) | 基板処理装置及び基板処理方法 | |
| US20070195482A1 (en) | Johnsen-Rahbek electrostatic chuck driven with AC voltage | |
| US7988814B2 (en) | Plasma processing apparatus, plasma processing method, focus ring, and focus ring component | |
| CN100524682C (zh) | 移开晶片的方法及静电吸盘装置 | |
| JP5372419B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| US20130021717A1 (en) | Electrostatic chuck with wafer backside plasma assisted dechuck | |
| CN102257886A (zh) | 在等离子体处理系统中控制离子能量分布 | |
| KR20060125705A (ko) | 단상 구형파 ａｃ 클램핑 전압을 인가시에 힘 지연을사용하여 마이크로가공된 표면을 갖는 ｊ-ｒ 정전 척상으로의 반도체 웨이퍼의 클램핑 및 디클램핑 | |
| JPH08236602A (ja) | 静電吸着装置 | |
| KR20180001536A (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
| US5835335A (en) | Unbalanced bipolar electrostatic chuck power supplies and methods thereof | |
| JP5574962B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| CN112635381B (zh) | 控制方法、控制系统及半导体制造设备 | |
| Shim et al. | Dechuck operation of Coulomb type and Johnsen-Rahbek type of electrostatic chuck used in plasma processing | |
| US7385799B1 (en) | Offset phase operation on a multiphase AC electrostatic clamp | |
| TW200306626A (en) | Method for suppressing charging of component in vacuum processing chamber of plasma processing system and plasma processing system | |
| TW202228232A (zh) | 半導體處理設備及方法 | |
| JPH09129716A (ja) | 静電吸着装置とその製造方法、ウエハ処理方法 | |
| KR100491190B1 (ko) | 웨이퍼처리시스템에서반도체웨이퍼를클램핑하고디클램핑하는방법과장치 | |
| KR20190123108A (ko) | 정전기 척 | |
| JP2004349665A (ja) | 静電チャック | |
| TW202407752A (zh) | 電壓正負連續可調的靜電夾盤及其裝置和方法 | |
| KR20230119759A (ko) | 정전 장치 및 그 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |