CN112614866A - 相变存储器的制造方法 - Google Patents
相变存储器的制造方法 Download PDFInfo
- Publication number
- CN112614866A CN112614866A CN202011501781.4A CN202011501781A CN112614866A CN 112614866 A CN112614866 A CN 112614866A CN 202011501781 A CN202011501781 A CN 202011501781A CN 112614866 A CN112614866 A CN 112614866A
- Authority
- CN
- China
- Prior art keywords
- sub
- dielectric layer
- hole
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 111
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000000149 penetrating effect Effects 0.000 claims abstract description 24
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 47
- 239000004020 conductor Substances 0.000 claims description 43
- 238000002955 isolation Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 22
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- -1 tungsten nitride Chemical class 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000012876 topography Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 233
- 230000008569 process Effects 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 239000012782 phase change material Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开提供了一种相变存储器的制造方法，包括：提供包括器件区域和对位区域的衬底；其中，衬底上形成有互连线和覆盖互连线的第一介质层；互连线，用于连接相变存储器的外围电路和地址线连接部；第一介质层包括位于器件区域中的第一部分和位于对位区域中的第二部分；对准对位区域中第一条互连线的位置，在所述第二部分中形成第一对位凹槽；第一对位凹槽的深度，小于所述第二部分的深度；形成覆盖第一介质层的存储器材料层；其中，位于对位区域中的部分存储器材料层共性地覆盖第一对位凹槽，并基于第一对位凹槽的形貌形成第一子凹槽；基于第一子凹槽，在对准对位区域中第二条互连线的位置，形成贯穿存储器材料层的第二对位凹槽。
Description
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种相变存储器的制造方法。
背景技术
相变存储器的器件区域用于设置器件结构。器件结构包括存储单元阵列和外围电路，存储单元阵列主要用于储存数据，外围电路主要用于实现相变存储器操作(读取操作、写操作等)的功能控制。
在相变存储器的制造过程中，通常会利用衬底对位区域中的对位结构(alignmentmark)进行对位控制，实现衬底器件区域中形成的器件结构之间的对准。
发明内容
本公开实施例提供一种相变存储器的制造方法，包括：
提供包括器件区域和对位区域的衬底；其中，所述衬底上形成有互连线和覆盖所述互连线的第一介质层；所述互连线，用于连接所述相变存储器的外围电路和地址线连接部；所述第一介质层包括位于所述器件区域中的第一部分，和位于所述对位区域中的第二部分；
对准所述对位区域中第一条互连线的位置，在所述第一介质层的第二部分中形成第一对位凹槽；其中，所述第一对位凹槽的深度，小于所述第一介质层第二部分的深度；
形成覆盖所述第一介质层的存储器材料层；其中，位于所述对位区域中的部分所述存储器材料层共性地覆盖所述第一对位凹槽，并基于所述第一对位凹槽的形貌形成第一子凹槽；
基于所述第一子凹槽，在对准所述对位区域中第二条互连线的位置，形成贯穿所述存储器材料层的第二对位凹槽。
在一些实施例中，所述方法还包括：
在形成所述第二对位凹槽后，形成贯穿所述存储器材料层的多个电绝缘的隔离结构，以形成多个彼此电隔离的存储单元。
在一些实施例中，所述形成贯穿所述存储器材料层的多个电绝缘的隔离结构，包括：
刻蚀位于所述器件区域中的所述存储器材料层，形成贯穿所述存储器材料层的隔离沟槽；向所述隔离沟槽中填充绝缘材料，形成所述隔离结构；
所述方法还包括：
在形成所述隔离沟槽的同时，刻蚀所述对位区域中所述第二对位凹槽底部显露的第一介质层以形成第二子凹槽，且刻蚀所述第一子凹槽底部显露的第一介质层以形成第三子凹槽；
其中，所述第二子凹槽的底部与所述第二条互连线之间设置有部分所述第一介质层，所述第三子凹槽的底部与所述第一条互连线之间设置有部分所述第一介质层。
在一些实施例中，所述方法还包括：
在形成所述第一对位凹槽之前，在所述器件区域形成贯穿所述第一介质层且延伸至所述互连线的第一孔；
向所述第一孔中填充导电材料，以形成所述地址线连接部。
在一些实施例中，所述第一介质层包括堆叠设置的第一子层和第二子层，所述第一孔包括第一子孔和第二子孔；
所述在所述器件区域形成贯穿所述第一介质层且延伸至所述互连线的第一孔，包括：
形成贯穿所述第一子层且延伸至所述互连线的所述第一子孔；
向所述第一子孔中填充所述导电材料；
在所述第一子层上形成所述第二子层；
形成贯穿所述第二子层且延伸至所述第一子孔的第二子孔；所述第二子孔的孔径小于所述第一子孔的孔径；
向所述第二子孔中填充所述导电材料；其中，所述地址线连接部包括填充在所述第一子孔和所述第二子孔中的所述导电材料。
在一些实施例中，所述方法还包括：
在向所述第一子孔中填充所述导电材料之前，形成覆盖所述第一子孔的第一阻挡层；
在向所述第二子孔中填充所述导电材料之前，形成覆盖所述第二子孔的第二阻挡层；
所述向所述第一子孔中填充所述导电材料，包括：向形成有所述第一阻挡层的所述第一子孔中填充所述导电材料；
所述向所述第二子孔中填充所述导电材料，包括：向形成有所述第二阻挡层的所述第二子孔中填充所述导电材料。
在一些实施例中，所述互连线的材料包括铜，所述导电材料包括钨；所述第一阻挡层的材料包括氮化钨和/或氮化钛，所述第二阻挡层的材料包括氮化钨和/或氮化钛。
在一些实施例中，所述方法还包括：
形成覆盖所述互连线的第二介质层；其中，所述第二介质层的硬度大于所述第一介质层的硬度；
形成覆盖所述第二介质层的所述第一介质层；
所述在所述器件区域形成贯穿所述第一介质层且延伸至所述互连线的第一孔，包括：
在所述器件区域，形成贯穿所述第一介质层和所述第二介质层的所述第一孔；其中，所述第一孔的底部显露所述互连线。
在一些实施例中，所述第二介质层的材料包括：氮化硅，和/或氮氧化硅。
相关技术中，形成的第一对位凹槽的深度等于或略大于第一介质层第二部分的深度，并且，在形成第二对位凹槽之后及在刻蚀存储器材料层之前，需要在第二对位凹槽以及沉积有存储器材料层的第一对位凹槽中沉积氧化物的填充材料，该填充材料在刻蚀存储器材料层的过程中，用于避免第一对位凹槽中的存储器材料层被刻蚀，以降低由于第一对位凹槽底部的存储器材料层与第一互连线之间的距离较小，导致第一对位凹槽底部与第一条互连线之间的存储器材料层被刻蚀导致后第一条互连线被破坏的几率。
此外，可以理解的是，在形成上述填充材料的过程中，上述填充材料也会形成在器件区域的存储器材料层表面，因此，还需对形成在器件区域中的填充材料进行平坦化处理，直至去除器件区域中存储器材料层表面的该填充材料。
本公开实施例提供的方法，由于所述第一对位凹槽的深度，小于所述第一介质层第二部分的深度，使得第一对位凹槽的底部与第一条互连线之间存在一定厚度的第一介质层，如此，沉积在第一对位凹槽中的存储器材料层与第一条互连线之间会存在一定厚度的第一介质层，在后续刻蚀存储器材料层时，第一对位凹槽底部与第一条互连线之间的第一介质层可降低第一条互连线被破坏的几率，能够保证相变存储器的质量较好。
并且，本公开提供的方案，无需在形成第二对位凹槽之后及在刻蚀存储器材料层之前，在沉积有存储器材料层的第一对位凹槽中沉积氧化物的填充材料，也无需对形成在器件区域中的填充材料进行上述平坦化处理，减少了工艺步骤，缩短了制造流程，降低了制造成本。
附图说明
图1是根据一示例性实施例示出的一种相变存储器的局部的三维视图；
图2a至图2d是根据一示例性实施例示出的一种相变存储器制作方法的示意图；
图3是根据一示例性实施例示出的一种相变存储器的制造方法的流程图；
图4a至图4d是根据一示例性实施例示出的一种相变存储器制造方法的示意图。
具体实施方式
下面将结合附图和实施例对本公开的技术方案进一步详细阐述。虽然附图中显示了本公开的示例性实施方法，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本公开的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本公开实施例的目的。
可以理解的是，本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。
在本公开实施例中，术语“A与B相连”包含A、B两者相互接触地A与B相连的情形，或者A、B两者之间还间插有其他部件而A非接触地与B相连的情形。
在本公开实施例中，术语“第一”以及“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。层可以包括多个子层。例如，互连层可包括一个或多个导体和接触子层(其中形成互连线和/或过孔触点)、以及一个或多个电介质子层。
需要说明的是，本公开实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
相变存储器包括存储单元阵列(Array)和外围电路。存储单元阵列可以集成在外围电路的相同管芯上，这允许更宽的总线和更高的操作速度。实际应用中，存储单元阵列与外围电路可以形成在同一平面上的不同区域中；或者存储单元阵列与外围电路可以形成堆叠的结构，即二者形成在不同的平面上。例如，存储单元阵列可以形成在外围电路的上方，以减小芯片尺寸。
在一些实施例中，外围电路包括用于便于相变存储器操作的任何合适的数字、模拟和/或混合信号电路。例如，外围电路可以包括控制逻辑、数据缓冲器、解码器(解码器也可以称为译码器)、驱动器及读写电路等。当控制逻辑收到读写操作命令及地址数据时，在控制逻辑的作用下，解码器可以基于解码的地址将从驱动器产生的相应电压施加到相应的位线、字线上，以实现数据的读写，并通过数据缓冲器与外部进行数据交互。
在一些实施例中，存储单元阵列主要用于存储数据。实际应用中，存储单元阵列包括多个存储单元，每个存储单元可以包括堆叠的相变存储器(PCM，Phase Change Memory)层102、选通层104以及多个电极层101、103及105(如图1所示)。PCM层102可以基于以电热方式对相变材料所做的加热和淬火来利用相变材料中的非晶相和晶相的电阻率之间的差异。可以施加电流以使PCM层102的相变材料(或者其阻挡所述电流通路的至少部分)在非晶相和晶相之间反复切换，以存储数据。可以在每个存储单元中存储数据的单个位，并且可以通过改变施加至相应选通层104的电压进行单个位的写入或读取，这样做消除了对晶体管的需求。
图1是根据一示例性实施例示出的一种相变存储器的局部的三维视图。参照图1所示，该存储单元阵列包括：
平行的多条顶部位线13和平行的多条底部位线14；
顶部位线13和相应的底部位线14(位于顶部位线下方的一条底部位线)之间存在偏移；
顶部位线连接部130，与顶部位线13接触，且从相邻的两条底部位线14之间延伸出来，用于电连接顶部位线13与外围电路(这里，连接部的英文可为Contact)；
底部位线连接部141，与底部位线14接触，用于电连接底部位线14与外围电路；
多条字线15，处于顶部位线13和底部位线14之间；多条字线15处于同一平面，且与顶部位线13、底部位线14均平行；
字线连接部(未示出)，与字线15接触，用于电连接字线15与相关器件；
上部存储单元11，处于顶部位线13与字线15之间，且与对应的顶部位线13与字线15连接，多个上部存储单元形成顶部存储单元层；
下部存储单元12，处于字线15与底部位线14之间，多个下部存储单元形成底部存储单元层。
图2a至图2d是根据一示例性实施例示出的一种相变存储器制作方法的示意图，该方法包括以下步骤：
步骤一：参照图2a所示，提供包括器件区域110a和对位区域110b的衬底110；其中，衬底110上形成有互连线120、覆盖互连线的第二介质层132、以及覆盖第二介质层的第一介质层131；互连线，形成在第三介质层133中，用于连接所述相变存储器的外围电路(未示出)和底部位线连接部141；在器件区域110a中，形成贯穿第一介质层和第二介质层的底部位线连接部141。
在步骤一中，参照图2a所示，在器件区域110a中，底部位线连接部141与互连线120c电连接。
步骤二：参照图2b所示，在形成底部位线连接部141之后，在对位区域110b中，对准对位区域110b中第一条互连线120a，形成贯穿第一介质层的第一通孔150；其中，沿垂直于衬底110所在平面的方向，第一通孔150的投影，与第一条互连线120a的投影重叠。
需要指出的是，步骤二中形成的第一通孔的深度，可等于第一介质层的厚度。在一些实施例中，在形成第一通孔时，可刻蚀部分第二介质层，使得第一通孔的深度略大于第一介质层的厚度。
步骤三：参照图2c所示，在形成第一通孔后，形成存储器材料层；其中，存储器材料层包括由下至上依次层叠设置的第一导电材料层14、第一电极材料层105、选通材料层104、第二电极材料层103、相变存储器材料层102以及第三电极材料层101；基于覆盖存储器材料层之后的第一通孔，以及第一条互连线120a和第二条互连线120b之间的相对位置关系，在对位区域110b中形成贯穿存储器材料层的第二通孔，第二通孔的底部显露第一介质层；向形成有第二通孔的衬底表面沉积填充材料135，形成如图2c所示的结构。
参照图2c所示，在一些实施例中，在刻蚀第二通孔前，还会形成覆盖存储器材料层的第四介质层134。第四介质层的组成材料可与第二介质层132的组成材料相同。例如，第四介质层的组成材料科包括：氮化硅或者氮氧化硅等。
需要强调的是，虽然覆盖在第一通孔中的存储器材料层106，与覆盖在器件区域110a表面的存储器材料层的附图标记不同，但是覆盖在第一通孔中的存储器材料层106，与覆盖在器件区域110a表面的存储器材料层结构相同。
需要指出的是，后续形成隔离器件区域110a中存储器材料层的隔离结构后，可基于第一导电材料层、相变材料层、选通材料层以及各个电极材料层，分别形成底部位线14、相变存储器层102、选通层104以及多个电极层(电极层101、电极层103及电极层105)，因此，本公开实施例中，采用相同的附图标记表示第一导电材料层和底部位线14，采用相同的附图标记表示相变材料层和相变存储器层，并采用相同的附图标记表示各个电极材料层和对应的各个电极层。
步骤四：参照图2d所示，对图2c所示的结构进行平坦化处理，以显露器件区域110a中的存储器材料层。
示例性地，可通过化学机械研磨(CMP)的方式，对图2c所示的结构进行平坦化处理。
可以理解的是，沉积的填充材料不仅会填充第二通孔和覆盖有存储器材料层的第一通孔，还会覆盖器件区域110a的存储器材料层。由于填充材料通常为电绝缘的，因此，在形成存储阵列中的隔离结构之前，需要去除覆盖器件区域110a中存储器材料层的填充材料，以保证相变存储器的功能能够正常执行。
步骤五：在器件区域110a中，形成贯穿所述存储器材料层的多个电绝缘的隔离结构。
在形成隔离结构的过程中，需要刻蚀位于所述器件区域110a中的存储器材料层，形成贯穿器件区域110a中存储器材料层的隔离沟槽。具体地，可通过干法刻蚀去除存储器材料层。
需要指出的是，如果第一通孔中并未形成上述填充材料135，那么，在刻蚀形成隔离沟槽的过程中，由于第一通孔底部填充的也是存储器材料层，因此，也会刻蚀覆盖第一通孔底部的存储器材料层，甚至可能刻蚀穿通位于第一通孔与第一条互连线之间的第二介质层132，并刻蚀第一条互连线，进而破坏第一条互连线的形貌，降低相变存储器的质量。例如，可能导致第一条互连线断裂。
可以理解的是，可通过刻蚀工艺的控制，保证在形成刻蚀沟槽的过程中，对存储器材料层的刻蚀速率，远大于对填充材料的刻蚀速率，如此，能够保证在图2a至图2d示出的方法中，在形成隔离结构的过程中，第一通孔中的填充材料能够阻挡对于第一通孔中的存储器材料层的刻蚀，进而对第一条互连线起到保护作用。
图3是根据一示例性实施例示出的一种相变存储器的制造方法的流程图。参照图3所示，该方法包括以下步骤：
S100：提供包括器件区域和对位区域的衬底；其中，衬底上形成有互连线和覆盖互连层的第一介质层；互连线，用于连接相变存储器的外围电路和地址线连接部；第一介质层包括位于器件区域中的第一部分，和位于对位区域中的第二部分；
S110：对准对位区域中第一条互连线的位置，在第一介质层的第二部分中形成第一对位凹槽；其中，第一对位凹槽的深度，小于第一介质层第二部分的深度；
S120：形成覆盖第一介质层的存储器材料层；其中，位于对位区域中的部分存储器材料层共性地覆盖第一对位凹槽，并基于第一对位凹槽的形貌形成第一子凹槽；
S130：基于第一子凹槽，在对准对位区域中第二条互连线的位置，形成贯穿存储器材料层的第二对位凹槽。
图4a至图4d是根据一示例性实施例示出的一种相变存储器的制造方法的示意图。下面结合图3、以及图4a至图4d所示，描述本公开实施例提供的一种相变存储器的制作方法。
参照图4a所示，在S100中，提供的衬底110表示向其上增加后续材料层的结构。衬底110可包括半导体材料，例如硅、锗或者砷化镓等。衬底110还可包括形成在半导体材料上的相变存储器的外围电路。可以理解的是，可通过离子掺杂等方式，在半导体材料表面的预设区域形成外围电路。
器件区域110a用于设置相变存储器的功能器件，例如，存储阵列和/或外围电路等。对位区域110b用于设置对位结构。在一些实施例中，对位区域110b中还可包括切割道(Scribe lane)。
衬底110上形成有互连线120和覆盖互连层的第一介质层131；互连线120，用于连接相变存储器的外围电路和地址线连接部；第一介质层131包括位于器件区域110a中的第一部分，和位于对位区域110b中的第二部分。
导电的互连线120，可通过物理气相沉积或者原子层气相沉积等方式，形成于位于衬底110表面的第三介质层133中。互连线120的组成材料可包括：金属(例如，钨或者铜等)或者多晶硅等。
第三介质层133设置于第一介质层131和衬底110之间。示例性地，可通过化学气相沉积的方式在衬底110表面形成第三介质层133。第三介质层133的组成材料可包括氧化硅。
第一介质层131的组成材料可包括绝缘的氧化物，例如氧化硅等。
在形成互连线120后，可通过化学气相沉积的方式形成第一介质层131。可以理解的是，位于器件区域110a中的第一介质层131第一部分的顶表面，与位于对位区域110b中的第一介质层131第二部分的顶表面平齐。此处，第一介质层131第一部分的顶表面，为第一介质层131第一部分相对远离衬底110的一个表面；第一介质层131第二部分的顶表面，第一介质层131第二部分相对远离衬底110的一个表面。
地址线连接部可包括：字线连接部和位线连接部；其中，字线连接部用于电连接字线和对应的互连线120；位线连接部用于电连接位线和对应的互连线120。可以理解的是，字线连接部与位线连接部分别电连接不同的互连线120。
衬底110表面还包括：贯穿第一介质层131的位线连接部140。位线连接部140可包括底部位线连接部141或顶部位线连接部130。位线连接部140的组成材料可包括导电材料，例如，金属(如，钨或者铜等)或者多晶硅等。
参照图4b所示，在S110中，对准对位区域110b中第一条互连线120a的位置，在第一介质层131的第二部分中形成第一对位凹槽160；其中，第一对位凹槽的深度d2，小于第一介质层131第二部分的深度d1。
示例性地，第一介质层131第二部分的深度可包括3000埃(A)，第一对位凹槽的深度可为1000埃或者2000埃等。
参照图4c所示，在S120中，可通过化学气相沉积或者物理气相沉积等方式，形成覆盖第一介质层131的存储器材料层；其中，位于对位区域110b中的部分存储器材料层共性地覆盖第一对位凹槽，并基于第一对位凹槽的形貌形成第一子凹槽161。
参照图4d所示，在S130中，基于第一子凹槽，在对准对位区域110b中第二条互连线120b的位置，形成贯穿存储器材料层的第二对位凹槽170。
由于在垂直衬底110所在平面的方向，第一子凹槽和第一条互连线120a对准，因此，在形成第二对位凹槽170时，可根据第一条互连线120a和第二条互连线120b之间的相对位置关系，以及第一子凹槽与第一条互连线120a之间的位置关系，形成在垂直衬底110所在平面的方向与第二条互连线120b对准的第二对位凹槽170。
本公开实施例提供的方法，由于所述第一对位凹槽的深度，小于所述第一介质层131第二部分的深度，使得第一对位凹槽的底部与第一条互连线120a之间存在一定厚度的第一介质层131，如此，沉积在第一对位凹槽中的存储器材料层与第一条互连线120a之间会存在一定厚度的第一介质层131，在后续刻蚀存储器材料层时，第一对位凹槽底部与第一条互连线120a之间的第一介质层131可降低第一条互连线被破坏的几率，能够保证相变存储器的质量较好。
并且，本公开提供的方案，无需在形成第二对位凹槽之后及在刻蚀存储器材料层之前，在沉积有存储器材料层的第一对位凹槽中沉积氧化物的填充材料，也无需对形成在器件区域110a中的填充材料进行上述平坦化处理，减少了工艺步骤，缩短了制造流程，降低了制造成本。
在一些实施例中，在第一导电线14和第一电极层105之间可通过物理气相沉积的方式形成粘接层107。此处，第一导电线可为位线。
一方面，粘接层用于提高第一导电线14与第一电极层105之间的附着力；另一方面，粘接层用于阻挡第一导电线14与第一电极层105之间的相互扩散，保证相变存储器的质量较好。
示例性地，当第一导电线14的组成材料包括钨时，粘接层的组成材料可包括氮化钨(WN)。
在一些实施例中，所述方法还包括：
在形成所述第二对位凹槽后，形成贯穿所述存储器材料层的多个电绝缘的隔离结构，以形成多个彼此电隔离的存储单元。
示例性地，可通过对存储器材料层进行第一次图案化处理和第一次刻蚀，形成沿平行于位线方向延伸的第一隔离子结构，然后形成覆盖第一个隔离结构和剩余存储器材料层的第二个导电材料层，随后进行第二次图案化处理和第二次刻蚀，形成沿沿平行于字线方向延伸的第二隔离子结构。
可以理解的是，隔离结构包括第一隔离子结构和第二隔离子结构。通过形成隔离结构，使得彼此电隔离的存储单元位于相应字线和相应位线之间的交叉处，能够与相应字线和相应位线实现更好的连接。
在一些实施例中，所述形成贯穿所述存储器材料层的多个电绝缘的隔离结构，包括：
刻蚀位于所述器件区域110a中的所述存储器材料层，形成贯穿所述存储器材料层的隔离沟槽；向所述隔离沟槽中填充绝缘材料，形成所述隔离结构；
所述方法还包括：
在形成所述隔离沟槽的同时，刻蚀所述对位区域110b中所述第二对位凹槽底部显露的第一介质层131以形成第二子凹槽，且刻蚀所述第一子凹槽底部显露的第一介质层131以形成第三子凹槽；
其中，所述第二子凹槽的底部与所述第二条互连线120b之间设置有部分所述第一介质层131，所述第三子凹槽的底部与所述第一条互连线120a之间设置有部分所述第一介质层131。
示例性地，可通过干法刻蚀方式形成隔离沟槽。
可包括化学气相沉积或者旋涂的方式，在隔离沟槽中填充绝缘材料，以形成隔离结构。隔离结构的组成材料可包括：氮化硅和/或氧化硅等。
在刻蚀存储器材料层时，虽然会选择对存储器材料层具有高刻蚀选择比，而对第一介质层131具有低刻蚀选择比的刻蚀剂进行刻蚀，然而，刻蚀剂可能依旧会去掉部分第一刻蚀剂。
需要强调的是，在形成隔离沟槽的过程中，第二对位凹槽底部的第一介质层131不会被全部刻蚀掉，且第一子凹槽底部的第一介质层131不会被全部刻蚀掉，即在形成隔离沟槽的过程中，覆盖第一条互连线120a和第二条互连线120b的第一介质层131，可保护第一条互连线120a和第二条互连线120b的形貌不会破坏，保证第一条互连线120a和第二条互连线120b的质量较好。
在一些实施例中，所述方法还包括：
在形成第一对位凹槽之前，在器件区域110a形成贯穿第一介质层131且延伸至互连线120的第一孔；
向第一孔中填充导电材料，以形成地址线连接部。
示例性地，可通过干法刻蚀形成第一孔。具体地，以第一介质层131的组成材料为二氧化硅为例，可采用氟化碳(CF4)作为刻蚀气体，采用等离子体刻蚀工艺形成第一孔。
填充在第一孔中的导电材料可以包括钨或者多晶硅等。所述导电材料可以通过沉积工艺实现填充，所述沉积工艺具体可以包括物理气相沉积、化学气相沉积或者原子层气相沉积等。
实际应用中，通过刻蚀工艺形成地址线连接部的第一孔时，一般第一孔的形貌表现为顶部开口尺寸大于底部开口尺寸。此处，第一孔的顶部开口为相对远离衬底110的开口，第一孔的底部开口为相对靠近衬底110的开口。
为了增大地址线连接部与互连线120的接触面积，可以对第一孔的底部进行扩孔处理，以保证地址线连接部与互连线120的良好接触。
在一些实施例中，所述第一介质层131包括堆叠设置的第一子层和第二子层，所述第一孔包括第一子孔和第二子孔；
所述在所述器件区域110a形成贯穿第一介质层131且延伸至互连线120的第一孔，包括：
形成贯穿第一子层且延伸至互连线120的第一子孔；
向第一子孔中填充导电材料，形成第一导电体1401；
在第一子层上形成第二子层；
形成贯穿第二子层且延伸至第一子孔的第二子孔；第二子孔的孔径小于第一子孔的孔径；
向第二子孔中填充所述导电材料，形成与第一导电体1401电连接的第二导电体1402；其中，地址线连接部包括第一导电体1401和第二导电体1402。
本公开实施例中，通过先形成第一子孔，然后形成第二子孔，且第一子孔的孔径大于第二子孔的孔径，如此形成地址线连接部，增大了地址线连接部与互连线120的接触面积，保证地址线连接部与互连线120的良好的电接触。
在一些实施例中，所述方法还包括：
在向第一子孔中填充所述导电材料之前，形成覆盖第一子孔的第一阻挡层；
在向第二子孔中填充所述导电材料之前，形成覆盖第二子孔的第二阻挡层；
所述向第一子孔中填充导电材料，包括：向形成有第一阻挡层的所述第一子孔中填充导电材料；
所述向第二子孔中填充导电材料，包括：向形成有第二阻挡层的第二子孔中填充导电材料。
在一些实施例中，互连线120的材料包括铜，所述导电材料包括钨；第一阻挡层的材料包括氮化钨和/或氮化钛，第二阻挡层的材料包括氮化钨和/或氮化钛。
本公开实施例通过形成第一阻挡层，可以阻挡后续填充在第一子孔中的导电材料向第一介质层131中扩散，且可以提高后续填充在第一子孔中的导电材料与第一介质层131之间的附着力。
类似地，本公开实施例通过形成第二阻挡层，可以阻挡后续填充在第二子孔中的导电材料向第一介质层131中扩散，且可以提高后续填充在第二子孔中的导电材料与第一介质层131之间的附着力。
因此，本公开实施例通过形成第一阻挡层和第二阻挡层，有利于保证存储器的质量和稳定性较好。
在一些实施例中，所述方法还包括：
形成覆盖互连线120的第二介质层132；其中，第二介质层132的硬度大于第一介质层131的硬度；
形成覆盖第二介质层132的第一介质层131；
所述在器件区域110a形成贯穿第一介质层131且延伸至互连线120的第一孔，包括：
在器件区域110a，形成贯穿第一介质层131和第二介质层132的第一孔；其中，第一孔的底部显露所述互连线120。
示例性地，可通过化学气相沉积的方式形成第二介质层。第二介质层的组成材料可包括以下至少之一：氮化硅；碳化硅；碳氧化硅；氮碳化硅；氮掺杂碳化硅(NDC)等。
本公开实施例中，通过形成硬度大于第一介质层131的第二介质层，因此，在后续刻蚀存储器材料层的过程中，第二介质层也可作为刻蚀阻挡层，保护第一条互连线120a和第二条互连线120b的质量较好。
在本公开所提供的实施例中，应该理解到，所揭露的装置、系统与方法，可以通过其他的方式实现。以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种相变存储器的制造方法，其特征在于，包括：
提供包括器件区域和对位区域的衬底；其中，所述衬底上形成有互连线和覆盖所述互连线的第一介质层；所述互连线，用于连接所述相变存储器的外围电路和地址线连接部；所述第一介质层包括位于所述器件区域中的第一部分，和位于所述对位区域中的第二部分；
对准所述对位区域中第一条互连线的位置，在所述第一介质层的第二部分中形成第一对位凹槽；其中，所述第一对位凹槽的深度，小于所述第一介质层第二部分的深度；
形成覆盖所述第一介质层的存储器材料层；其中，位于所述对位区域中的部分所述存储器材料层共性地覆盖所述第一对位凹槽，并基于所述第一对位凹槽的形貌形成第一子凹槽；
基于所述第一子凹槽，在对准所述对位区域中第二条互连线的位置，形成贯穿所述存储器材料层的第二对位凹槽。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在形成所述第二对位凹槽后，形成贯穿所述存储器材料层的多个电绝缘的隔离结构，以形成多个彼此电隔离的存储单元。
3.根据权利要求2所述的方法，其特征在于，
所述形成贯穿所述存储器材料层的多个电绝缘的隔离结构，包括：
刻蚀位于所述器件区域中的所述存储器材料层，形成贯穿所述存储器材料层的隔离沟槽；向所述隔离沟槽中填充绝缘材料，形成所述隔离结构；
所述方法还包括：
在形成所述隔离沟槽的同时，刻蚀所述对位区域中所述第二对位凹槽底部显露的第一介质层以形成第二子凹槽，且刻蚀所述第一子凹槽底部显露的第一介质层以形成第三子凹槽；
其中，所述第二子凹槽的底部与所述第二条互连线之间设置有部分所述第一介质层，所述第三子凹槽的底部与所述第一条互连线之间设置有部分所述第一介质层。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在形成所述第一对位凹槽之前，在所述器件区域形成贯穿所述第一介质层且延伸至所述互连线的第一孔；
向所述第一孔中填充导电材料，以形成所述地址线连接部。
5.根据权利要求4所述的方法，其特征在于，所述第一介质层包括堆叠设置的第一子层和第二子层，所述第一孔包括第一子孔和第二子孔；
所述在所述器件区域形成贯穿所述第一介质层且延伸至所述互连线的第一孔，包括：
形成贯穿所述第一子层且延伸至所述互连线的所述第一子孔；
向所述第一子孔中填充所述导电材料；
在所述第一子层上形成所述第二子层；
形成贯穿所述第二子层且延伸至所述第一子孔的第二子孔；所述第二子孔的孔径小于所述第一子孔的孔径；
向所述第二子孔中填充所述导电材料；其中，所述地址线连接部包括填充在所述第一子孔和所述第二子孔中的所述导电材料。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
在向所述第一子孔中填充所述导电材料之前，形成覆盖所述第一子孔的第一阻挡层；
在向所述第二子孔中填充所述导电材料之前，形成覆盖所述第二子孔的第二阻挡层；
所述向所述第一子孔中填充所述导电材料，包括：向形成有所述第一阻挡层的所述第一子孔中填充所述导电材料；
所述向所述第二子孔中填充所述导电材料，包括：向形成有所述第二阻挡层的所述第二子孔中填充所述导电材料。
7.根据权利要求6所述的方法，其特征在于，所述互连线的材料包括铜，所述导电材料包括钨；所述第一阻挡层的材料包括氮化钨和/或氮化钛，所述第二阻挡层的材料包括氮化钨和/或氮化钛。
8.根据权利要求4所述的方法，其特征在于，所述方法还包括：
形成覆盖所述互连线的第二介质层；其中，所述第二介质层的硬度大于所述第一介质层的硬度；
形成覆盖所述第二介质层的所述第一介质层；
所述在所述器件区域形成贯穿所述第一介质层且延伸至所述互连线的第一孔，包括：
在所述器件区域，形成贯穿所述第一介质层和所述第二介质层的所述第一孔；其中，所述第一孔的底部显露所述互连线。
9.根据权利要求8所述的方法，其特征在于，所述第二介质层的材料包括：氮化硅，和/或氮氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011501781.4A CN112614866B (zh) | 2020-12-17 | 2020-12-17 | 相变存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011501781.4A CN112614866B (zh) | 2020-12-17 | 2020-12-17 | 相变存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112614866A true CN112614866A (zh) | 2021-04-06 |
| CN112614866B CN112614866B (zh) | 2024-05-31 |
Family
ID=75241059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011501781.4A Active CN112614866B (zh) | 2020-12-17 | 2020-12-17 | 相变存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112614866B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314503A (zh) * | 2021-05-28 | 2021-08-27 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制备方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050127347A1 (en) * | 2003-12-12 | 2005-06-16 | Suk-Hun Choi | Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same |
| US20050250316A1 (en) * | 2003-12-12 | 2005-11-10 | Suk-Hun Choi | Methods for fabricating memory devices using sacrifical layers and memory devices fabricated by same |
| CN105098071A (zh) * | 2015-07-08 | 2015-11-25 | 宁波时代全芯科技有限公司 | 制造相变化记忆体的方法 |
| US20160027739A1 (en) * | 2014-07-25 | 2016-01-28 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices using alignment marks to align layers |
| CN105428524A (zh) * | 2015-11-03 | 2016-03-23 | 宁波时代全芯科技有限公司 | 制造相变化记忆体的方法 |
| US20160093670A1 (en) * | 2014-09-25 | 2016-03-31 | Globalfoundries Singapore Pte. Ltd. | Magnetic tunnel junction stack alignment scheme |
| CN110310953A (zh) * | 2019-07-03 | 2019-10-08 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件结构及其制作方法 |
| US20200006655A1 (en) * | 2018-06-27 | 2020-01-02 | International Business Machines Corporation | Alignment through topography on intermediate component for memory device patterning |
| US20200051922A1 (en) * | 2018-08-09 | 2020-02-13 | United Microelectronics Corp. | Memory device |
| CN111261581A (zh) * | 2018-11-30 | 2020-06-09 | 台湾积体电路制造股份有限公司 | 制造半导体元件的方法 |
| US10804461B1 (en) * | 2019-06-27 | 2020-10-13 | United Microelectronics Corp. | Manufacturing method of memory device |
-
2020
- 2020-12-17 CN CN202011501781.4A patent/CN112614866B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050127347A1 (en) * | 2003-12-12 | 2005-06-16 | Suk-Hun Choi | Methods for fabricating memory devices using sacrificial layers and memory devices fabricated by same |
| US20050250316A1 (en) * | 2003-12-12 | 2005-11-10 | Suk-Hun Choi | Methods for fabricating memory devices using sacrifical layers and memory devices fabricated by same |
| US20160027739A1 (en) * | 2014-07-25 | 2016-01-28 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices using alignment marks to align layers |
| US20160093670A1 (en) * | 2014-09-25 | 2016-03-31 | Globalfoundries Singapore Pte. Ltd. | Magnetic tunnel junction stack alignment scheme |
| CN105098071A (zh) * | 2015-07-08 | 2015-11-25 | 宁波时代全芯科技有限公司 | 制造相变化记忆体的方法 |
| CN105428524A (zh) * | 2015-11-03 | 2016-03-23 | 宁波时代全芯科技有限公司 | 制造相变化记忆体的方法 |
| US20200006655A1 (en) * | 2018-06-27 | 2020-01-02 | International Business Machines Corporation | Alignment through topography on intermediate component for memory device patterning |
| US20200051922A1 (en) * | 2018-08-09 | 2020-02-13 | United Microelectronics Corp. | Memory device |
| CN111261581A (zh) * | 2018-11-30 | 2020-06-09 | 台湾积体电路制造股份有限公司 | 制造半导体元件的方法 |
| US10804461B1 (en) * | 2019-06-27 | 2020-10-13 | United Microelectronics Corp. | Manufacturing method of memory device |
| CN110310953A (zh) * | 2019-07-03 | 2019-10-08 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件结构及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314503A (zh) * | 2021-05-28 | 2021-08-27 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制备方法 |
| CN113314503B (zh) * | 2021-05-28 | 2022-07-19 | 长江先进存储产业创新中心有限责任公司 | 相变存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112614866B (zh) | 2024-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6534403B2 (en) | Method of making a contact and via structure | |
| JP4378631B2 (ja) | Ｍｒａｍ素子の製造方法 | |
| TWI774251B (zh) | 三維記憶體裝置及其形成方法 | |
| US6486065B2 (en) | Method of forming nonvolatile memory device utilizing a hard mask | |
| US11437433B2 (en) | Techniques for MRAM top electrode via connection | |
| EP1763094A2 (en) | Structure and fabrication of an MRAM cell | |
| KR102295994B1 (ko) | 메모리 디바이스에 대한 비아 랜딩 향상 | |
| CN113178520B (zh) | 非易失性存储器和制造方法 | |
| KR101764552B1 (ko) | 전기 전도 접촉들을 형성하는 반도체 구조체들 및 방법들 | |
| JP2005523575A (ja) | Ｍｒａｍ加工におけるトンネル接合部キャップ層、トンネル接合部ハードマスク、およびトンネル接合部スタック種膜の材質の組み合わせ | |
| CN112599667B (zh) | 一种相变存储器及其制作方法 | |
| CN112614866B (zh) | 相变存储器的制造方法 | |
| US6858442B2 (en) | Ferroelectric memory integrated circuit with improved reliability | |
| US20210159215A1 (en) | Bonded assembly containing laterally bonded bonding pads and methods of forming the same | |
| CN112614809B (zh) | 相变存储器的制造方法及相变存储器 | |
| US20220123011A1 (en) | Three-dimensional memory devices with channel structures having plum blossom shape and methods for forming the same | |
| US20060103023A1 (en) | Methods for incorporating high k dielectric materials for enhanced SRAM operation and structures produced thereby | |
| CN117279483A (zh) | 存储单元、其制作方法及具有其的存储器 | |
| CN115715096A (zh) | Mram芯片结构的制作方法 | |
| KR19990061008A (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |