CN117279483A - 存储单元、其制作方法及具有其的存储器 - Google Patents
存储单元、其制作方法及具有其的存储器 Download PDFInfo
- Publication number
- CN117279483A CN117279483A CN202210647331.9A CN202210647331A CN117279483A CN 117279483 A CN117279483 A CN 117279483A CN 202210647331 A CN202210647331 A CN 202210647331A CN 117279483 A CN117279483 A CN 117279483A
- Authority
- CN
- China
- Prior art keywords
- projection
- layer
- conductive
- memory cell
- conductive connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 230000005291 magnetic effect Effects 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000003989 dielectric material Substances 0.000 claims description 84
- 238000004891 communication Methods 0.000 claims description 40
- 239000004020 conductor Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 14
- 230000000149 penetrating effect Effects 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000013459 approach Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 22
- 230000008569 process Effects 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 227
- 239000010409 thin film Substances 0.000 description 18
- 239000010408 film Substances 0.000 description 14
- 238000000151 deposition Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910019236 CoFeB Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储单元、其制作方法及具有其的存储器。该存储单元包括多个具有第一表面的底电极,多个底电极间隔设置在衬底上,在底电极的第一表面上一一对应设置有导电连接部,在导电连接部远离底电极的一侧设置有轨道层,让轨道层与每个导电连接部接触,使得导电连接部将轨道层与底电极进行连接,然后在轨道层远离导电连接部的一侧设置有磁隧道结,并通过使磁隧道结与每个导电连接部在衬底上的正投影部分重叠,从而避免在刻蚀磁隧道结的过程中轨道层被破坏而导致磁存储器报废。
Description
技术领域
本发明涉及半导体存储设计及制造领域,具体而言,涉及一种存储单元、其制作方法及具有其的存储器。
背景技术
自旋轨道转矩磁阻式随机存储器(Spin-Orbit Torque Magnetic Random AccessMemory,简称SOT-MRAM)是利用自旋流产生的自旋轨道力矩效应作为信息写入方式的存储技术,该技术具备写入速度快、数据读取稳定性高(采用三端式连接,数据的读取和写入路径分开)等优点。
SOT-MRAM中的自旋流由轨道层产生,轨道层上方连接隧道结,下方连接两个底电极,电流经一侧底电极进入轨道层后经另一侧的底电极流出,形成信息写入的导电通路。电流进入轨道层后会形成自旋流,自旋流进入上方的隧道结改变隧道结自由层的磁矩,实现隧道结的写入,因此保证轨道层功能完整非常重要。在现有SOT-MRAM结构中,轨道层的尺寸比隧道结大,在磁隧道结刻蚀过程中,为保证器件的性能,需将磁隧道结周围的隧道结薄膜刻蚀干净,但通常轨道层厚度不到10nm,隧道结刻蚀过程难以保证轨道层不会被破坏。
发明内容
本发明的主要目的在于提供一种存储单元、其制作方法及具有其的存储器,以解决现有技术中由于轨道层被破坏而导致磁存储器报废的问题。
为了实现上述目的,根据本发明的一个方面,提供了存储单元、其制作方法及具有其的存储器,该存储单元包括多个具有第一表面的底电极,多个底电极间隔设置在衬底上,在每个底电极的第一表面上一一对应设置有导电连接部,在导电连接部远离底电极的一侧设置有轨道层,导电连接部将轨道层与底电极进行连接,然后在轨道层远离导电连接部的一侧设置有磁隧道结,并且磁隧道结与每个导电连接部在衬底上的正投影部分重叠。
进一步地,导电连接部包括:第一子连接部,第一子连接部中的至少部分设置在第一表面上;第二子连接部,环绕设置在第一子连接部的外周,轨道层通过第二子连接部与第一子连接部连接。
进一步地,第二子连接部沿第一方向延伸,第一方向为第一子连接部向磁隧道结靠近的方向。
进一步地,底电极在衬底上的正投影为第一投影,导电连接部在衬底上的投影为第二投影,第二投影位于第一投影中,或第二投影与第一投影部分重叠。
进一步地,第一子连接部为台阶结构,该台阶结构具有第一台阶面和第二台阶面,第一台阶面和第二台阶面与第一表面的垂直距离递增,第一台阶面在衬底上的正投影为第三投影,第二台阶面在衬底上的正投影为第四投影,第三投影位于第一投影中,第四投影与第一投影至少部分重叠。
进一步地,第一台阶面和第二台阶面平行于第一表面。
进一步地,轨道层具有远离底电极的第三表面,磁隧道结设置于轨道层的第三表面上,且磁隧道结的平行于第三表面的任意截面中具有面积最大的第一截面,第一截面与第三表面具有相同尺寸。
进一步地,导电连接部的材料包括W、WN、Ta、TaN、TiN中的任一种或多种。
进一步地,该存储单元还包括保护膜,该保护膜至少包裹磁隧道结和轨道层。
根据本发明的另一方面,提供了一种存储单元的制作方法,该方法包括提供设置有多个底电极的衬底,在每个底电极上对应形成一个导电连接部,在导电连接部上形成轨道层,以使轨道层接触每个导电连接部,在轨道层远离导电连接部的一侧形成磁隧道结,以使磁隧道结与每个导电连接部在衬底上的正投影部分重叠。
进一步地,形成导电连接部的步骤包括:在多个底电极上覆盖第一介电材料层;在第一介电材料层中形成贯穿至每个底电极的连通孔;在每个连通孔中形成导电连接部。
进一步地,相邻底电极之间具有第二介电材料层,在形成连通孔的步骤中,形成完全贯穿至底电极的连通孔,或形成贯穿至底电极和第二介电材料层的连通孔。
进一步地,在形成连通孔的步骤包括:形成完全贯穿第一介电材料层至底电极的第一连通孔,第一连通孔具有远离底电极的第一端;将相邻的第一端进行相向扩展,以形成与剩余的第一连通孔连通的第二连通孔。
进一步地,形成导电连接部的步骤包括:在连通孔的底部和侧壁覆盖导电材料,以形成导电连接部,连通孔中除导电连接部之外的区域构成填充孔;在填充孔中填充第三介电材料。
根据本发明的另一方面,提供了一种存储器,该存储器包括多个上述存储单元,或该存储器的制作方法包括上述存储单元的制作方法,形成存储器。
应用本发明的技术方案,提供一种存储单元,该存储单元包括多个具有第一表面的底电极,并且多个底电极间隔设置在衬底上,在底电极的第一表面上连接导电连接部,通过导电连接部将轨道层与底电极进行连接,然后在轨道层上形成磁隧道结,使得轨道层连接磁隧道结和导电连接部,通过使磁隧道结与每个导电连接部在衬底上的正投影部分重叠,能够确保磁隧道结、轨道层以及底电极通过导电连接部形成完整的回路,避免了在刻蚀磁隧道结的过程中轨道层被破坏而导致的磁隧道结与底电极无法连接,从而导致的存储单元报废的情况,并且提高了制造磁存储器件的成功率,降低报废磁存储器的概率。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1示出了根据本发明所提供的存储单元,在衬底上形成的存储单元的剖面示意图;
图2示出了图1所示的根据本发明所提供的存储单元,在衬底上形成的磁隧道结的正投影示意图;
图3示出了根据本发明所提供的存储单元,在衬底上形成的存储单元的另一剖面示意图;
图4示出了图3所示的根据本发明所提供的存储单元,在衬底上形成的磁隧道结的正投影示意图;
图5示出了根据本发明所提供的存储单元,在衬底上形成的又一存储单元的剖面示意图;
图6示出了图5所示的根据本发明所提供的存储单元,在衬底上形成的磁隧道结的正投影示意图;
图7示出了根据本发明所提供的存储单元的制作方法,在衬底上形成底电极、第一介电材料和第二介电材料的示意图;
图8示出了在图7所示的底电极和第一介电材料层上形成连通孔的示意图;
图9示出了在图8所示的连通孔中形成导电材料层和第二介电材料层的示意图;
图10示出了在图9所示的导电材料层和第二介电材料层上形成导电连接部的示意图;
图11示出了在图10所示的导电连接部和第二介电材料层上形成轨道层、薄膜层和掩膜层的示意图;
图12示出了将图11所示的轨道层、薄膜层和掩膜层刻蚀并覆盖保护膜后形成存储单元的示意图;
图13示出了在图7所示的底电极和第一介电材料层上形成另一连通孔的示意图;
图14示出了在图13所示的连通孔中形成导电材料层和第二介电材料层的示意图;
图15示出了在图14所示的导电材料层和第二介电材料层上形成导电连接部的示意图;
图16示出了在图15所示的导电连接部和第二介电材料层上形成轨道层、薄膜层和掩膜层的示意图;
图17示出了将图16所示的轨道层、薄膜层和掩膜层刻蚀并覆盖保护膜后形成存储单元的示意图;
图18示出了在图7所示的底电极和第一介电材料层上形成第一连通孔的示意图;
图19示出了在图18所示的第一连通孔上的基础上形成第二连通孔的示意图;
图20示出了在图19所示的连通孔中形成导电材料层和第二介电材料层的示意图;
图21示出了在图20所示的导电材料层和第二介电材料层上形成导电连接部的示意图;
图22示出了在图21所示的导电连接部和第二介电材料层上形成轨道层、薄膜层和掩膜层的示意图;
图23示出了将图22所示的轨道层、薄膜层和掩膜层刻蚀并覆盖保护膜后形成存储单元的示意图。
其中,上述附图包括以下附图标记:
10、底电极;20、第一介电材料层;30、第二介电材料层;40、连通孔;50、导电材料层;60、导电连接部;70、第一子连接部;80、第二子连接部;90、轨道层;100、薄膜层;110、掩膜层;120、磁隧道结;130、保护膜。
具体实施方式
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的,目前诸如自旋轨道转矩磁阻式随机存储器(Spin-Orbit Torque Magnetic Random Access Memory,简称SOT-MRAM)等存储器中的结构中,其轨道层、磁隧道结以及底电极之间的连接关系存在一定的技术缺陷,容易在刻蚀磁隧道结的过程中破坏轨道层,使磁隧道结与底电极断开连接,导致磁存储器报废。
本发明的申请人为了解决上述技术问题,提供了一种存储单元,该存储单元包括多个间隔设置于衬底上的底电极,每个底电极均具有第一表面,多个导电连接部,其一一对应地设置在第一表面上,轨道层,设置在导电连接部远离底电极的一侧,并且轨道层与每个导电连接部接触,磁隧道结,设置在轨道层远离导电连接部的一侧,其中,磁隧道结与每个导电连接部在衬底上的正投影部分重叠。
采用本发明的上述存储单元,通过在每个底电极的第一表面上设置一个导电连接部,通过导电连接部将底电极和轨道层进行连接,在导电连接部上设置有轨道层,在轨道层上设置有磁隧道结,并且设置磁隧道结和每个导电连接部在衬底上的正投影部分重叠,从而避免了现有技术在刻蚀磁隧道结的过程中破坏轨道层,使磁隧道结与底电极断开连接的技术问题,进一步保证了存储单元的良率,提高了制造磁存储器的成功率,降低报废磁存储器的概率。
首先,采用本发明的上述存储单元,如图1至图6所示。其存储单元可以包括:衬底上具有一定间隔的多个底电极10,每个底电极10上设置的导电连接部60,在导电连接部60上设置的轨道层90,在轨道层90上设置的磁隧道结120。
在一些可实施的方式中,如图1和图2所示,上述导电连接部60位于底电极10的第一表面上,导电连接部60的底端与底电极10的第一表面接触,导电连接部60的顶端至少部分与轨道层90接触。
本发明的上述存储单元还可以是磁隧道结120尺寸更小的存储单元。在一些可实施的方式中,如图3和图4所示,可以保持底电极10之间的间距不变,同时缩短相邻导电连接部60之间的间距,以保证上述较小尺寸的磁隧道结120能够通过导电连接部60与下方底电极10之间的导电连接。
在一些可选的实施方式中,上述底电极具有远离衬底的第一表面,将第一子连接部70设置在底电极10的第一表面上,将第二子连接部80环绕设置在第一子连接部70的外周,并且将底电极10在衬底上的正投影作为第一投影,将导电连接部60在衬底上的正投影作为第二投影。上述导电连接部60在衬底上的正投影实际为第一子连接部70在衬底上的投影,即在可选的实施方式中,上述第二投影为第一子连接部70在衬底上的投影,因此第一子连接部70和底电极10在衬底上的正投影之间的位置关系可以为第二投影全部位于第一投影中,还可以为第二投影部分位于第一投影中,并且,当第二投影部分位于第一投影中时,上述第二投影位于第一投影之外的部分是投影于相邻底电极10之间的间隔区域中的,其导电连接部60与底电极10之间的投影位置可以通过垂直于衬底方向上的截面图看出,通过将相邻两个导电连接部60的间距缩小,可以得到尺寸更小的磁隧道结。
在一些可选的实施方式中,上述导电连接部60具有第一子连接部70和第二子连接部80,其中,第一子连接部70可以部分设置在底电极10上,可以全部设置在底电极10上。特别的,上述第一子连接部70与第二子连接部80存在连接区域,以使第一子连接部70与第二子连接部80能够导通。在一些可选的实施方式中,第一子连接部70可以为一有厚度的平面,其厚度取决于覆盖在底电极10上的导电材料层50的厚度,第二子连接部80可以环绕在第一子连接部70外周,其外周同样具有一定的厚度,其厚度取决于覆盖的导电材料的厚度,上述第一子连接部70与第二子连接部80之间的连接区域的连接方式可以为:第二子连接部80是第一子连接部70的外周在第一方向上的延伸,在一些可选的实施方式中,第一方向指的是第一子连接部70靠近磁隧道结120的方向,如图3所示。
在另一些可实施的方式中,如图5和图6所示,可以保持底电极10之间的间距不变,同时改变导电连接部60的结构,使其具有向磁隧道结延伸,从而实现通过导电连接部60将下方底电极10与较小尺寸的磁隧道结120进行连接。
在一些可选的实施方式中,上述导电连接部60可以包括第一子连接部70和第二子连接部80,上述第一子连接部70可以为台阶结构,该台阶结构可以包括第一台阶面和第二台阶面,其第一台阶面和第二台阶面均具有一定的厚度,其厚度取决于覆盖的导电材料层50的厚度,上述第二子连接部80可以环绕在第一子连接部70的外周,第二子连接部80的厚度同样取决于覆盖的导电材料层50的厚度,如图5所示,上述导电连接部60是在第一子连接部70的基础上形成了第二子连接部80,从而将相邻两个导电连接部60之间的距离减小,达到减少能耗的作用。
上述第一台阶面具有远离轨道层90的第二表面,其第二表面可以全部位于底电极10的第一表面,还可以部分位于底电极10的第一表面,在底电极10的第一表面之外的部分第二表面位于相邻底电极10的第一表面之间的间隔区域中。
在一些可选的实施方式中,上述第一台阶面与第二台阶面的位置关系可以为第一台阶面和第二台阶面与第一表面的垂直距离递增,第一台阶面和第二台阶面可以是平行于底电极10的第一表面的。将上述第一台阶面在衬底上的正投影作为第三投影,上述第二台阶面在衬底上的正投影作为第四投影,上述第三投影与第一投影的位置关系可以为部分重叠,还可以是全部重叠,上述第四投影与第一投影的位置关系可以为部分重叠,还可以为全部重叠,即上述第四投影与第一投影至少部分重叠。
在另一些可选的实施方式中,上述导电连接部60直接贯穿至底电极10,其导电连接部60环绕设置于底电极10的第一表面的端部,上述导电连接部60可以是垂直贯穿至底电极的导电连接部,还可以是存在拐角、倾斜或者弯曲的导电连接部,根据导电连接部60的不同形状可以不同程度的减小轨道层的尺寸,进而减少存储器的损耗,延长存储器的寿命。
需要注意的是,上述导电连接部60与上述底电极10之间可以有多种位置关系,根据上述导电连接部60与底电极10之间不同的位置关系可以形成不同尺寸的存储单元和磁存储器。
上述导电连接部60的材料可以是W、WN、Ta、TiN、TaN等的任意一种,也可以是两种材料,如TaN+TiN、TaN+Ta等,还可以是更多种材料依次沉积形成的导电材料,如TaN+Ta+TiN等,本领域技术人员可以根据现有技术进行合理的选取。
在一些可选的实施方式中,通过缩短轨道层90的尺寸,磁隧道结120可以直接和下层金属连接,降低回路中的串联电阻,使得磁存储器减少能耗,降低了电流效应,进而提高了器件的寿命。
上述轨道层90具有远离底电极10的第三表面,在第三表面上设置有磁隧道结120,上述磁隧道结120包括薄膜层100和掩膜层110,在一些可选的实施方式中,上述磁隧道结120的平行于第三表面的任意截面中具有面积最大的第一截面,并且第一截面等于第三表面具有相同的尺寸,通过两者的尺寸相同,避免在刻蚀磁隧道结120的过程中对轨道层90造成破坏,进而报废磁存储器。
在一些可选的实施方式中,上述磁隧道结120上还覆盖有保护膜130,该保护膜130至少包裹磁隧道结120和轨道层90,如图1、图3、图5所示,上述保护膜可以是介质保护层,该介质保护层的材料是绝缘材料,本领域技术人员可以根据现有技术进行合理选取。
为了形成上述存储单元,根据本发明的另一方面,还提供了一种形成上述存储单元的制作方法,包括以下步骤:提供设置有多个底电极的衬底;在每个底电极上对应形成一个导电连接部;在导电连接部上形成轨道层;以使轨道层接触每个导电连接部;在轨道层远离导电连接部的一侧形成磁隧道结,以所磁隧道结与每个导电连接部在衬底上的正投影部分重叠。
采用本发明的上述制作方法,通过在提供的多个底电极上形成与轨道层进行连接的导电连接部,将在导电连接部上形成的轨道层与底电极进行连接,再在轨道层上形成与轨道层具有同样尺寸的磁隧道结,使得避免了现有技术中刻蚀磁隧道结的容易破坏轨道层,令磁隧道结与底电极断开连接的技术问题,进一步保证了存储单元的良率,提高了制造磁存储器的成功率,降低报废磁存储器的概率。
下面将更详细地描述根据本发明提供的存储单元的制备方法的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先,如图7所示,在多个底电极10周围覆盖第二介电材料层30,使得在相邻底电极10之间以及最外侧底电极10周围均具有第二介电材料层30,在第二介电材料层30上覆盖第一介电材料层20,在第一介电材料层20上覆盖第二介电材料层30。
上述底电极10的材料可以独立地选自Cu、W、Ta、TaN、Ti、TiN、Co和Ru等中的任一种或多种,上述第一介电材料层20和第二介电材料层30均为绝缘介质层,其中,第一介电材料层20的材料可以是SiN、SiCN等,第二介电材料层30的材料可以是SiO2、SiCO、SiC等介质材料,本领域技术人员可以根据现有技术对上述底电极10、第一介电材料层20以及第二介电材料层30的材料的种类进行合理选取。
如图8、图13和图19所示,在上述第一介电材料层20和上述第二介电材料层30形成与底电极10一一对应的连通孔40,然后在上述连通孔40中沉积导电材料层50,再在导电材料层50上沉积第二介电材料层30,如图9、图14和图20所示。
上述连通孔40可以为完全贯穿第一介电材料层20至底电极10的连通孔40,如图8所示,或完全贯穿第一介电材料层20至底电极10并部分贯穿至第二介电材料层30的连通孔40,如图13所示。在一些可选的实施方式中,将上述完全贯穿第一介电材料层20至底电极10的连通孔作为第一连通孔,该第一连通孔与底电极10时是一一对应设置的,并且该第一连通孔具有远离底电极10的第一端,在第一连通孔上形成第二连通孔,该第二连通孔是将相邻的底电极10对应的第一通孔的第一端进行相向扩展形成的,在一些可选的实施方式中,上述连通孔40可以是先形成第一连通孔,然后再在第一连通孔的基础上形成将相邻两个第一连通孔进行相向延伸而成,上述第二连通孔是在第一连通孔远离底电极10的垂直位置上的,如图18至19所示。
其中,相邻两个底电极10上的连通孔40处于对称设置的位置,连通孔40的刻蚀可以用单大马士革刻蚀工艺来刻蚀形成左右对称的连通孔,如图8、图13所示,可以用双大马士革刻蚀工艺来刻蚀形成左右非对称的连通孔,如图19所示。在一些可选的实施方式中,上述刻蚀可以是离子束刻蚀或反应离子刻蚀。
如图10、图15、图21所示,对第二介电材料层30和导电材料层50进行平坦化处理,以使上述导电材料层50裸露出导电连接部60,以使上述导电连接部60与形成的轨道层90进行连接,其中,平坦化的表面可以在形成磁隧道结时,进一步保证形成存储单元的各材料层均匀性更好,得到性能更优良的存储器。
上述第二介电材料层30的与导电材料层50在垂直于衬底的方向上的具有一定的高度差。通过一定的高度差,能够在沿第二介电材料层30的表面进行平坦化处理的工艺中留有足够的研磨空间,进一步保证平坦化处理后第二介电材料层30和导电连接部60的平整度。在一些可选的实施方式中,可以采用化学机械研磨法将上述第二介电材料层30研磨至裸露出导电材料层50的金属顶部,以形成到导电连接部60。
在一些可选的实施中,可以在底电极10环绕形成第一介电材料层20,使第一介电材料层20与底电极10具有同样的厚度,在第一介电材料层20和底电极10上形成第二介电材料层30,通过刻蚀形成连通孔40,上述导电连接部60可以通过在连通孔40的底部和侧壁覆盖导电材料来形成,连通孔中除导电连接部之外的区域构成填充孔,然后再将第三介电材料填充在上述连通孔40形成导电连接部以外的填充孔中,进一步为了形成性能优良的磁隧道结120,可以将上述导电连接部60、第二介电材料层30以及第三介电材料进行平坦化处理,其中,上述第三介电材料与第二介电材料层30的介电材料一致。
在上述相邻两个导电连接部60和第三介电材料层上形成轨道层90,上述轨道层90至少与导电连接部60连接,在轨道层90上形成薄膜层100,在薄膜层100上形成掩膜层110,如图11、图16、图22所示,通过刻蚀上述薄膜层100、掩膜层110形成磁隧道结120,刻蚀后的磁隧道结120在两个导电连接部60的相向靠近的中间,磁隧道结直径略大于两相邻导电连接部60之间的间距,刻蚀形成的磁隧道结12与轨道层90在衬底上的正投影重叠。在一些可选的实施方式中,刻蚀工艺可以是反应离子刻蚀或离子束刻蚀。
上述薄膜层100包括固定层、隧穿层和自由层。其中,固定层的磁场方向是固定的,自由层的磁场方向是可变的,固定层和自由层均为磁性层,其材料可以是铁磁材料,如CoFeB、NiFe、CoFe等,隧穿层为金属氧化物层,其材料可以是Al2O3或MgO。
上述掩膜层110可以是硬质掩膜层、氧化物掩膜层中的一种或由两层组成的复合层,具体的,掩膜层110可以是只有一种金属硬质掩膜层,可以仅通过一层氧化物掩膜层组成,还可以由硬质掩膜层和氧化物掩模层的一层或者多层的合成物。其中,金属硬质掩膜层材料可以是Ta、TaN、TiN等的一种或者多种的组合,氧化物掩模层的材料可以SiOx、SiNx等的一种或多种的组合,本领域技术人员可以对其进行合理的选取,本发明不做具体限定。
在一些可选实施方式中,上述保护膜130为至少包裹磁隧道结120和轨道层90的绝缘层,通过上述保护膜130可以防止磁隧道结120和轨道层90受到水汽侵蚀,从而提高存储器件的可靠性。
根据本发明的另一方面,还提供了一种存储器,该存储器包括多个存储单元,该存储单元可以采用上述的存储单元制作方法制备形成。
实施例1
本实施例提供一种存储单元的制作方法,包括以下步骤:
提供设置有多个底电极10的衬底,并沉积第一介电材料层20和第二介电材料层30,如图7所示;
通过单大马士革工艺刻蚀第一介电材料层20和第二介电材料层30形成一个贯穿至底电极10的连通孔40,如图8所示;
在每个连通孔40中依次沉积导电材料层50和第二介电材料层30,如图9所示;
将上述导电材料层50和第二介电材料层30进行化学机械平坦对应形成一个导电连接部60,如图10所示;
在每个导电连接部60上依次沉积轨道层90、薄膜层100和掩膜层110,如图11所示;
对上述轨道层90、薄膜层100和掩膜层110进行反应离子刻蚀,并在其结构上覆盖保护膜130,形成如图12所示的存储单元。
实施例2
本实施例提供一种存储单元的制作方法,包括以下步骤:
提供设置有多个底电极10的衬底,并沉积第一介电材料层20和第二介电材料层30,如图7所示;
通过单大马士革工艺刻蚀第一介电材料层20和第二介电材料层30形成一个贯穿至底电极10和第二介电材料层30的连通孔40,以使相邻两个连通孔之间的间距更小,如图13所示;
在每个连通孔40中依次沉积导电材料层50和第二介电材料层30,如图14所示;
将上述导电材料层50和第二介电材料层30进行化学机械平坦对应形成一个导电连接部60,如图15所示;
在每个导电连接部60上依次沉积轨道层90、薄膜层100和掩膜层110,如图16所示;
对上述轨道层90、薄膜层100和掩膜层110进行离子束刻蚀,并在其结构上覆盖保护膜130,形成如图17所示的存储单元。
实施例3
本实施例提供一种存储单元的制作方法,包括以下步骤:
提供设置有多个底电极10的衬底,并沉积第一介电材料层20和第二介电材料层30,如图7所示;
通过双大马士革工艺刻蚀第一介电材料层20和第二介电材料层30形成一个贯穿至底电极10和第二介电材料层30的连通孔40,以使相邻两个连通孔之间的间距更小,如图19所示;
在每个连通孔40中依次沉积导电材料层50和第二介电材料层30,如图20所示;
将上述导电材料层50和第二介电材料层30进行化学机械平坦对应形成一个导电连接部60,如图21所示;
在每个导电连接部60上依次沉积轨道层90、薄膜层100和掩膜层110,如图22所示;
对上述轨道层90、薄膜层100和掩膜层110进行离子束刻蚀,并在其结构上覆盖保护膜130,形成如图23所示的存储单元。
从以上的描述中,可以看出,本发明上述的实施例实现了如下技术效果:
1、通过形成的多个导电连接部,将底电极与轨道层建立连接关系,确保形成的存储单元中轨道层与底电极连接接触,避免现有技术中轨道层被破坏造成存储器断路,导致存储器报废;
2、在多个导电连接部上设置轨道层和磁隧道结,可以通过调整导电连接部与底电极之间的位置关系或调整导电连接部的形成,在保证轨道层通过导电连接部与底电极连接的基础上,进一步将存储单元中的各个导电连接部位的间距缩小,形成尺寸更小的磁隧道结,得到具有更大阻值的磁存储器,从而加快电路中存储器的读写速率。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (15)
1.一种存储单元,其特征在于,包括:
多个底电极,间隔设置在衬底上,所述底电极具有第一表面;
多个导电连接部,一一对应地设置在所述第一表面上;
轨道层,设置在所述导电连接部远离所述底电极的一侧,且所述轨道层与每个所述导电连接部接触;
磁隧道结,设置在所述轨道层远离所述导电连接部的一侧,
其中,所述磁隧道结与每个所述导电连接部在所述衬底上的正投影部分重叠。
2.根据权利要求1所述的存储单元,其特征在于,所述导电连接部包括:
第一子连接部,所述第一子连接部中的至少部分设置在所述第一表面上;
第二子连接部,环绕设置在所述第一子连接部的外周,所述轨道层通过所述第二子连接部与所述第一子连接部连接。
3.根据权利要求2所述的存储单元,其特征在于,所述第二子连接部沿第一方向延伸,所述第一方向为所述第一子连接部向所述磁隧道结靠近的方向。
4.根据权利要求3所述的存储单元,其特征在于,所述底电极在所述衬底上的正投影为第一投影,所述导电连接部在所述衬底上的投影为第二投影,所述第二投影位于所述第一投影中,或所述第二投影与所述第一投影部分重叠。
5.根据权利要求3所述的存储单元,其特征在于,所述第一子连接部为台阶结构,所述台阶结构具有第一台阶面和第二台阶面,所述第一台阶面和所述第二台阶面与所述第一表面的垂直距离递增,所述第一台阶面在所述衬底上的正投影为第三投影,所述第二台阶面在所述衬底上的正投影为第四投影,所述第三投影位于所述第一投影中,所述第四投影与所述第一投影至少部分重叠。
6.根据权利要求5所述的存储单元,其特征在于,所述第一台阶面和所述第二台阶面平行于所述第一表面。
7.根据权利要求1至6中任一项所述的存储单元,其特征在于,所述轨道层具有远离所述底电极的第三表面,所述磁隧道结设置于所述轨道层的第三表面上,且所述磁隧道结的平行于所述第三表面的任意截面中具有面积最大的第一截面,所述第一截面与所述第三表面具有相同尺寸。
8.根据权利要求1至6中任一项所述的存储单元,其特征在于,所述导电连接部的材料包括W、WN、Ta、TaN、TiN中的任一种或多种。
9.根据权利要求1至6中任一项所述的存储单元,其特征在于,还包括:
保护膜,至少包裹所述磁隧道结和所述轨道层。
10.一种如权利要求1至9中任一项所述的存储单元的制作方法,其特征在于,包括以下步骤:
提供设置有多个底电极的衬底;
在每个所述底电极上对应形成一个导电连接部;
在所述导电连接部上形成轨道层,以使所述轨道层接触每个所述导电连接部;
在所述轨道层远离所述导电连接部的一侧形成磁隧道结,以所使述磁隧道结与每个所述导电连接部在所述衬底上的正投影部分重叠。
11.根据权利要求10所述的存储单元的制作方法,其特征在于,形成所述导电连接部的步骤包括:
在多个所述底电极上覆盖第一介电材料层;
在所述第一介电材料层中形成贯穿至每个所述底电极的连通孔;
在每个所述连通孔中形成所述导电连接部。
12.根据权利要求11所述的存储单元的制作方法,其特征在于,相邻所述底电极之间具有第二介电材料层,在形成所述连通孔的步骤中,形成完全贯穿至所述底电极的所述连通孔,或形成贯穿至所述底电极和所述第二介电材料层的所述连通孔。
13.根据权利要求11所述的存储单元的制作方法,其特征在于,在形成所述连通孔的步骤包括:
形成完全贯穿所述第一介电材料层至所述底电极的第一连通孔,所述第一连通孔具有远离所述底电极的第一端;
将相邻的所述第一端进行相向扩展,以形成与剩余的所述第一连通孔连通的第二连通孔。
14.根据权利要求11所述的存储单元的制作方法,其特征在于,形成所述导电连接部的步骤包括:
在所述连通孔的底部和侧壁覆盖导电材料,以形成所述导电连接部,所述连通孔中除所述导电连接部之外的区域构成填充孔;
在所述填充孔中填充第三介电材料。
15.一种存储器,包括多个存储单元,其特征在于,所述存储单元为权利要求1至9中任一项所述的存储单元,或所述存储单元由权利要求10至14中任一项所述存储单元的制作方法制备而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210647331.9A CN117279483A (zh) | 2022-06-09 | 2022-06-09 | 存储单元、其制作方法及具有其的存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210647331.9A CN117279483A (zh) | 2022-06-09 | 2022-06-09 | 存储单元、其制作方法及具有其的存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117279483A true CN117279483A (zh) | 2023-12-22 |
Family
ID=89218303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210647331.9A Pending CN117279483A (zh) | 2022-06-09 | 2022-06-09 | 存储单元、其制作方法及具有其的存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117279483A (zh) |
-
2022
- 2022-06-09 CN CN202210647331.9A patent/CN117279483A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102363097B1 (ko) | Mram mtj 상단 전극 접속을 위한 방법 | |
CN103107281B (zh) | 半导体器件及其制造方法 | |
US7508700B2 (en) | Method of magnetic tunneling junction pattern layout for magnetic random access memory | |
US6770491B2 (en) | Magnetoresistive memory and method of manufacturing the same | |
JP4583997B2 (ja) | 磁気メモリセルアレイおよびその製造方法 | |
US8987846B2 (en) | Magnetic memory and manufacturing method thereof | |
EP1763094A2 (en) | Structure and fabrication of an MRAM cell | |
CN103066198B (zh) | 一种新型的磁隧穿结器件及其制造方法 | |
KR102138820B1 (ko) | 자기 기억 소자 | |
CN109216541B (zh) | Mram与其的制作方法 | |
CN112310144A (zh) | 半导体结构及其制作方法 | |
US20230255118A1 (en) | Semiconductor structure formation method | |
US10446745B1 (en) | Method of manufacturing magnetoresistive random access memory cell | |
CN112635659B (zh) | 半导体结构及其形成方法 | |
CN117279483A (zh) | 存储单元、其制作方法及具有其的存储器 | |
CN112614866B (zh) | 相变存储器的制造方法 | |
CN117677277A (zh) | 自旋轨道矩存储单元、其制作方法及磁性随机存储器 | |
US11404631B2 (en) | MRAM structure and method of fabricating the same | |
CN113948631A (zh) | 存储位元的制备方法及mram的制备方法 | |
US20200227473A1 (en) | Mram structure and method of fabricating the same | |
CN112420662A (zh) | 存储单元、反熔丝结构及其制备方法和编程方法 | |
CN109560190B (zh) | 包括低k介电材料的mram与其的制作方法 | |
CN112447900A (zh) | 电极组件制备方法 | |
CN111697132A (zh) | Mram器件的平坦化方法 | |
US20240016063A1 (en) | Mram structure and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |