CN112582257B - 一种用于半导体量子计算的应变纯化硅衬底及其形成方法 - Google Patents
一种用于半导体量子计算的应变纯化硅衬底及其形成方法 Download PDFInfo
- Publication number
- CN112582257B CN112582257B CN202011321947.4A CN202011321947A CN112582257B CN 112582257 B CN112582257 B CN 112582257B CN 202011321947 A CN202011321947 A CN 202011321947A CN 112582257 B CN112582257 B CN 112582257B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- substrate
- silicon germanium
- purified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 319
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 242
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 242
- 239000010703 silicon Substances 0.000 title claims abstract description 242
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 222
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 222
- 238000000746 purification Methods 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 46
- 229910052732 germanium Inorganic materials 0.000 claims description 27
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 369
- 238000001039 wet etching Methods 0.000 description 34
- 238000001312 dry etching Methods 0.000 description 27
- 238000005498 polishing Methods 0.000 description 18
- 239000000126 substance Substances 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000002131 composite material Substances 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000011160 research Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005610 quantum mechanics Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 150000002500 ions Chemical group 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005476 size effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明公开了一种用于半导体量子计算的应变纯化硅衬底及其形成方法，属于半导体技术领域，用以解决现有技术中外延纯化硅受衬底自然硅同位素成分的影响较大、纯化硅的电子迁移率较低的问题。本发明的纯化硅锗衬底包括依次层叠的自然硅支撑衬底、绝缘层、纯化硅锗层和纯化硅层。本发明的形成方法为在基础衬底上外延形成多层硅锗缓冲层和纯化硅锗层，得到施主衬底；提供一自然硅支撑衬底；在施主衬底和/或自然硅支撑衬底上形成至少一层绝缘层；将施主衬底与自然硅支撑衬底键合，去除基础衬底和多层硅锗缓冲层或去除基础衬底、多层硅锗缓冲层和部分纯化硅锗层，得到纯化硅锗衬底；在纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。本发明的纯化硅锗衬底及其形成方法可用于半导体量子计算。
Description
技术领域
本发明属于半导体技术领域，特别涉及一种用于半导体量子计算的应变纯化硅衬底及其形成方法。
背景技术
集成电路沿摩尔定律不断发展，现阶段特征尺寸已达5nm及以下。在小尺寸下，电路散热的“热耗效应”使经典计算产生计算上限，同时小尺寸下将产生“尺寸效应”使经典物理规律也不再适用。量子计算可借助量子力学的叠加特性，实现计算状态的叠加，其不仅具备经典计算的0和1模式，同时包含其叠加态，由于这种特性其可实现一键式处理多个输入的强并行性，相比传统程序，呈现指数级的加速。量子计算成为取代经典计算的重要研究方向之一。
量子计算依托于量子计算芯片，半导体量子计算芯片制造可兼容现有半导体工艺，实现微小尺寸结构的制备，在高密度、大尺寸以及大规模生产方面具备极大的优势，是量子计算芯片的极具研究前景与应用前景的方向之一。而提供高质量的可用于制备量子计算芯片的衬底材料是实现量子计算芯片的基础，也是半导体量子计算芯片实现的重要研究内容之一。
现有技术中，通常采用外延方案在自然硅上外延纯化硅，外延纯化硅受衬底自然硅同位素成分的影响较大。
此外，纯化硅的电子迁移率较低，不足以支撑高性能电子器件的实现。
发明内容
鉴于以上分析，本发明旨在提供一种用于半导体量子计算的应变纯化硅衬底及其形成方法，用以解决现有技术中外延纯化硅受衬底自然硅同位素成分的影响较大、纯化硅的电子迁移率较低的问题。
本发明的目的主要是通过以下技术方案实现的：
本发明提供了一种用于半导体量子计算的应变纯化硅衬底，包括依次层叠的自然硅支撑衬底、绝缘层和纯化硅锗层，其中，纯化硅锗层中的纯化硅为28Si。
进一步地，上述纯化硅锗层中纯化硅(28Si)的纯度≥99.9％。
进一步地，上述纯化硅锗层中纯化硅(28Si)的纯度≥99.999％。
进一步地，绝缘层采用介电常数大于或等于自然硅氧化硅的高k介质材料。
进一步地，绝缘层采用自然硅氮化硅、纯化硅氮化硅、自然硅氧化硅(SiO2)、纯化硅氧化硅(28SiO2)和氧化铝中的一种或多种。
进一步地，绝缘层为单层结构，绝缘层为自然硅氮化硅层、纯化硅氮化硅层、自然硅氧化硅层、纯化硅氧化硅层或氧化铝层；或者，绝缘层为复合结构，绝缘层包括依次层叠的自然硅氧化硅层和纯化硅氧化硅层；或者，绝缘层包括依次层叠在自然硅支撑衬底上的自然硅氮化硅层和氧化铝层。
进一步地，上述绝缘层为双层结构，包括依次层叠在自然硅支撑衬底上的自然硅氧化硅层和纯化硅氧化硅层，自然硅氧化硅层靠近自然硅支撑衬底，纯化硅氧化硅层靠近纯化硅锗层，或者，包括依次层叠在自然硅支撑衬底上的自然硅氮化硅层和纯化硅氮化硅层，自然硅氮化硅层靠近自然硅支撑衬底，纯化硅氮化硅层靠近纯化硅锗层。
本发明还提供了一种用于半导体量子计算的应变纯化硅衬底的形成方法，包括如下步骤：
提供一基础衬底，在基础衬底上外延形成多层硅锗缓冲层，硅锗缓冲层中锗的掺杂浓度大于或等于纯化硅锗层中锗的掺杂浓度，沿逐渐远离基础衬底的方向，多层硅锗缓冲层中的锗掺杂浓度逐渐增加，在位于表面的硅锗缓冲层上外延形成纯化硅锗层，得到施主衬底；
提供一自然硅支撑衬底；
在施主衬底和/或自然硅支撑衬底上形成至少一层绝缘层；
将施主衬底与自然硅支撑衬底键合(将形成有绝缘层的施主衬底与自然硅支撑衬底键合，或者，将施主衬底与形成有绝缘层的自然硅支撑衬底键合，或者，将形成有绝缘层的施主衬底与形成有绝缘层的自然硅支撑衬底键合)，绝缘层所在侧为键合侧，基础衬底和自然硅支撑衬底均位于表面；
去除基础衬底和多层硅锗缓冲层或去除基础衬底、多层硅锗缓冲层和部分纯化硅锗层，得到上述纯化硅锗衬底；
在上述纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。
进一步地，在施主衬底和/或自然硅支撑衬底上形成至少一层绝缘层是指绝缘层可以全部生长于施主衬底或自然硅支撑衬底上，也可以一部分生长于施主衬底部，另一部分分生长于自然硅支撑衬底上。
进一步地，多层硅锗缓冲层中位于表面的硅锗缓冲层为纯化硅硅锗缓冲层，其他硅锗缓冲层为自然硅硅锗缓冲层。
进一步地，硅锗缓冲层的层数为四层，沿逐渐远离基础衬底的方向，分别为第一硅锗缓冲层、第二硅锗缓冲层、第三硅锗缓冲层和第四硅锗缓冲层。其中，第一硅锗缓冲层采用Si0.9Ge0.1形成，锗掺杂浓度为10％，厚度为0.5～1.5μm；第二硅锗缓冲层采用Si0.8Ge0.2形成，锗掺杂浓度为20％，厚度为0.5～1.5μm；第三硅锗缓冲层和第四硅锗缓冲层的总厚度为0.5～1.5μm，第三硅锗缓冲层的厚度为0.3～0.8μm，采用Si0.7Ge0.3形成，锗掺杂浓度为30％，第四硅锗缓冲层的厚度为0.3～0.8μm，采用28Si0.7Ge0.3形成，锗掺杂浓度为30％。
进一步地，上述纯化硅锗层中锗的掺杂浓度可以大于0且小于或等于0.3。
进一步地，基础衬底为常规自然硅衬底，或者，基础衬底包括依次层叠的自然硅基础衬底、介质层和自然硅层。
进一步地，介质层为SiO2层或SiN层；当介质层为SiO2时，基础衬底为SOI衬底。
进一步地，介质层为单层结构，介质层为SiO2层或SiN层；或者，介质层为复合结构，介质层包括依次层叠的SiO2层和SiN层。
进一步地，键合为压力键合、扩散键合、静电键合、室温预键合和高温键合(键合温度高于室温)、低温键合(键合温度低于室温)或其他任意键合方式。
进一步地，基础衬底中自然硅层的厚度为20nm以下。
进一步地，在基础衬底上外延形成硅锗缓冲层之前还包括如下步骤：
对自然硅层进行减薄，使得减薄后的自然硅层厚度在20nm以下。
进一步地，上述去除基础衬底和多层硅锗缓冲层采用减薄的方式，示例性地，采用磨抛、干法刻蚀、化学机械抛光和湿法刻蚀中的一种或多种任意组合的方式去除基础衬底。
进一步地，采用湿法腐蚀或干法刻蚀等方法的一种或多种结合去除硅锗缓冲层。
进一步地，采用磨抛、干法刻蚀、化学机械抛光和湿法刻蚀中的一种或多种任意组合的方式去除自然硅基础衬底。
进一步地，采用湿法腐蚀(例如，湿法腐蚀溶液为HF溶液或BOE溶液)去除介质层。
进一步地，采用干法刻蚀和湿法腐蚀、湿法腐蚀、氧化和湿法腐蚀这三种方式中的一种去除自然硅层。
进一步地，上述去除基础衬底和多层硅锗缓冲层采用智能剥离(smart cut)的方式，在将施主衬底与自然硅支撑衬底键合之前还包括如下步骤：
对施主衬底进行离子注入(例如，氢离子注入)，离子注入形成的剥离深度在纯化硅锗层、基础衬底与纯化硅锗层的界面或者基础衬底内。
进一步地，智能剥离后还包括如下步骤：
采用化学机械抛光、干法刻蚀和湿法腐蚀、湿法腐蚀、氧化和湿法腐蚀这四种方式中的一种进行平滑处理。
与现有技术相比，本发明至少可实现如下有益效果之一：
a)由于自然硅支撑衬底中的自然硅仍然属于半导体，在制备器件时不可避免地会存在更多的寄生效应，本发明提供的用于半导体量子计算的应变纯化硅衬底，在自然硅支撑衬底与纯化硅锗层之间设有绝缘层，绝缘层的设置，具有更好的寄生效应等的隔绝能力，能够对自然硅支撑衬底和纯化硅锗层进行电学隔离，减少自然硅支撑衬底对纯化硅锗层的影响，从而能够有效提升半导体量子计算芯片的退相干时间，提高半导体量子计算芯片的品质。
b)由于量子计算可借助量子力学的叠加特性，实现计算状态的叠加，其不仅具备经典计算的0和1模式，同时包含其叠加态，这种特性能够实现一键式处理多个输入的强并行性，相比传统程序，呈现指数级的加速。高品质半导体量子计算芯片基础是高品质的纯化硅锗衬底，本发明提供的用于半导体量子计算的应变纯化硅衬底为高品质半导体量子计算芯片的实验提供了基础保障，有助于推动量子芯片以及量子计算的发展，具备极大的研究意义与经济效益。
c)本发明提供的用于半导体量子计算的应变纯化硅衬底，纯化硅锗层相比纯化硅具有更高的电子迁移率，从而能够适用于高性能电子器件。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例一提供的用于半导体量子计算的应变纯化硅衬底的形成方法的过程图；
图2为本发明实施例二提供的用于半导体量子计算的应变纯化硅衬底的形成方法的过程图；
图3为本发明实施例三提供的用于半导体量子计算的应变纯化硅衬底的形成方法的过程图；
图4为本发明实施例四提供的用于半导体量子计算的应变纯化硅衬底的形成方法的过程图；
图5为本发明实施例五提供的用于半导体量子计算的应变纯化硅衬底的形成方法的过程图；
图6为本发明实施例六提供的用于半导体量子计算的应变纯化硅衬底的形成方法的过程图；
图7为本发明实施例七提供的用于半导体量子计算的应变纯化硅衬底的形成方法的过程图。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本发明的一部分，并与本发明的实施例一起用于阐释本发明的原理。
本发明提供了一种用于半导体量子计算的应变纯化硅衬底，包括依次层叠的自然硅支撑衬底、绝缘层和纯化硅锗层，其中，纯化硅锗层中的纯化硅为28Si。
与现有技术相比，由于自然硅支撑衬底中的自然硅仍然属于半导体，在制备器件时不可避免地会存在更多的寄生效应，本发明提供的用于半导体量子计算的应变纯化硅衬底，在自然硅支撑衬底与纯化硅锗层之间设有绝缘层，绝缘层的设置，具有更好的寄生效应等的隔绝能力，能够对自然硅支撑衬底和纯化硅锗层进行电学隔离，减少自然硅支撑衬底对纯化硅锗层的影响，从而能够有效提升半导体量子计算芯片的退相干时间，提高半导体量子计算芯片的品质。
同时，由于量子计算可借助量子力学的叠加特性，实现计算状态的叠加，其不仅具备经典计算的0和1模式，同时包含其叠加态，这种特性能够实现一键式处理多个输入的强并行性，相比传统程序，呈现指数级的加速。高品质半导体量子计算芯片基础是高品质的纯化硅锗衬底，本发明提供的用于半导体量子计算的应变纯化硅衬底为高品质半导体量子计算芯片的实验提供了基础保障，有助于推动量子芯片以及量子计算的发展，具备极大的研究意义与经济效益。
此外，纯化硅锗层相比纯化硅具有更高的电子迁移率，从而能够适用于高性能电子器件。
为了进一步提升半导体量子计算芯片的退相干时间，上述纯化硅锗层中纯化硅的纯度≥99.9％(例如，纯化硅的纯度≥99.999％)。这样，采用高纯度的28SiH4形成纯化硅锗层，能够进一步提高纯化硅锗层的纯度，从而进一步提升半导体量子计算芯片操控比特的退相干时间。
对于绝缘层的材料，具体来说，其可以采用介电常数大于或等于自然硅氧化硅的高k介质材料，例如，自然硅氮化硅、纯化硅氮化硅、自然硅氧化硅(SiO2)、纯化硅氧化硅(28SiO2)和氧化铝中的一种或多种。也就是说，上述绝缘层可以为单层结构，例如，绝缘层为自然硅氮化硅层、纯化硅氮化硅层、自然硅氧化硅层、纯化硅氧化硅层或氧化铝层；或者，上述绝缘层可以为复合结构，例如，绝缘层包括依次层叠的自然硅氧化硅层和纯化硅氧化硅层；或者，绝缘层包括依次层叠在自然硅支撑衬底上的自然硅氮化硅层和氧化铝层。需要说明的是，对于复合结构的绝缘层，其组合可以有多种，在此不一一列举。
从隔绝效果和生产成本的角度考虑，上述绝缘层为双层结构，包括依次层叠在自然硅支撑衬底上的自然硅氧化硅层和纯化硅氧化硅层，自然硅氧化硅层靠近自然硅支撑衬底，纯化硅氧化硅层靠近纯化硅锗层，或者，包括依次层叠在自然硅支撑衬底上的自然硅氮化硅层和纯化硅氮化硅层，自然硅氮化硅层靠近自然硅支撑衬底，纯化硅氮化硅层靠近纯化硅锗层。这是因为，采用双层结构相较于多层结构，绝缘层的结构和形成工艺较为简单，且自然硅氧化硅和自然硅氮化硅的成本低于纯化硅氮化硅和纯化硅氮化硅；同时，在靠近纯化硅锗层设置纯化硅氧化硅层或纯化硅氮化硅层，能够进一步隔绝自然硅氧化硅层或自然硅氮化硅层对纯化硅锗层的影响，从而能够在保证隔绝效果的基础上，有效降低绝缘层的生产成本，进而降低上述用于半导体量子计算的应变纯化硅衬底的整体生产成本。
本发明提供了一种用于半导体量子计算的应变纯化硅衬底的形成方法，包括如下步骤：
提供一基础衬底，在基础衬底上外延形成多层硅锗缓冲层，硅锗缓冲层中锗的掺杂浓度大于纯化硅锗层中锗的掺杂浓度，沿逐渐远离基础衬底的方向，多层硅锗缓冲层中的锗掺杂浓度逐渐增加，在位于表面的硅锗缓冲层上外延形成纯化硅锗层，得到施主衬底；
提供一自然硅支撑衬底；
在施主衬底和/或自然硅支撑衬底上形成至少一层绝缘层；
将形成有绝缘层的施主衬底与自然硅支撑衬底键合(例如，压力键合、扩散键合或其他键合方式)，或者，将施主衬底与形成有绝缘层的自然硅支撑衬底键合，例如，压力键合、扩散键合、静电键合、室温预键合和高温键合(键合温度高于室温)、低温键合(键合温度低于室温)或其他任意键合方式，或者，将形成有绝缘层的施主衬底与形成有绝缘层的自然硅支撑衬底键合；绝缘层所在侧为键合侧，基础衬底和自然硅支撑衬底均位于表面；
去除基础衬底和多层硅锗缓冲层或去除基础衬底、多层硅锗缓冲层和部分纯化硅锗层，得到上述纯化硅锗衬底；
在上述纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。
需要说明的是，在施主衬底和/或自然硅支撑衬底上形成至少一层绝缘层是指绝缘层可以全部生长于施主衬底或自然硅支撑衬底上，也可以一部分生长于施主衬底部，另一部分分生长于自然硅支撑衬底上。
与现有技术相比，本发明提供的用于半导体量子计算的应变纯化硅衬底的形成方法的有益效果与上述用于半导体量子计算的应变纯化硅衬底的有益效果基本相同，在此不一一赘述。
此外，在上述形成方法中，在纯化硅锗层与基础衬底之间设有多层硅锗缓冲层，且多层硅锗缓冲层中锗的掺杂浓度大于等于纯化硅锗层中锗的掺杂浓度，在纯化硅锗层的形成过程中能够引入张应力，从而能够进一步提高纯化硅锗层的电子迁移率。
为了减少纯化硅锗层在形成过程中自然硅对纯化硅的影响，多层硅锗缓冲层中位于表面的硅锗缓冲层(即与纯化硅锗层相接触的硅锗缓冲层)为纯化硅硅锗缓冲层，其他硅锗缓冲层为自然硅硅锗缓冲层。这样，通过纯化硅硅锗缓冲层能够对纯化硅锗层与自然硅硅锗缓冲层进行隔离，从而减少自然硅硅锗缓冲层对纯化硅锗层的影响。
示例性地，硅锗缓冲层的层数为四层，沿逐渐远离基础衬底的方向，分别为第一硅锗缓冲层、第二硅锗缓冲层、第三硅锗缓冲层和第四硅锗缓冲层。其中，第一硅锗缓冲层采用Si0.9Ge0.1形成，锗掺杂浓度为10％，厚度为0.5～1.5μm；第二硅锗缓冲层采用Si0.8Ge0.2形成，锗掺杂浓度为20％，厚度为0.5～1.5μm；第三硅锗缓冲层和第四硅锗缓冲层的总厚度为0.5～1.5μm，第三硅锗缓冲层的厚度为0.3～0.8μm，采用Si0.7Ge0.3形成，锗掺杂浓度为30％，第四硅锗缓冲层的厚度为0.3～0.8μm，采用28Si0.7Ge0.3形成，锗掺杂浓度为30％，需要说明的是，上述锗掺杂浓度是指浓度百分比。
对于硅锗缓冲层中锗掺杂浓度的变化，需要说明的是，沿逐渐远离基础衬底的方向，多层硅锗缓冲层中的锗掺杂浓度可以采用非线性增加或线性增加均可，在此不一一列举。
可以理解的是，由于硅锗缓冲层中锗的掺杂浓度大于纯化硅锗层中锗的掺杂浓度，因此，上述纯化硅锗层中锗的掺杂浓度可以大于0且小于或等于0.3。
对于基础衬底，具体来说，其可以为常规自然硅衬底，或者，基础衬底包括依次层叠的自然硅基础衬底、介质层(例如，SiO2层或SiN层)和自然硅层，当介质层为SiO2时，基础衬底为SOI衬底，需要说明的是，自然硅层为常规硅层，成分包括Si同位素28Si、29Si和30Si。
其中，介质层为单层结构或者复合结构。具体来说，对于单层结构的介质层，其可以为SiO2层或SiN层；对于复合结构的介质层，其可以包括依次层叠的SiO2层和SiN层。
考虑到基础衬底在后期需要去除，基础衬底的厚度会影响后期去除的效率和效果，因此，基础衬底中自然硅层的厚度可以控制20nm以下。这是因为，自然硅层作为纯化硅锗层生长的种子层，采用厚度较薄的自然硅层，有利于后续的去除基础衬底的实现。
或者，考虑到基础衬底在后期需要去除，对自然硅支撑衬底厚度的控制也可以采用以下方法，在基础衬底上外延形成硅锗缓冲层之前还包括如下步骤：
对基础衬底中的自然硅层进行减薄，使得减薄后的自然硅层厚度在20nm以下。
采用减薄的方式对自然硅层的厚度进行控制，同样有利于后续的去除基础衬底的实现。
具体来说，上述去除基础衬底和多层硅锗缓冲层采用减薄的方式，示例性地，采用磨抛、干法刻蚀、化学机械抛光和湿法刻蚀中的一种或多种任意组合的方式去除基础衬底。这是因为，自然硅支撑衬底的厚度较大，采用多种去除方式(磨抛、干法刻蚀、化学机械抛光和湿法刻蚀)，能够对自然硅支撑衬底进行有效地减薄，去除自然硅支撑衬底后能够获得质量较好的结构。
对于硅锗缓冲层，去除方式不限制，可以采用湿法腐蚀、干法刻蚀等方法的一种或多种结合去除硅锗缓冲层。
其中，当基础衬底包括依次层叠的自然硅基础衬底、介质层和自然硅层，采用磨抛、干法刻蚀、化学机械抛光和湿法刻蚀中的一种或多种任意组合的方式去除自然硅基础衬底。这是因为，自然硅基础衬底的厚度较大，采用多种去除方式(磨抛、干法刻蚀、化学机械抛光和湿法刻蚀)，能够对自然硅基础衬底进行有效地减薄，去除自然硅基础衬底后能够获得质量较好的结构。
采用湿法腐蚀(例如，湿法腐蚀溶液为HF溶液或BOE溶液)去除介质层。
对于去除自然硅层，采用干法刻蚀和湿法腐蚀、湿法腐蚀、氧化和湿法腐蚀这三种方式中的一种去除自然硅层。具体来说，第一种方式，采用干法刻蚀去除自然硅层(可过刻蚀)，然后采用湿法腐蚀使得干法刻蚀后的表面平滑；第二种方式，采用硅腐蚀液去除自然硅层；第三种方式，氧化去除自然硅层，对氧化后所得的氧化硅进行腐蚀去除。
同样的，上述去除基础衬底和多层硅锗缓冲层采用智能剥离(smart cut)的方式，在将施主衬底与自然硅支撑衬底键合之前还包括如下步骤：
对施主衬底进行离子注入(例如，氢离子注入)，离子注入形成的剥离深度在纯化硅锗层、基础衬底与纯化硅锗层的界面或者基础衬底内。
值得注意的是，智能剥离后的结构表面可能不平滑或存在部分基础衬底，因此，智能剥离后还包括如下步骤：
采用化学机械抛光、干法刻蚀和湿法腐蚀、湿法腐蚀、氧化和湿法腐蚀这四种方式中的一种进行平滑处理。
实施例一
本实施例的纯化硅锗衬底包括依次层叠的自然硅支撑衬底、自然硅氧化硅层和纯化硅锗层，参见图1，具体形成方法包括如下步骤：
步骤1a：提供一基础衬底，对基础衬底中的自然硅层进行减薄，使得减薄后的自然硅层厚度在20nm以下，在减薄后的自然硅层上外延形成多层硅锗缓冲层，在位于表面的硅锗缓冲层上外延形成纯化硅锗层，得到施主衬底；
提供一自然硅支撑衬底，在自然硅支撑衬底上形成一层自然硅氧化硅层；
步骤1b：将施主衬底与自然硅支撑衬底压力键合，基础衬底和自然硅支撑衬底均位于表面；
步骤1c：采用磨抛和干法刻蚀去除自然硅基础衬底；采用湿法腐蚀去除介质层；采用干法刻蚀去除自然硅层；
步骤1d：采用干法刻蚀去除硅锗缓冲层，然后采用湿法腐蚀使得干法刻蚀后的表面平滑，得到上述纯化硅锗衬底；
步骤1f：在上述纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。
实施例二
本实施例的纯化硅锗衬底包括依次层叠的自然硅支撑衬底、纯化硅氧化硅层和纯化硅锗层，参见图2，具体形成方法包括如下步骤：
步骤2a：提供一基础衬底，对基础衬底中的自然硅层进行减薄，使得减薄后的自然硅层厚度在20nm以下，在减薄后的自然硅层上外延形成多层硅锗缓冲层，在位于表面的硅锗缓冲层上外延形成纯化硅锗层，得到施主衬底；
提供一自然硅支撑衬底，在自然硅支撑衬底上形成一层纯硅氧化硅层；
步骤2b：将施主衬底与自然硅支撑衬底压力键合，基础衬底和自然硅支撑衬底均位于表面；
步骤2c：采用干法刻蚀、化学机械抛光和湿法刻蚀去除自然硅基础衬底；采用湿法腐蚀去除介质层；采用干法刻蚀去除自然硅层；
步骤2d：采用干法刻蚀去除硅锗缓冲层，然后采用湿法腐蚀使得干法刻蚀后的表面平滑，得到上述纯化硅锗衬底；
步骤2f：在上述纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。
实施例三
本实施例的纯化硅锗衬底与实施例一提供的纯化硅锗衬底的结构相同，包括依次层叠的自然硅支撑衬底、自然硅氧化硅层和纯化硅锗层，参见图3，具体形成方法包括如下步骤：
步骤3a：提供一基础衬底，对基础衬底中的自然硅层进行减薄，使得减薄后的自然硅层厚度在20nm以下，在减薄后的自然硅层上外延形成多层硅锗缓冲层，在位于表面的硅锗缓冲层上外延形成纯化硅锗层，在纯化硅锗层上形成一层自然硅氧化硅层，得到施主衬底；
提供一自然硅支撑衬底；
步骤3b：将施主衬底与自然硅支撑衬底扩散键合，基础衬底和自然硅支撑衬底均位于表面；
步骤3c：采用磨抛和湿法刻蚀去除自然硅基础衬底；采用湿法腐蚀去除介质层；采用硅腐蚀液去除自然硅层；
步骤3d：采用干法刻蚀去除硅锗缓冲层，然后采用湿法腐蚀使得干法刻蚀后的表面平滑，得到上述纯化硅锗衬底；
步骤3f：在上述纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。
实施例四
本实施例的纯化硅锗衬底与实施例二提供的纯化硅锗衬底的结构相同，包括依次层叠的自然硅支撑衬底、纯化硅氧化硅层和纯化硅锗层，参见图4，具体形成方法包括如下步骤：
步骤4a：提供一基础衬底，对基础衬底中的自然硅层进行减薄，使得减薄后的自然硅层厚度在20nm以下，在减薄后的自然硅层上外延形成多层硅锗缓冲层，在位于表面的硅锗缓冲层上外延形成纯化硅锗层，在纯化硅锗层上形成一层纯化硅氧化硅层，得到施主衬底；
提供一自然硅支撑衬底；
步骤4b：将施主衬底与自然硅支撑衬底扩散键合，基础衬底和自然硅支撑衬底均位于表面；
步骤4c：采用化学机械抛光和湿法刻蚀去除自然硅基础衬底；采用湿法腐蚀去除介质层；采用硅腐蚀液去除自然硅层；
步骤4d：采用干法刻蚀去除硅锗缓冲层，然后采用湿法腐蚀使得干法刻蚀后的表面平滑，得到上述纯化硅锗衬底；
步骤4f：在上述纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。
实施例五
本实施例的纯化硅锗衬底与实施例一提供的纯化硅锗衬底的结构相同，包括依次层叠的自然硅支撑衬底、自然硅氧化硅层和纯化硅锗层，参见图5，具体形成方法包括如下步骤：
步骤5a：提供一基础衬底对基础衬底中的自然硅层进行减薄，使得减薄后的自然硅层厚度在20nm以下，在减薄后的自然硅层上外延形成多层硅锗缓冲层，在位于表面的硅锗缓冲层上外延形成纯化硅锗层，在纯化硅锗层上形成一层自然硅氧化硅层，得到施主衬底；
提供一自然硅支撑衬底，在自然硅支撑衬底上形成一层自然硅氧化硅层；
步骤5b：对施主衬底进行氢离子注入，氢离子注入形成的剥离深度在纯化硅锗层；
步骤5c：将施主衬底与自然硅支撑衬底压力键合，基础衬底和自然硅支撑衬底均位于表面；
步骤5d：采用智能剥离的方式去除自然硅基础衬底、介质层、自然硅层和硅锗缓冲层，采用干法刻蚀和湿法腐蚀进行平滑处理，得到上述纯化硅锗衬底；
步骤5：在上述纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。
实施例六
本实施例的纯化硅锗衬底与实施例二提供的纯化硅锗衬底的结构相同，包括依次层叠的自然硅支撑衬底、纯化硅氧化硅层和纯化硅锗层，参见图6，具体形成方法包括如下步骤：
步骤6a：提供一基础衬底对基础衬底中的自然硅层进行减薄，使得减薄后的自然硅层厚度在20nm以下，在减薄后的自然硅层上外延形成多层硅锗缓冲层，在位于表面的硅锗缓冲层上外延形成纯化硅锗层，在纯化硅锗层上形成一层纯化硅氧化硅层，得到施主衬底；
提供一自然硅支撑衬底，在自然硅支撑衬底上形成一层纯化硅氧化硅层；
步骤6b：对施主衬底进行氢离子注入，氢离子注入形成的剥离深度在纯化硅锗层；
步骤6c：将施主衬底与自然硅支撑衬底压力键合，基础衬底和自然硅支撑衬底均位于表面；
步骤6d：采用智能剥离的方式去除自然硅基础衬底、介质层、自然硅层和硅锗缓冲层，采用湿法腐蚀进行平滑处理，得到上述纯化硅锗衬底；
步骤6f：在上述纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。
实施例七
本实施例的纯化硅锗衬底包括依次层叠的自然硅支撑衬底、自然硅氧化硅层、纯化硅氧化硅层和纯化硅锗层，参见图7，具体形成方法包括如下步骤：
步骤7a：提供一基础衬底对基础衬底中的自然硅层进行减薄，使得减薄后的自然硅层厚度在20nm以下，在减薄后的自然硅层上外延形成多层硅锗缓冲层，在位于表面的硅锗缓冲层上外延形成纯化硅锗层，在纯化硅锗层上形成一层纯化硅氧化硅层，得到施主衬底；
提供一自然硅支撑衬底，在自然硅支撑衬底上形成一层自然硅氧化硅层；
步骤7b：对施主衬底进行氢离子注入，氢离子注入形成的剥离深度在自然硅层与纯化硅锗层的界面；
步骤7c：将施主衬底与自然硅支撑衬底压力键合，基础衬底和自然硅支撑衬底均位于表面；
步骤7d：采用智能剥离的方式去除自然硅基础衬底、介质层、自然硅层和硅锗缓冲层，采用氧化和湿法腐蚀进行平滑处理，得到上述纯化硅锗衬底；
步骤7f：在上述纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (7)
1.一种用于半导体量子计算的应变纯化硅衬底的形成方法，其特征在于，包括如下步骤：
提供一基础衬底，在基础衬底上外延形成多层硅锗缓冲层，硅锗缓冲层中锗的掺杂浓度大于等于纯化硅锗层中锗的掺杂浓度，沿逐渐远离基础衬底的方向，多层硅锗缓冲层中的锗掺杂浓度逐渐增加，在位于表面的硅锗缓冲层上外延形成纯化硅锗层，得到施主衬底；提供一自然硅支撑衬底；
在施主衬底和/或自然硅支撑衬底上形成至少一层绝缘层；
将施主衬底与自然硅支撑衬底键合，去除基础衬底和多层硅锗缓冲层或去除基础衬底、多层硅锗缓冲层和部分纯化硅锗层，得到纯化硅锗衬底；
在纯化硅锗衬底上外延形成纯化硅层，得到应变纯化硅衬底；
所述应变纯化硅衬底包括依次层叠的自然硅支撑衬底、绝缘层、纯化硅锗层和应变纯化硅层；
所述绝缘层为纯化硅氮化硅层或纯化硅氧化硅层；
多层硅锗缓冲层中位于表面的硅锗缓冲层为纯化硅硅锗缓冲层，其他硅锗缓冲层为自然硅硅锗缓冲层。
2.根据权利要求1所述的用于半导体量子计算的应变纯化硅衬底的形成方法，其特征在于，所述纯化硅锗层中纯化硅的纯度≥99.9％。
3.根据权利要求1所述的用于半导体量子计算的应变纯化硅衬底的形成方法，其特征在于，所述硅锗缓冲层包括第一硅锗缓冲层、第二硅锗缓冲层、第三硅锗缓冲层和第四硅锗缓冲层；
所述第一硅锗缓冲层采用Si0.9Ge0.1形成，厚度为0.5～1.5μm；
所述第二硅锗缓冲层采用Si0.8Ge0.2形成，厚度为0.5～1.5μm；
所述第三硅锗缓冲层采用Si0.7Ge0.3形成，厚度为0.3～0.8μm；
所述第四硅锗缓冲层采用28Si0.7Ge0.3形成，厚度为0.3～0.8μm；
所述纯化硅锗层中锗的掺杂浓度大于0且小于或等于0.3。
4.根据权利要求1所述的用于半导体量子计算的应变纯化硅衬底的形成方法，其特征在于，所述基础衬底为自然硅衬底；
或者，所述基础衬底包括依次层叠的自然硅基础衬底、介质层和自然硅层。
5.根据权利要求4所述的用于半导体量子计算的应变纯化硅衬底的形成方法，其特征在于，所述基础衬底中自然硅层的厚度为20nm以下；
或者，在基础衬底上外延形成硅锗缓冲层之前还包括如下步骤：
对自然硅层进行减薄，使得减薄后的自然硅层厚度在20nm以下。
6.根据权利要求1至5任一项所述的用于半导体量子计算的应变纯化硅衬底的形成方法，其特征在于，所述去除基础衬底和多层硅锗缓冲层采用减薄的方式。
7.根据权利要求1至5任一项所述的用于半导体量子计算的应变纯化硅衬底的形成方法，其特征在于，所述去除基础衬底和多层硅锗缓冲层采用智能剥离的方式，在将施主衬底与自然硅支撑衬底键合之前还包括如下步骤：
对施主衬底进行离子注入，离子注入形成的剥离深度在纯化硅锗层、基础衬底与纯化硅锗层的界面或者基础衬底内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011321947.4A CN112582257B (zh) | 2020-11-23 | 2020-11-23 | 一种用于半导体量子计算的应变纯化硅衬底及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011321947.4A CN112582257B (zh) | 2020-11-23 | 2020-11-23 | 一种用于半导体量子计算的应变纯化硅衬底及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112582257A CN112582257A (zh) | 2021-03-30 |
| CN112582257B true CN112582257B (zh) | 2024-05-31 |
Family
ID=75123144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011321947.4A Active CN112582257B (zh) | 2020-11-23 | 2020-11-23 | 一种用于半导体量子计算的应变纯化硅衬底及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112582257B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901780A (zh) * | 2010-06-25 | 2010-12-01 | 上海新傲科技股份有限公司 | 一种绝缘体上锗硅和应变硅材料的制备方法 |
| US9922941B1 (en) * | 2016-09-21 | 2018-03-20 | International Business Machines Corporation | Thin low defect relaxed silicon germanium layers on bulk silicon substrates |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442105B1 (ko) * | 2001-12-03 | 2004-07-27 | 삼성전자주식회사 | 소이형 기판 형성 방법 |
| US7067430B2 (en) * | 2003-09-30 | 2006-06-27 | Sharp Laboratories Of America, Inc. | Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction |
| EP1928020B1 (en) * | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
-
2020
- 2020-11-23 CN CN202011321947.4A patent/CN112582257B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901780A (zh) * | 2010-06-25 | 2010-12-01 | 上海新傲科技股份有限公司 | 一种绝缘体上锗硅和应变硅材料的制备方法 |
| US9922941B1 (en) * | 2016-09-21 | 2018-03-20 | International Business Machines Corporation | Thin low defect relaxed silicon germanium layers on bulk silicon substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112582257A (zh) | 2021-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI222111B (en) | Strained Si based layer made by UHV-CVD, and devices therein | |
| US7262112B2 (en) | Method for producing dislocation-free strained crystalline films | |
| TWI254355B (en) | Strained transistor with hybrid-strain inducing layer | |
| WO2012153461A1 (ja) | 基板の一部に絶縁層を有する貼り合わせ基板の製造方法 | |
| US7601614B2 (en) | Manufacturing method of silicon on insulator wafer | |
| JP2002305293A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 | |
| JP2003298031A (ja) | Ｓｏｉ型基板の形成方法 | |
| US9230849B2 (en) | Method for preparing ultra-thin material on insulator through adsorption by doped ultra-thin layer | |
| TWI700830B (zh) | 反型模式全包圍閘奈米片互補反相器結構及其製造方法 | |
| US8530355B2 (en) | Mixed orientation semiconductor device and method | |
| US7276430B2 (en) | Manufacturing method of silicon on insulator wafer | |
| CN1897286A (zh) | 半导体结构及其制造方法 | |
| CN112582257B (zh) | 一种用于半导体量子计算的应变纯化硅衬底及其形成方法 | |
| CN112582256A (zh) | 一种用于半导体量子计算的应变纯化硅衬底及其形成方法 | |
| Sawano et al. | Formation of Ge (111) on Insulator by Ge epitaxy on Si (111) and layer transfer | |
| CN115763256A (zh) | 一种半导体结构的制备方法及半导体结构 | |
| JP2003078116A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 | |
| JP6111678B2 (ja) | ＧｅＯＩウェーハの製造方法 | |
| CN100342550C (zh) | 一种双栅金属氧化物半导体晶体管的结构及其制备方法 | |
| CN112582258A (zh) | 一种用于半导体量子计算的纯化硅衬底及其形成方法 | |
| CN113192969B (zh) | 一种多层绝缘体上硅锗衬底及其制备方法、应用 | |
| WO2022221986A1 (zh) | 半导体装置及其制造方法 | |
| CN102610567A (zh) | 两层半导体器件的制备方法 | |
| CN102610572B (zh) | 带有半空洞结构的两层半导体器件的制备方法 | |
| CN102623406A (zh) | 带有半空洞结构的两层半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |