CN112542518A - 半导体结构及其电容检测方法 - Google Patents

半导体结构及其电容检测方法 Download PDF

Info

Publication number
CN112542518A
CN112542518A CN201910894162.7A CN201910894162A CN112542518A CN 112542518 A CN112542518 A CN 112542518A CN 201910894162 A CN201910894162 A CN 201910894162A CN 112542518 A CN112542518 A CN 112542518A
Authority
CN
China
Prior art keywords
semiconductor substrate
insulating layer
semiconductor
capacitor
probe pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910894162.7A
Other languages
English (en)
Other versions
CN112542518B (zh
Inventor
钱仕兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910894162.7A priority Critical patent/CN112542518B/zh
Publication of CN112542518A publication Critical patent/CN112542518A/zh
Application granted granted Critical
Publication of CN112542518B publication Critical patent/CN112542518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体技术领域，提出一种半导体结构，该半导体结构包括：半导体衬底、掺杂阱、第一绝缘层、电容结构、导线、探针垫。掺杂阱与所述半导体衬底具有不同的掺杂形态，且形成于所述半导体衬底内，以使所述掺杂阱和所述半导体衬底在堆叠方向上形成PN结；电容结构形成于所述半导体衬底上，且位于所述掺杂阱以外位置；第一绝缘层设置于所述掺杂阱上；探针垫设置于所述第一绝缘层背离所述掺杂阱的一侧；导线连接于所述探针垫与所述电容结构的第一电极之间。本公开提供的半导体结构可以被准确、方便的测量电容结构的电容。

Description

半导体结构及其电容检测方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其电容检测方法。
背景技术
电容结构通常包括有MOS(Metal-Oxide-Semiconductor，金属-氧化层-半导体)电容、MOM(Metal Oxide Metal，金属-氧化物-金属)电容、MIM(Metal Insulator Metal，金属-绝缘层-金属)电容以及PIP(Poly Insulator Poly，多晶硅-绝缘层-多晶硅)电容。上述电容结构需要对其电容参数进行检查。
以MOS电容为例，MOS电容通常包括半导体衬底、形成于半导体衬底上的栅极绝缘层、以及形成栅极绝缘层上的栅极。栅极与半导体衬底之间形成电容结构，由于栅极面积较小，无法直接对栅极、半导体衬底之间形成电容结构进行直接测量。
相关技术中，通常在半导体衬底上形成一探针垫，并通过导线将该探针垫与栅极连接。由于该探针垫的面积较大，因此可以直接利用电容检测装置通过探针垫对栅极、半导体衬底之间的电容结构进行测量。
然而，探针垫与半导体衬底之间同样会形成电容结构，该电容结构与栅极、半导体衬底之间形成电容结构成并联结构。因此，通过探针垫测量得到的电容包括有探针垫与半导体衬底之间的电容以及栅极、半导体衬底之间形成电容，导致测试的结果不够准确。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种半导体结构及其电容检测方法，该半导体结构可以解决相关技术中，对其电容测量不准确的技术问题。
本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本发明的一个方面，提供一种半导体结构，该半导体结构包括：半导体衬底、掺杂阱、第一绝缘层、电容结构、导线、探针垫。掺杂阱与所述半导体衬底具有不同的掺杂形态，且形成于所述半导体衬底内，以使所述掺杂阱和所述半导体衬底在堆叠方向上形成PN结；电容结构形成于所述半导体衬底上，且位于所述掺杂阱以外位置；第一绝缘层设置于所述掺杂阱上；探针垫设置于所述第一绝缘层背离所述掺杂阱的一侧；导线连接于所述探针垫与所述电容结构的第一电极之间。
本发明的一种示例性实施例中，所述电容结构为MOS电容结构，所述半导体结构还包括介电层和电极层，介电层设置于所述半导体衬底上，且位于所述掺杂阱以外位置；电极层设置于所述介电层背离所述半导体衬底一侧，形成所述电容结构的第一电极；其中，所述电极层与所述半导体衬底形成MOS电容结构。
本发明的一种示例性实施例中，所述电容结构为MIM电容，所述半导体结构还包括第二绝缘层、第一金属电极层、第三绝缘层、第二金属电极层，第二绝缘层形成于所述半导体衬底上，且位于所述掺杂阱以外位置；第一金属电极层，置于所述第二绝缘层背离所述半导体衬底的一侧；第三绝缘层，置于所述第一金属电极层背离所述第二绝缘层的一侧；第二金属电极层，置于所述第三绝缘层背离所述第一金属电极层的一侧；其中，所述第一金属电极层和所述第二金属电极层形成所述MIM电容。
本发明的一种示例性实施例中，所述电容结构为PIP电容，所述半导体结构还包括第四绝缘层、第一多晶硅层、第五绝缘层、第二多晶硅层。第四绝缘层形成于所述半导体衬底上，且位于所述掺杂阱以外位置；第一多晶硅层设置于所述第四绝缘层背离所述半导体衬底的一侧；第五绝缘层设置于所述第一多晶硅层背离所述第四绝缘层的一侧；第二多晶硅层设置于所述第五绝缘层背离所述第一多晶硅层的一侧；其中，所述第一多晶硅层和所述第二多晶硅层形成所述PIP电容。
本发明的一种示例性实施例中，所述掺杂阱的面积大于等于所述探针垫的面积，且所述探针垫的正投影位于所述掺杂阱上。
本发明的一种示例性实施例中，所述半导体衬底为N型半导体，所述掺杂阱为P型阱。
本发明的一种示例性实施例中，所述半导体衬底为P型半导体，所述掺杂阱为N型阱。
根据本发明的一个方面，提供一种半导体结构电容检测方法，用于检测上述的半导体结构，该方法包括：
利用一恒流源向探针垫输入恒定电流；
实时检测探针垫上的电压随时间的变化状态；
根据探针垫上的电压随时间的变化状态获取电容结构的电容。
本发明的一种示例性实施例中，
根据探针垫上的电压随时间的变化状态获取电容结构的电容，包括：
计算探针垫上的电压随时间变化的斜率P；
根据公式C＝I/P计算电容，其中，I为横流源的输出电流值。
本公开提出一种半导体结构，该半导体结构包括：半导体衬底、掺杂阱、第一绝缘层、电容结构、导线、探针垫。掺杂阱与所述半导体衬底具有不同的掺杂形态，且形成于所述半导体衬底内，以使所述掺杂阱和所述半导体衬底在堆叠方向上形成PN结；电容结构形成于所述半导体衬底上，且位于所述掺杂阱以外位置；第一绝缘层设置于所述掺杂阱上；探针垫设置于所述第一绝缘层背离所述掺杂阱的一侧；导线连接于所述探针垫与所述电容结构的第一电极之间。本公开提供的半导体结构可以被准确、方便的测量电容结构的电容。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中一种半导体结构的结构剖面示意图；
图2为图1半导体结构中电容检测结构的等效电路图；
图3为本公开半导体结构一种示例性实施例的结构剖面示意图；
图4为图3半导体结构中电容检测结构的等效电路图；
图5为本公开半导体结构一种示例性实施例的结构剖面示意图；
图6为本公开半导体结构一种示例性实施例的结构剖面示意图；
图7为本公开半导体结构一种示例性实施例的结构剖面示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示，为相关技术中一种半导体结构的结构剖面示意图。该半导体结构包括半导体衬底01、第一电极层02、介电层03、第二电极层04以及探针垫05、绝缘层06、07，其中，第二电极层04与探针垫05通过导线连接，第一电极层02与半导体衬底01等电位设置。如图2所示，为图1半导体结构中电容检测结构的等效电路图。N1代表探针垫05的等电位点，N2表示半导体衬底01的等电位点。第二电极层04与第一电极层02之间形成待测电容C1，探针垫05与半导体衬底01之间形成寄生电容C2，待测电容C1和寄生电容C2形成并联电容结构。当通过探针垫05检测第二电极层04与第一电极层02之间形成的待测电容结构的电容时，实际测得的电容为C1+C2。该检测值大于第二电极层04与第一电极层02之间的实际电容值。
基于此，本示例性实施例提供一种半导体结构，如图3、4所示，图3为本公开半导体结构一种示例性实施例的结构剖面示意图，图4为图3半导体结构中电容检测结构的等效电路图。
如图3所示，该半导体结构包括：半导体衬底1、掺杂阱11、第一绝缘层2、电容结构3、导线、探针垫4。掺杂阱11与所述半导体衬底1具有不同的掺杂形态，且形成于所述半导体衬底1内，以使所述掺杂阱11和所述半导体衬底在堆叠方向上形成PN结；电容结构3形成于所述半导体衬底1上，且位于所述掺杂阱11以外位置；第一绝缘层2设置于所述掺杂阱11上，所述第一绝缘层2起隔离和支撑作用；探针垫4设置于所述第一绝缘层2背离所述掺杂阱11的一侧；导线连接于所述探针垫4与所述电容结构3的第一电极之间。其中，电容结构3的另一电极与半导体衬底等电位设置。
如图4所示，N1代表探针垫4的等电位点，N2表示半导体衬底1的等电位点。电容结构3形成电容C1，探针垫4与半导体衬底1之间形成电容C2，掺杂阱11与半导体衬底1之间存在一个寄生的PN结并且具有寄生的结电容C3。其中，电容C2和结电容C3形成串联电容结构，并且该串联电容结构与电容C1形成并联电容结构。根据串联电容计算公式，该串联电容结构的电容等于C2*C3/(C2+C3)，N1与N2之间的总电容等于C1+C2*C3/(C2+C3)。由于C2*C3/(C2+C3)＜C2，因此该半导体结构可以通过探针垫4检测到更加准确的C1值。
本示例性实施例中，如图5所示，为本公开半导体结构一种示例性实施例的结构剖面示意图。所述电容结构3可以为MOS电容结构，所述半导体结构还可以包括介电层51和电极层52，介电层51设置于所述半导体衬底1上，且位于所述掺杂阱11以外位置；电极层52设置于所述介电层51背离所述半导体衬底1一侧，形成所述电容结构3的第一电极；其中，所述电极层52与所述半导体衬底1以及介电层51形成MOS电容结构。
本示例性实施例中，如图6所示，为本公开半导体结构一种示例性实施例的结构剖面示意图。所述电容结构还可以为MIM电容，所述半导体结构还可以包括第二绝缘层61、第一金属电极层62、第三绝缘层63、第二金属电极层64，第二绝缘层61形成于所述半导体衬底1上，且位于所述掺杂阱11以外位置，所述第二绝缘层61起到隔离和支撑的作用；第一金属电极层62置于所述第二绝缘层61背离所述半导体衬底1的一侧；第三绝缘层63置于所述第一金属电极层62背离所述第二绝缘层61的一侧；第二金属电极层64置于所述第三绝缘层63背离所述第一金属电极层62的一侧；其中，所述第一金属电极层62和所述第二金属电极层64以及第三绝缘层63形成所述MIM电容。其中，所述第一金属电极层62可以与半导体衬底等电位设置，第二金属电极层64通过导线与探针垫4连接。
本示例性实施例中，如图7所示，为本公开半导体结构一种示例性实施例的结构剖面示意图。所述电容结构可以为PIP电容，所述半导体结构还包括第四绝缘层71、第一多晶硅层72、第五绝缘层73、第二多晶硅层74。第四绝缘层71形成于所述半导体衬底1上，且位于所述掺杂阱11以外位置，所述第四绝缘层71起到隔离和支撑的作用；第一多晶硅层72设置于所述第四绝缘层71背离所述半导体衬底1的一侧；第五绝缘层73设置于所述第一多晶硅层72背离所述第四绝缘层71的一侧；第二多晶硅层74设置于所述第五绝缘层73背离所述第一多晶硅层72的一侧；其中，所述第一多晶硅层72和所述第二多晶硅层74、第五绝缘层73形成所述PIP电容。其中，所述第一多晶硅层72可以与半导体衬底等电位设置，第二多晶硅层74通过导线与探针垫4连接。
本示例性实施例中，所述电容结构可以为MOS电容结构，此时，所述第一电极层与所述半导体衬底为同种材料。此外，所述电容结构还可以为MIM电容、PIP电容、MOM电容中的任意一种。例如，当电容结构为MOM电容时，第一电极层、第二电极层为金属层，介电层为氧化物层；当电容结构为PIP电容时，第一电极层、第二电极层为多晶硅层，介电层为绝缘层；当电容结构为MIM电容时，第一电极层、第二电极层为金属层，介电层为绝缘层。
应该理解的是，在其他示例性实施例中，上述电容结构还可以为其他类型的电容结构，这些都属于本公开的保护范围。
本示例性实施例中，所述掺杂阱11的面积可以大于等于所述探针垫4的面积，且所述探针垫4的正投影完全位于所述掺杂阱11上。该设置可以避免探针垫4与半导体衬底1之间形成与电容C1并联的电容。
本示例性实施例中，如图3所示，所述半导体衬底可以为N型半导体，同时，所述掺杂阱可以为P型阱。此外，所述半导体衬底也可以为P型半导体，同时，所述掺杂阱也可以为N型阱。
本示例性实施例还提供一种半导体结构电容检测方法，用于检测上述的半导体结构，该方法包括：
利用一恒流源向探针垫输入恒定电流；
实时检测探针垫上的电压随时间的变化状态；
根据探针垫上的电压随时间的变化状态获取电容结构的电容。
本发明的一种示例性实施例中，根据探针垫上的电压随时间的变化状态获取电容结构的电容，包括：
计算探针垫上的电压随时间变化的斜率P；
根据公式C＝I/P计算电容结构的电容，其中，I为横流源的输出电流值。
本公开提供的半导体结构电容检测方法与上述的半导体结构具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (10)

1.一种半导体结构，其特征在于，
半导体衬底；
掺杂阱，与所述半导体衬底具有不同的掺杂形态，且形成于所述半导体衬底内，以使所述掺杂阱和所述半导体衬底在堆叠方向上形成PN结；
电容结构，形成于所述半导体衬底上，且位于所述掺杂阱以外位置；
第一绝缘层，设置于所述掺杂阱上；
探针垫，设置于所述第一绝缘层背离所述掺杂阱的一侧；
导线，连接于所述探针垫与所述电容结构的第一电极之间。
2.根据权利要求1所述的半导体结构，其特征在于，所述电容结构为MOS电容结构，所述半导体结构还包括：
介电层，设置于所述半导体衬底上，且位于所述掺杂阱以外位置；
电极层，设置于所述介电层背离所述半导体衬底一侧，形成所述电容结构的第一电极；
其中，所述电极层与所述半导体衬底以及介电层形成MOS电容结构。
3.根据权利要求1所述的半导体结构，其特征在于，所述电容结构为MIM电容，所述半导体结构还包括：
第二绝缘层，形成于所述半导体衬底上，且位于所述掺杂阱以外位置；
第一金属电极层，设置于所述第二绝缘层背离所述半导体衬底的一侧；
第三绝缘层，设置于所述第一金属电极层背离所述第二绝缘层的一侧；
第二金属电极层，设置于所述第三绝缘层背离所述第一金属电极层的一侧；
其中，所述第一金属电极层和所述第二金属电极层以及所述第三绝缘层形成所述MIM电容。
4.根据权利要求1所述的半导体结构，其特征在于，所述电容结构为PIP电容，所述半导体结构还包括：
第四绝缘层，形成于所述半导体衬底上，且位于所述掺杂阱以外位置；
第一多晶硅层，设置于所述第四绝缘层背离所述半导体衬底的一侧；
第五绝缘层，设置于所述第一多晶硅层背离所述第四绝缘层的一侧；
第二多晶硅层，设置于所述第五绝缘层背离所述第一多晶硅层的一侧；
其中，所述第一多晶硅层和所述第二多晶硅层以及第五绝缘层形成所述PIP电容。
5.根据权利要求1所述的半导体结构，其特征在于，所述掺杂阱的面积大于等于所述探针垫的面积，且所述探针垫的正投影位于所述掺杂阱上。
6.根据权利要求2所述的半导体结构，其特征在于，所半导体衬底为N型半导体，所述掺杂阱为P型阱。
7.根据权利要求1所述的半导体结构，其特征在于，所半导体衬底为P型半导体，所述掺杂阱为N型阱。
8.根据权利要求1-7任一项所述的半导体结构，其特征在于，所述探针垫为金属探针垫。
9.一种半导体结构电容检测方法，用于检测权利要求1-8任一项所述的半导体结构，其特征在于，包括：
利用一恒流源向探针垫输入恒定电流；
实时检测探针垫上的电压随时间的变化状态；
根据探针垫上的电压随时间的变化状态获取电容结构的电容。
10.根据权利要求9所述的半导体结构电容检测方法，其特征在于，根据探针垫上的电压随时间的变化状态获取电容结构的电容，包括：
计算探针垫上的电压随时间变化的斜率P；
根据公式C＝I/P计算电容，其中，I为横流源的输出电流值。
CN201910894162.7A 2019-09-20 2019-09-20 半导体结构及其电容检测方法 Active CN112542518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910894162.7A CN112542518B (zh) 2019-09-20 2019-09-20 半导体结构及其电容检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910894162.7A CN112542518B (zh) 2019-09-20 2019-09-20 半导体结构及其电容检测方法

Publications (2)

Publication Number Publication Date
CN112542518A true CN112542518A (zh) 2021-03-23
CN112542518B CN112542518B (zh) 2024-08-23

Family

ID=75012438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910894162.7A Active CN112542518B (zh) 2019-09-20 2019-09-20 半导体结构及其电容检测方法

Country Status (1)

Country Link
CN (1) CN112542518B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167018A (en) * 1976-02-25 1979-09-04 Hitachi, Ltd. MIS capacitance element
JPH08298274A (ja) * 1995-04-27 1996-11-12 Oki Electric Ind Co Ltd 半導体素子の界面準位密度の横方向分布の評価方法
JPH11330467A (ja) * 1998-05-20 1999-11-30 Fujitsu Ltd 半導体装置
US20050260776A1 (en) * 2004-05-19 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for extraction of parasitic junction capacitance in deep submicron technology
CN101251426A (zh) * 2007-12-28 2008-08-27 中国科学院上海微系统与信息技术研究所 纳米梁上mos电容衬底的压阻结构及检测方法
KR20090069495A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법
US20100253380A1 (en) * 2009-04-06 2010-10-07 Andreas Martin Dielectric film and layer testing
KR20140091812A (ko) * 2013-01-11 2014-07-23 경희대학교 산학협력단 광검출 소자
CN105405846A (zh) * 2015-12-31 2016-03-16 上海华虹宏力半导体制造有限公司 动态随机存储器单元结构
CN210156384U (zh) * 2019-09-20 2020-03-17 长鑫存储技术有限公司 半导体结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167018A (en) * 1976-02-25 1979-09-04 Hitachi, Ltd. MIS capacitance element
JPH08298274A (ja) * 1995-04-27 1996-11-12 Oki Electric Ind Co Ltd 半導体素子の界面準位密度の横方向分布の評価方法
JPH11330467A (ja) * 1998-05-20 1999-11-30 Fujitsu Ltd 半導体装置
US20050260776A1 (en) * 2004-05-19 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for extraction of parasitic junction capacitance in deep submicron technology
KR20090069495A (ko) * 2007-12-26 2009-07-01 주식회사 동부하이텍 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법
CN101251426A (zh) * 2007-12-28 2008-08-27 中国科学院上海微系统与信息技术研究所 纳米梁上mos电容衬底的压阻结构及检测方法
US20100253380A1 (en) * 2009-04-06 2010-10-07 Andreas Martin Dielectric film and layer testing
KR20140091812A (ko) * 2013-01-11 2014-07-23 경희대학교 산학협력단 광검출 소자
CN105405846A (zh) * 2015-12-31 2016-03-16 上海华虹宏力半导体制造有限公司 动态随机存储器单元结构
CN210156384U (zh) * 2019-09-20 2020-03-17 长鑫存储技术有限公司 半导体结构

Also Published As

Publication number Publication date
CN112542518B (zh) 2024-08-23

Similar Documents

Publication Publication Date Title
US9823358B2 (en) Low-noise surface level MOS capacitor for improved sensor quality factor
US8839677B2 (en) Stress sensing devices and methods
CN102522386B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
US6948847B2 (en) Temperature sensor for a MOS circuit configuration
US20170271057A1 (en) Integrated Circuit (IC) Including Semiconductor Resistor and Resistance Compensation Circuit and Related Methods
CN210156384U (zh) 半导体结构
CN109309079B (zh) 半导体测试结构、制造方法及方块电阻测量方法
CN110265315B (zh) 一种栅氧化层等效厚度的精确测试方法
US11009529B2 (en) Semiconductor circuits, devices and methods
CN210640254U (zh) 半导体结构
CN112542518B (zh) 半导体结构及其电容检测方法
JP4815861B2 (ja) 半導体装置のｐｎ接合面とトレンチの底部との位置関係を評価する評価方法
US20120068722A1 (en) Measuring floating body voltage in silicon-on-insulator (soi) metal-oxide-semiconductor-field-effect-transistor (mosfet)
CN112993004B (zh) 半导体结构及其制作方法、电容检测方法
CN103915360B (zh) 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法
US6377067B1 (en) Testing method for buried strap and deep trench leakage current
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法
KR100407240B1 (ko) 절연체의 용량을 평가하는 장치 및 방법
CN107068738B (zh) 电装置及用于制造电装置的方法以及用于车辆的控制装置
CN218498072U (zh) 集成电路
JP2002162303A (ja) 圧力センサ
KR100958623B1 (ko) 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법
CN116936543B (zh) 一种电容测试结构、制备方法、测试方法及应用
US6884638B1 (en) Method of fabricating a flash memory semiconductor device by determining the active region width between shallow trench isolation structures using an overdrive current measurement technique and a device thereby fabricated
CN118073325A (zh) 绝缘体上硅衬底的电阻检测结构及检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant