CN112532192A - 放大器装置与偏移消除方法 - Google Patents

放大器装置与偏移消除方法 Download PDF

Info

Publication number
CN112532192A
CN112532192A CN202010064759.1A CN202010064759A CN112532192A CN 112532192 A CN112532192 A CN 112532192A CN 202010064759 A CN202010064759 A CN 202010064759A CN 112532192 A CN112532192 A CN 112532192A
Authority
CN
China
Prior art keywords
transistor
signal
circuit
current
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010064759.1A
Other languages
English (en)
Other versions
CN112532192B (zh
Inventor
陈彦中
杨财铭
简廷旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112532192A publication Critical patent/CN112532192A/zh
Application granted granted Critical
Publication of CN112532192B publication Critical patent/CN112532192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

放大器装置包含放大器电路系统、控制电路系统以及误差消除电路系统。放大器电路系统用以放大第一输入信号与第二输入信号，以产生第一输出信号与第二输出信号。控制电路系统用以根据该第一输出信号与该第二输出信号产生第一控制信号与第二控制信号。误差消除电路系统用以提供一负电容至该放大器电路系统，并根据该第一控制信号与该第二控制信号调整流经该误差消除电路系统中用以产生该负电容的一电路的至少一电流量，以消除该放大器电路系统的一偏移，借此改善放大器装置的频宽。

Description

放大器装置与偏移消除方法
技术领域
本案是有关于一种放大器装置，且特别是有关于具有误差消除电路的放大器装置与偏移消除方法。
背景技术
放大器常见于各种电子装置中。在实际应用中，因为各种变异或电路偏移等影响，放大器中将会产生偏移，而使得放大器的操作不准确或出现失败。在一些技术中，额外的误差消除电路被使用来校正放大器的偏移。然而，在这些技术中，误差消除电路将引入额外的电容负载给放大器，使得放大器的频宽明显降低。
发明内容
为解决上述问题，本案的一些态样提供一种放大器装置，其包含放大器电路系统、控制电路系统以及误差消除电路系统。放大器电路系统用以放大一第一输入信号与一第二输入信号，以产生一第一输出信号与一第二输出信号。控制电路系统用以根据该第一输出信号与该第二输出信号产生一第一控制信号与一第二控制信号。误差消除电路系统用以提供一负电容至该放大器电路系统，并根据该第一控制信号与该第二控制信号调整流经该误差消除电路系统中用以产生该负电容的一电路的至少一电流量，以消除该放大器电路系统的一偏移。
于一些实施例中，误差消除电路系统包含阻抗转换电路以及校正电路。阻抗转换电路用以提供该负电容。校正电路耦接该阻抗转换电路于一第一节点与一第二节点，并用以根据该第一控制信号与该第二控制信号调整流经阻抗转换电路的该至少一电流。
于一些实施例中，阻抗转换电路包含第一晶体管、第二晶体管与电容。该第一晶体管的一第一端耦接至该放大器电路系统的一第一输出端，且该第一晶体管的一第二端耦接至该第一节点。该第二晶体管的一第一端耦接至该放大器电路系统的一第二输出端与该第一晶体管的一控制端，该第二晶体管的一第二端耦接至该第二节点，且该第二晶体管的一控制端耦接至该第一晶体管的该第一端。电容耦接于该第一节点与该第二节点之间。
于一些实施例中，校正电路包含第三晶体管、第四晶体管、第五晶体管与第六晶体管。第三晶体管耦接至该第一节点，并用以根据一偏压信号产生一第一偏压电流。第四晶体管耦接至该第二节点，并用以根据该偏压信号产生一第二偏压电流。第五晶体管耦接至该第一节点，并用以根据该第一控制信号调整该第一偏压电流中流至该第一晶体管的一电流量。第六晶体管耦接至该第二节点，并用以根据该第二控制信号调整该第二偏压电流中流至该第二晶体管的一电流量。
于一些实施例中，校正电路包含第三晶体管、第四晶体管、第一电流源电路以及第二电流源电路。第三晶体管耦接至该第一节点，并用以根据一偏压信号产生一第一偏压电流。第四晶体管耦接至该第二节点，并用以根据该偏压信号产生一第二偏压电流。第一电流源电路耦接至该第一节点，并用以根据该第一控制信号产生一第二电流源电路第一电流，以调整导向至该第一晶体管的一第一电流量。第二电流源电路耦接至该第二节点，并用以根据该第二控制信号产生一第二电流，以调整导向至该第二晶体管的一第二电流量。
于一些实施例中，控制电路系统包含第一电阻、第二电阻、比较器电路、正反器电路以及计数器电路。第一电阻用以基于该第一输出信号产生一第一电压。第二电阻用以基于该第二输出信号产生一第二电压。比较器电路用以比较该第一电压与该第二电压，以产生一计数信号。正反器电路用以根据一时脉信号输出该计数信号。计数器电路用以根据该时脉信号自该正反器电路接收该计数信号，并根据该计数信号产生该第一控制信号与该第二控制信号。
本案另一态样用于提供一种偏移消除方法，其包含下列操作：通过一阻抗转换电路提供一负电容至一放大器电路系统；以及响应于该放大器电路系统的一第一输出信号与一第二输出信号调整流经该阻抗转换电路的至少一电流量，以消除该放大器电路系统的一偏移。
于一些实施例中，调整流经该阻抗转换电路的该至少一电流量包含：通过一第一晶体管根据一偏压信号产生一第一偏压电流；通过一第二晶体管根据该偏压信号产生一第二偏压电流；通过一第三晶体管根据一第一控制信号调整该第一偏压电流中流至该阻抗转换电路的一第一电流量；以及通过一第四晶体管用以根据一第二控制信号调整该第二偏压电流中流至该阻抗转换电路的一第二电流量。
于一些实施例中，调整流经该阻抗转换电路的该至少一电流量包含：通过一第一晶体管根据一偏压信号产生一第一偏压电流；通过一第二晶体管根据该偏压信号产生一第二偏压电流；通过一第一电流源电路根据一第一控制信号产生一第一电流，以协同该第一电压电流决定导向至该阻抗转换电路的一第一电流量；以及通过一第二电流源电路根据一第二控制信号产生一第二电流，以协同该第二偏压电流决定导向至该第二晶体管的一第二电流量。
于一些实施例中，偏移消除方法还包含：基于该第一输出信号与该第二输出信号产生一第一电压与一第二电压；比较该第一电压与该第二电压，以产生一计数信号；以及根据一时脉信号接收该计数信号，并根据该计数信号产生该第一控制信号与该第二控制信号。
综上所述，本案一些实施例提供的放大器装置与偏移消除方法可通过负电容来改善放大器装置的频宽，并通过调整流经用于产生负电容的电路上的电流来消除放大器装置的偏移。
附图说明
本案所附附图的说明如下：
图1为根据本案一些实施例所绘制的放大器装置的示意图；
图2为根据本案一些实施例所绘示图1中的放大器电路系统与误差消除电路系统的示意图；
图3为根据本案一些实施例所绘示图1中的放大器电路系统与误差消除电路系统的示意图；以及
图4为根据本案一些实施例所绘制的一种校正方法的流程图。
【符号说明】
100：放大器装置 120：放大器电路系统
140：误差消除电路系统 160：控制电路系统
VIP、VIN：输入信号 VOP、VON：输出信号
SP、SN：控制信号 SP1、SP2：补偿信号
CEQ：负电容 RS1、RS2：电阻
V1、V2：电压 162：比较器电路
164：正反器电路 166：计数器电路
CLK：时脉信号 up/dn：计数信号
M1～M8：晶体管 R1～R2：电阻
VDD、VSS：电压 VD：偏压信号
142：阻抗转换电路 144：校正电路
C1～C3：电容 N1、N2：节点
IB1、IB2：偏压电流 301、302：电流源电路
IA1、IA2：电流 400：偏移消除方法
S410、S420：操作
具体实施方式
本文所使用的所有词汇具有其通常的意涵。上述的词汇在普遍常用的字典中的定义，在本说明书的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本揭示内容的范围与意涵。同样地，本揭示内容亦不仅以于此说明书所示出的各种实施例为限。
在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本案的本意。本文中所使用的“与/或”包含一或多个相关联的项目中的任一者以及所有组合。
关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
于本文中，用语“电路系统(circuitry)”泛指包含一或多个电路(circuit)形成的单一系统。用语“电路”泛指由一或多个晶体管与/或一或多个主被动元件按一定方式连接以处理信号的物件。
参照图1，图1为根据本案一些实施例所绘制的放大器装置100的示意图。
放大器装置100包含放大器电路系统120、误差消除电路系统140以及控制电路系统160。放大器电路系统120用以放大输入信号VIP以及输入信号VIN，以产生输出信号VOP与输出信号VON。于一些实施例中，输入信号VIP与输入信号VIN为差动信号，相应地，输出信号VOP与输出信号VON亦为差动信号。
误差消除电路系统140耦接至放大器电路系统120以及控制电路系统160。于一些实施例中，误差消除电路系统140可等效地提供一负电容CEQ给放大器电路系统120，以降低来自误差消除电路系统140的额外电容或放大器电路系统120本身的寄生电容(如图2的电容C1～C2)对放大器电路系统120操作频宽的影响。如此，放大器电路系统120的频宽可进一步地被提升。
再者，误差消除电路系统140可根据控制电路系统160传送来的控制信号SP与控制信号SN以调整流经用于提供负电容CEQ的电路(如图2的阻抗转换电路142)的至少一电流量，以产生补偿信号SP1与补偿信号SP2，借此消除放大器电路系统120的偏移(offset)。于实际应用中，放大器电路系统120可能会因为内部电路元件的制程误差或不匹配等不理想因素出现偏移，而造成输出信号VOP与VON不准确。需说明的是，依据不同的偏移，补偿信号SP1与/或补偿信号SP2可以是被输入至放大器电路系统120，或是自放大器电路系统汲取而出(如图1所示)，以提供(或汲取)对应的电流量来消除偏移。为了清楚示例，本案各附图中关于补偿信号SP1～SP2的传输方向仅绘示单一方向，但本案并不以此为限。
控制电路系统160耦接至放大器电路系统120以接收输出信号VOP与输出信号VON，并耦接至误差消除电路系统140以传输控制信号SP与控制信号SN。于一些实施例中，控制电路系统160可根据输出信号VOP与输出信号VON感测放大器电路系统120的偏移，以产生控制信号SP与控制信号SN。
例如，控制电路系统160可包含电阻RS1、电阻RS2、比较器电路162、正反器电路164以及计数器电路166。电阻RS1与电阻RS2分别耦接至放大器电路系统120的输出端上，以分别接收输出信号VOP与输出信号VON。电阻RS1基于输出信号VOP提供电压V1，且电阻RS2基于输出信号VON提供电压V2。比较器电路162的多个输入端耦接至电阻R1与电阻R2，以接收电压V1与电压V2。比较器电路162用以比较电压V1与电压V2以产生计数信号up/dn至正反器电路164。正反器电路164基于时脉信号CLK输出计数信号up/dn给计数器电路166。计数器电路166根据计数信号up/dn以及时脉信号CLK进行上数/下数操作，以产生对应的控制信号SP与控制信号SN。于一些实施例中，计数器电路166可包含一或多个编码电路(未绘示，且该一或多个编码电路可在计数器电路166产生一计数值时，根据此计数值产生控制信号SP与控制信号SN。
举例而言，当进入校正模式，输入信号VIN与输入信号VIP会被设置为一相同的共模电压。于此条件下，理想上，输出信号VOP与输出信号VON上的直流电压位准(相当于电压V1与V2)应为相同。若放大器电路系统120存在有偏移，电压V1与电压V2之间会有差异。响应于此差异，比较器电路162输出对应的计数信号up/dn。
例如，当电压V1大于电压V2，比较器电路162输出具有逻辑值1的计数信号up/dn，且计数器电路166执行上数操作以更新控制信号SP与SN。或者，当电压V2大于电压V1，比较器电路162输出具有逻辑值0的计数信号up/dn，且计数器电路166执行下数操作以更新控制信号SP与SN。依据不同的控制信号SP与SN，误差消除电路系统140将提供(或汲取)对应的补偿信号SP1与SP2，以消除放大器电路系统120的偏移。上述操作为一回授控制的操作，且通过上述操作，输出信号VOP与输出信号VON上的直流电压位准(相当于电压V1与V2)可被校正为相同。
于一些实施例中，正反器电路164可为D型正反器。于一些实施例中，计数器电路166可为上/下数计数器。上述关于控制电路系统160的实施方式用于示例，且本案并不以此为限。于其他实施例中，控制电路系统160可由模拟数字转换器、数字模拟转换器与/或执行一特定演算法(例如为，但不限于，逐渐逼近演算法)的一混合信号电路实施。
以下段落将提供多个实施例，以说明放大器装置100的相关电路的实施方式，但本案并不以下实施例为限。
参照图2，图2为根据本案一些实施例所绘示图1中的放大器电路系统120与误差消除电路系统140的示意图。为易于理解，图1与图2中的类似元件将被指定为相同编号。
于一些实施例中，放大器电路系统120包含晶体管M1～M3以及电阻R1～R2。晶体管M1～M2操作为一输入对电路。晶体管M3操作为一电流源，以偏压晶体管M1～M2。
详细而言，晶体管M1的控制端用以接收输入信号VIP，且晶体管M1的第一端耦接至电阻R1的一端以产生输出信号VON。晶体管M2的控制端用以接收输入信号VIN，且晶体管M2的第一端耦接至电阻R2的一端以产生输出信号VOP。晶体管M1～M2的多个第二端耦接至晶体管M3的第一端。电阻R1的另一端与电阻R2的另一端耦接至一电压源，以接收电压VDD。晶体管M3的控制端用以接收偏压信号VD，且晶体管M3的第二端耦接至电压源，以接收电压VSS(例如为，但不限于，地电压)。于此例中，电压VDD可设定为高于电压VSS。
误差消除电路系统140包含阻抗转换电路142以及校正电路144。阻抗转换电路142耦接至晶体管M1～M2的多个第一端(相当于图1中放大器电路系统120的多个输出端)。阻抗转换电路142用以对放大器电路系统120产生负电容CEQ，以提高放大器装置100的整体频宽。
例如，阻抗转换电路142包含晶体管M3、晶体管M4以及电容C3。晶体管M3的第一端耦接至晶体管M2的第一端与晶体管M4的控制端，且晶体管M3的第二端耦接至电容C3的第一端(即节点N1)。晶体管M4的第一端耦接至晶体管M1的第一端与晶体管M3的控制端，且晶体管M4的第二端耦接至电容C3的第二端(即节点N2)。通过此设置方式，阻抗转换电路142可将电容C3转换为负电容CEQ，其可表达为下式：
Figure BDA0002375630290000071
其中，Cgs为晶体管M3(或晶体管M4)的控制端与第二端之间的寄生电容(未绘示)，且gm为晶体管M3(或晶体管M4)的转导值。此负电容CEQ可用于抵消放大器电路系统120的寄生电容(例如为电容C1与C2)，并可用于抵消误差消除电路系统140对放大器电路系统120所引入的其他寄生电容(未绘示)。如此一来，放大器电路系统120的多个输出端上所具有的电容负载量可被补偿，以提升放大器电路系统120的可应用频宽。
校正电路144耦接至阻抗转换电路142，并用以根据控制信号SP与控制信号SN调整流经阻抗转换电路142的电流，以消除放大器电路系统120的偏移。
例如，校正电路144包含多个晶体管M5～M8。晶体管M5～M6的多个第一端耦接至电压源以接收电压VDD。晶体管M5的第二端耦接至节点N1以及晶体管M7的第一端。晶体管M5的控制端耦接至图1的控制电路系统160，以接收控制信号SP。晶体管M5用以根据控制信号SP导通，以产生对应的导通阻值。晶体管M7的第二端用以接收电压VSS，且晶体管M7的控制端用以接收偏压信号VD。晶体管M7操作为一电流源，以根据偏压信号VD产生偏压电流IB1以偏压晶体管M3与晶体管M5。
通过上述方式，晶体管M3与晶体管M5共享晶体管M7所产生的偏压电流IB1。响应于控制信号M5，晶体管M5提供对应的导通阻值。导通阻值越大，偏压电流IB1中被导向(steer)至晶体管M5的电流量越小，且偏压电流IB1中导向至晶体管M3的电流量(相当于图1的补偿信号SP1)越大。反之，导通阻值越小，偏压电流IB1中被导向至晶体管M5的电流量越大，且偏压电流IB1中被导向至晶体管M3的电流量越小。据此，补偿信号SP1可等效地抵消放大器电路系统120的输出端(如为产生输出信号VOP的输出端)上的偏移。
同理，晶体管M6的第二端耦接至节点N2以及晶体管M8的第一端。晶体管M6的控制端耦接至图1的控制电路系统160，以接收控制信号SN。晶体管M6用以根据控制信号SN导通，以产生对应的导通阻值。晶体管M8的第二端用以接收电压VSS，且晶体管M8的控制端用以接收偏压信号VD。晶体管M8操作为一电流源，以根据偏压信号VD产生偏压电流IB2，以偏压晶体管M4与晶体管M6。类似于前述操作，晶体管M6可响应于控制信号SN产生不同的导通阻值，以决定偏压电流IB2中被导向(steer)至晶体管M6的电流量(相当于图1的补偿信号SP2)。据此，补偿信号SP2可等效地抵消放大器电路系统120的一输出端(如为产生输出信号VON的输出端)上的偏移。
参照图3，图3为根据本案一些实施例所绘示图1中的放大器电路系统120与误差消除电路系统140的示意图。为易于理解，图3与图1～2中的类似元件将被指定为相同编号。
相较于图2，于此实施例中，校正电路140包含电流源电路301与电流源电路302，其分别替代了图2中的晶体管M5与晶体管M6。电流源电路301与电流源电路302操作为一电流源导向式数字模拟转换器。电流源电路301耦接至节点N1，并用以根据控制信号SP产生对应的电流IA1。于此例中，电流IA1与偏压电流IB1共同决定了流经晶体管M3的电流量。例如，若电流IA1越大，导向晶体管M3的电流(相当于补偿信号SP1)就越大；反之，若电流IA1越小，导向晶体管M3的电流就越小。电流源电路302耦接至节点N2，并用以根据控制信号SN产生对应的电流IA2。同理，电流IA2与偏压电流IB2共同决定了流经晶体管M4的电流量。例如，若电流IA2越大，导向晶体管M4的电流(相当于补偿信号SP2)就越大；反之，若电流IA2越小，导向晶体管M4的电流就越小。如此一来，依据控制信号SN与/或控制信号SP，放大器电路系统120的偏移可被消除。
于一些相关技术中，若使用误差消除电路来校正放大器的偏移，误差消除电路的电路元件将引入额外的电容负载至放大器，将使得放大器的频宽大幅降低。
相较于上述相关技术，本案一些实施例中的误差消除电路系统140可提供一负电容CEQ来改善放大器电路系统120的频宽。如此，放大器装置100的增益-频宽乘积可更为提升。再者，误差消除电路系统140可调整流经产生此负电容CEQ的电路部分(即阻抗转换电路142)来消除放大器电路系统120的偏移。如此一来，可以达到更高的系统整合度。
以上各附图的实施例用于示例，且本案并不以上述各实施例的电路设置方式、晶体管型式(例如为：N型/P型)与/或晶体管种类(例如为：场效晶体管、双极性接面晶体管等等)为限。各种可完成相同操作的电路设置方式皆为本案所涵盖的范围。
参照图4，图4为根据本案一些实施例所绘制的一种偏移消除方法400的流程图。
于操作S410，提供负电容给放大器电路系统。
于操作S420，响应于放大器电路系统的输出信号，调整流经产生负电容的至少一电路的电流量，以消除放大器电路系统的偏移。
上述各操作的说明可参照前述图1～3的各实施例，故不重复赘述。上述偏移消除方法400的多个操作仅为示例，并非限于上述示例的顺序执行。在不违背本揭示内容的各实施例的操作方式与范围下，在偏移消除方法400下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
综上所述，本案一些实施例提供的放大器装置与偏移消除方法可通过负电容来改善放大器装置的频宽，并通过调整流经用于产生负电容的电路上的电流来消除放大器装置的偏移。
虽然本案已以实施方式揭露如上，然其并非限定本案，任何熟习此技艺者，在不脱离本案的精神和范围内，当可作各种更动与润饰，因此本案的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种放大器装置，其特征在于，包含：
一放大器电路系统，用以放大一第一输入信号与一第二输入信号，以产生一第一输出信号与一第二输出信号；
一控制电路系统，用以根据该第一输出信号与该第二输出信号产生一第一控制信号与一第二控制信号；以及
一误差消除电路系统，用以提供一负电容至该放大器电路系统，并根据该第一控制信号与该第二控制信号调整流经该误差消除电路系统中用以产生该负电容的一电路的至少一电流量，以消除该放大器电路系统的一偏移。
2.根据权利要求1所述的放大器装置，其特征在于，该误差消除电路系统包含：
一阻抗转换电路，用以提供该负电容；以及
一校正电路，耦接该阻抗转换电路于一第一节点与一第二节点，并用以根据该第一控制信号与该第二控制信号调整流经阻抗转换电路的该至少一电流。
3.根据权利要求2所述的放大器装置，其特征在于，该阻抗转换电路包含：
一第一晶体管，其中该第一晶体管的一第一端耦接至该放大器电路系统的一第一输出端，且该第一晶体管的一第二端耦接至该第一节点；
一第二晶体管，其中该第二晶体管的一第一端耦接至该放大器电路系统的一第二输出端与该第一晶体管的一控制端，该第二晶体管的一第二端耦接至该第二节点，且该第二晶体管的一控制端耦接至该第一晶体管的该第一端；以及
一电容，耦接于该第一节点与该第二节点之间。
4.根据权利要求2所述的放大器装置，其特征在于，该校正电路包含：
一第三晶体管，耦接至该第一节点，并用以根据一偏压信号产生一第一偏压电流；
一第四晶体管，耦接至该第二节点，并用以根据该偏压信号产生一第二偏压电流；
一第五晶体管，耦接至该第一节点，并用以根据该第一控制信号调整该第一偏压电流中流至该第一晶体管的一电流量；以及
一第六晶体管，耦接至该第二节点，并用以根据该第二控制信号调整该第二偏压电流中流至该第二晶体管的一电流量。
5.根据权利要求2所述的放大器装置，其特征在于，该校正电路包含：
一第三晶体管，耦接至该第一节点，并用以根据一偏压信号产生一第一偏压电流；
一第四晶体管，耦接至该第二节点，并用以根据该偏压信号产生一第二偏压电流；
一第一电流源电路，耦接至该第一节点，并用以根据该第一控制信号产生一第一电流，以调整导向至该第一晶体管的一第一电流量；以及
一第二电流源电路，耦接至该第二节点，并用以根据该第二控制信号产生一第二电流，以调整导向至该第二晶体管的一第二电流量。
6.根据权利要求1所述的放大器装置，其特征在于，该控制电路系统包含：
一第一电阻，用以基于该第一输出信号产生一第一电压；
一第二电阻，用以基于该第二输出信号产生一第二电压；
一比较器电路，用以比较该第一电压与该第二电压，以产生一计数信号；
一正反器电路，用以根据一时脉信号输出该计数信号；以及
一计数器电路，用以根据该时脉信号自该正反器电路接收该计数信号，并根据该计数信号产生该第一控制信号与该第二控制信号。
7.一种偏移消除方法，其特征在于，包含：
通过一阻抗转换电路提供一负电容至一放大器电路系统；以及
响应于该放大器电路系统的一第一输出信号与一第二输出信号调整流经该阻抗转换电路的至少一电流量，以消除该放大器电路系统的一偏移。
8.根据权利要求7所述的偏移消除方法，其特征在于，调整流经该阻抗转换电路的该至少一电流量包含：
通过一第一晶体管根据一偏压信号产生一第一偏压电流；
通过一第二晶体管根据该偏压信号产生一第二偏压电流；
通过一第三晶体管根据一第一控制信号调整该第一偏压电流中流至该阻抗转换电路的一第一电流量；以及
通过一第四晶体管用以根据一第二控制信号调整该第二偏压电流中流至该阻抗转换电路的一第二电流量。
9.根据权利要求7所述的偏移消除方法，其特征在于，调整流经该阻抗转换电路的该至少一电流量包含：
通过一第一晶体管根据一偏压信号产生一第一偏压电流；
通过一第二晶体管根据该偏压信号产生一第二偏压电流；
通过一第一电流源电路根据一第一控制信号产生一第一电流，以协同该第一电压电流决定导向至该阻抗转换电路的一第一电流量；以及
通过一第二电流源电路根据一第二控制信号产生一第二电流，以协同该第二偏压电流决定导向至该第二晶体管的一第二电流量。
10.根据权利要求8或9所述的偏移消除方法，其特征在于，还包含：
基于该第一输出信号与该第二输出信号产生一第一电压与一第二电压；
比较该第一电压与该第二电压，以产生一计数信号；以及
根据一时脉信号接收该计数信号，并根据该计数信号产生该第一控制信号与该第二控制信号。
CN202010064759.1A 2019-09-19 2020-01-20 放大器装置与偏移消除方法 Active CN112532192B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/575,408 US11101781B2 (en) 2019-09-19 2019-09-19 Amplifier device and offset cancellation method
US16/575,408 2019-09-19

Publications (2)

Publication Number Publication Date
CN112532192A true CN112532192A (zh) 2021-03-19
CN112532192B CN112532192B (zh) 2023-10-13

Family

ID=74882309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010064759.1A Active CN112532192B (zh) 2019-09-19 2020-01-20 放大器装置与偏移消除方法

Country Status (3)

Country Link
US (1) US11101781B2 (zh)
CN (1) CN112532192B (zh)
TW (1) TWI759663B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013440A1 (en) * 2005-07-12 2007-01-18 Agere Systems Inc. Analog amplifier having dc offset cancellation circuit and method of offset cancellation for analog amplifiers
US20140036982A1 (en) * 2012-08-06 2014-02-06 Broadcom Corporation High Bandwidth Equalizer and Limiting Amplifier
CN104426490A (zh) * 2013-08-30 2015-03-18 核芯科技股份有限公司 放大器电路及放大信号的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7609111B2 (en) * 2006-12-05 2009-10-27 Intersil Americas Inc. Negative capacitance synthesis
US9184957B2 (en) * 2012-12-27 2015-11-10 Intel Corporation High speed receivers circuits and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070013440A1 (en) * 2005-07-12 2007-01-18 Agere Systems Inc. Analog amplifier having dc offset cancellation circuit and method of offset cancellation for analog amplifiers
US20140036982A1 (en) * 2012-08-06 2014-02-06 Broadcom Corporation High Bandwidth Equalizer and Limiting Amplifier
CN104426490A (zh) * 2013-08-30 2015-03-18 核芯科技股份有限公司 放大器电路及放大信号的方法

Also Published As

Publication number Publication date
TW202114348A (zh) 2021-04-01
US11101781B2 (en) 2021-08-24
TWI759663B (zh) 2022-04-01
CN112532192B (zh) 2023-10-13
US20210091736A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US9203351B2 (en) Offset cancellation with minimum noise impact and gain-bandwidth degradation
US7750737B2 (en) Common mode stabilization in a fully differential amplifier
US8390378B2 (en) Method and apparatus for broadband input matching with noise and non-linearity cancellation in power amplifiers
US6518906B2 (en) Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage
US7999612B2 (en) Operational amplifier having DC offset cancellation capability
KR20200013245A (ko) 차동 입력 수신기를 구현하기 위한 회로 및 차동 입력 수신기를 구현하는 방법
US7944287B2 (en) Low-noise, wide offset range, programmable input offset amplifier front end and method
US20100289583A1 (en) Variable gain rf amplifier
US7777655B2 (en) Wideband switched current source
US10742175B2 (en) Amplifier circuit, reception circuit, and semiconductor integrated circuit
US11290094B2 (en) High-linearity input buffer
US20100283535A1 (en) System and Method for a Reference Generator
KR20030040185A (ko) 가변이득 증폭기 및 필터회로
CN111355492B (zh) 比较器及模拟数字转换电路
CN112532192B (zh) 放大器装置与偏移消除方法
US20070171112A1 (en) Robust reference generation circuit for D/A converter
US7688145B2 (en) Variable gain amplifying device
CN107786185B (zh) 相位内插器
CN109891751B (zh) 电流源噪声抵消
US11990879B2 (en) Fully-differential amplifier with input common-mode voltage control
US10998864B1 (en) Non-linearity correction
CN115664350A (zh) 一种用于高精度高速流水线adc的高增益高带宽运算放大器
US20070164888A1 (en) Robust reference generation circuit for A/D converter
CN110460338B (zh) 一种采样保持电路
CN112346505A (zh) 增益调变电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant