CN112530852A - 用于自组装半导体发光二极管的基板卡盘 - Google Patents

用于自组装半导体发光二极管的基板卡盘 Download PDF

Info

Publication number
CN112530852A
CN112530852A CN202010207757.3A CN202010207757A CN112530852A CN 112530852 A CN112530852 A CN 112530852A CN 202010207757 A CN202010207757 A CN 202010207757A CN 112530852 A CN112530852 A CN 112530852A
Authority
CN
China
Prior art keywords
substrate
frame
assembly
light emitting
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010207757.3A
Other languages
English (en)
Other versions
CN112530852B (zh
Inventor
杨仁范
鲁正勋
郑任悳
崔凤云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190115574A external-priority patent/KR102323256B1/ko
Priority claimed from KR1020190120057A external-priority patent/KR102387811B1/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN112530852A publication Critical patent/CN112530852A/zh
Application granted granted Critical
Publication of CN112530852B publication Critical patent/CN112530852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67709—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using magnetic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H01L2224/75735—Magnetic holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H01L2224/75823—Pivoting mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95148—Aligning the plurality of semiconductor or solid-state bodies involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本公开提供了一种用于将分散在流体中的半导体发光二极管放置在基板的预定位置处的基板卡盘。该基板卡盘可包括：基板支撑部，用于支撑具有组装电极的基板；竖直移动部，其降低基板，使得在基板被支撑的状态下基板的一个表面与流体接触；电极连接部，用于将电力施加到所述组装电极以生成电场，使得在半导体发光二极管通过磁体的位置改变而移动的过程中半导体发光二极管被放置在基板的预定位置处；和转动部，用于围绕转动轴转动基板支撑部，使得基板朝向向上方向或向下方向，其中，转动轴可与基板支撑部的中心间隔开预定距离。

Description

用于自组装半导体发光二极管的基板卡盘
技术领域
本公开涉及一种用于制造显示装置的方法，并且更具体地说，涉及一种用于自组装microLED的基板卡盘。
背景技术
近年来，在显示技术领域中，液晶显示器(LCD)、有机发光二极管(OLED)显示器、microLED显示器等已加入竞争，以实现大面积显示器。
同时，当在显示器中使用时，直径或横截面积小于100微米的半导体发光二极管(microLED(μLED))可以提供非常高的效率，这是由于显示器不需要偏振器来吸收光。然而，大型显示器需要数百万个半导体发光二极管，这使得与其它技术相比，其难以将装置转移。
目前，正在开发的用于转移过程的一些技术包括拾取和放置、激光剥离(LLO)和自组装。在这些技术中，自组装方法是一种允许半导体发光二极管在流体中自己找到它们的位置的方法，这在实现大屏幕显示装置中是最有利的。
最近，登记号为No.9,825,202的美国专利公开了一种适于自组装的microLED结构，但是对通过microLED的自组装来制造显示器的技术未进行足够的研究。鉴于此，本公开提出了一种新的用于自组装microLED的制造装置。
发明内容
本公开的一个方面是提供一种在使用微尺寸的半导体发光二极管的大屏幕显示器中提供高可靠性的新的制造过程。
本公开的另一方面是提供一种基板卡盘，该基板卡盘在半导体发光二极管被自组装到临时基板或布线基板时能够去除在基板与流体之间形成的气泡。
本公开的又一方面是提供一种基板卡盘，该基板卡盘能够在基板被自组装之后将基板与流体分离时防止先前组装的半导体发光二极管与基板分离。
本公开的又一方面是提供一种基板卡盘，该基板卡盘能够防止基板由于在自组装期间施加到基板的浮力而被破坏。
为了实现上述目的，本公开提供了一种用于将分散在流体中的半导体发光二极管放置在基板的预定位置处的基板卡盘。该基板卡盘可包括：基板支撑部，用于支撑具有组装电极的基板；竖直移动部，其降低基板以使得在基板被支撑的状态下基板的一个表面与流体接触；电极连接部，用于将电力施加到组装电极以生成电场，使得在半导体发光二极管通过磁体的位置改变而移动的过程中半导体发光二极管被放置在基板的预定位置处；和转动部，用于围绕转动轴转动基板支撑部，使得基板朝向向上方向或向下方向，其中，转动轴可以与基板支撑部的中心间隔开预定距离。
在一个实施例中，转动轴可以位于基板支撑部的端部部分处。
在一个实施例中，基板支撑部可包括用于沿着两个方向来固定基板的第一框架和第二框架以及具有用于固定第一框架和第二框架的侧壁部的固定部，其中，转动轴可以被设置在固定部的侧壁部的一个端部处。
在一个实施例中，包括设置在固定部处并且竖直地移动第二框架的框架移动部，其中，框架移动部可以竖直地移动第一框架和第二框架中的至少一个，以使得第一框架和第二框架在基板被装载的状态下挤压基板。
在一个实施例中，用于引导基板的对准位置的突出物可以形成在第一框架和第二框架中的至少一个处。
在一个实施例中，第一框架和第二框架中的每一个可包括与基板接触的底部部分以及设置在该底部部分的中心并将基板的一个表面暴露到外部的孔。
在一个实施例中，设置在第二框架处的底部部分可以被形成为在第一框架和第二框架挤压基板的状态下与基板的两个表面中的一个表面的整个边缘接触。
在一个实施例中，还可包括设置在被提供于第一框架处的底部部分中的密封部，其中，密封部可以被形成为在第一框架和第二框架挤压基板的状态下与基板的两个表面中的另一个表面的整个边缘接触。
在一个实施例中，本公开还可包括辅助夹具，其用于在第二框架挤压基板的状态下固定第二框架和基板中的至少一个。
在一个实施例中，还可包括设置在固定部处并测量距测量目标物体的距离的位移传感器和设置在固定部的侧壁部处并相对于基板水平地移动位移传感器的传感器转移部。
利用根据本公开的上述构造，可以在各个像素都由microLED构成的显示装置上一次组装大量半导体发光二极管。
因此，根据本公开，大量半导体发光二极管可以在小尺寸晶片上像素化，并且随后被转移到大面积基板上。这实现了以低成本来制造大面积显示装置。
此外，根据本发明，通过使用磁场和电场将半导体发光二极管转移到溶液中的正确位置，可以实现半导体发光二极管的低成本、高效率和快速的转移，而不管部件的尺寸或数量以及转移面积如何。
此外，通过电场的半导体发光二极管的组装允许通过选择性电施加来进行选择性组装，而不需要任何额外的设备或过程。此外，由于将组装基板被放置在腔室的顶部上，因此可以容易地装载或卸载基板，并且可以防止半导体发光二极管的非特异性结合。
当基板与流体接触时，基板与流体斜着接触，并且因此本公开允许气泡被推出基板的边缘并被去除。因此，本公开防止自组装产量由于气泡而降低。
此外，在自组装完成之后，基板与流体斜着分离，并且因此本公开使作用在基板与流体之间的表面能量最小化。因此，本公开防止了先前组装的半导体发光二极管与基板分离。
此外，在自组装期间基板的整个边缘被牢固地固定，因此本公开防止基板由于作用在基板上的浮力而破坏。
附图说明
图1是示出根据本公开的使用半导体发光二极管的显示装置的一个实施例的概念图。
图2是图1的显示装置中的部分A的局部放大视图。
图3是图2的半导体发光二极管的放大视图。
图4是示出图2的半导体发光二极管的另一实施例的放大视图。
图5A至图5E是用于说明用于制造上述半导体发光二极管的新过程的概念图。
图6是示出根据本公开的用于自组装半导体发光二极管的装置的示例的概念图。
图7是图6的自组装装置的框图。
图8A至图8E是示出使用图6的自组装装置的用来自组装半导体发光二极管的过程的概念图。
图9是用于说明图8A至图8E的半导体发光二极管的概念图。
图10是示出根据本公开的用于自组装的方法的流程图。
图11是示出基板卡盘的第一状态的概念图。
图12是示出基板卡盘的第二状态的概念图。
图13是设置在基板卡盘处的第一框架的平面图。
图14是示出组装基板被装载在基板卡盘处的状态的概念图。
图15是根据本公开的一个实施例的磁场形成部的透视图。
图16是根据本公开的一个实施例的磁场形成部的一个侧视图。
图17是根据本公开的一个实施例的磁场形成部的下侧视图。
图18是示出根据本公开的设置在磁场形成部处的磁体的轨迹的概念图。
图19是示出半导体发光二极管被供应的状态的概念图。
图20是根据本公开的一个实施例的组装腔室的平面图。
图21是沿图20的线A-A′截取的剖视图。
图22和图23是示出根据本公开的一个实施例的设置在组装腔室处的门的移动的概念视图。
图24是示出在自组装期间产生的基板的翘曲现象的概念图。
图25是示出用于修正基板的翘曲现象的方法的概念图。
图26至图29是根据本公开的实施例的基板卡盘的透视图。
图30是示出根据本公开的实施例的第二框架和框架转移部的透视图。
图31是示出根据本公开的实施例的第二框架和框架转移部的一个侧视图。
具体实施方式
现在将参考附图详细给出根据本文所公开的示例性实施例的描述。为了参考附图简要描述起见，相同或等同组件可以提供有相同或类似的附图标记，并且将不再重复其描述。通常，诸如“模块”和“单元”这样的后缀可以用于指元件或组件。本文使用这样的后缀仅仅旨在便于说明书的描述，而后缀本身并不旨在给出任何特殊含义或功能。在本公开中，为了简洁起见，通常省略相关领域普通技术人员公知的内容。使用附图有助于容易理解各种技术特征，并且应该理解的是本文所呈现的实施例不受附图的限制。
此外，将理解的是，当元件(诸如层、区域或基板)被描述为“设置”在另一元件上时，该元件可直接设置在另一元件上或者没有居间元件存在)。
本文所描述的移动终端可包括蜂窝电话、智能电话、膝上型计算机、数字广播终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、导航装置、便携式个人计算机、平板PC、超极本、数字TV、数字标牌、头戴显示器(HMD)、台式计算机等。然而，本领域技术人员可以容易地理解的是，根据本说明书的示例性实施例的构造也可以应用于能够显示信息的任何装置，即使这种装置是待开发的新型产品。
图1是示出根据本公开的使用半导体发光二极管的显示装置的一个实施例的概念图。图2是图1的显示装置中的部分A的局部放大视图。图3是图2的半导体发光二极管的放大视图。图4是示出图2的半导体发光二极管的另一实施例的放大视图。
根据该图示，由显示装置100的控制器处理的信息可以由显示模块140输出。围绕显示模块的边缘延伸的闭环形状的壳体101可以形成显示装置的边框。
显示模块140具有显示图像的面板141，并且面板141可具有微尺寸的半导体发光二极管150和安装有半导体发光二极管150的布线基板110。
布线基板110可以形成有布线线路，该布线线路可以连接到半导体发光二极管150的n型电极152和p型电极156。这样，半导体发光二极管150可以作为自己独立发光的各个像素而设置在布线基板110上。
显示在面板141上的图像是视觉信息，通过经由布线线路独立地控制以矩阵布置的单位像素(子像素)的发光来渲染该视觉信息。
本公开以microLED(发光二极管)为例来说明将电流转换成光的半导体发光二极管150。microLED可以是尺寸小(小于100微米)的发光二极管。半导体发光二极管150具有红色、绿色和蓝色的发光区域，并且单位像素可以通过这些颜色的组合来产生光。即，单位像素是用于产生一个颜色的最小单位。每个单位像素可含有至少三个microLED。
更具体地说，参考图3，半导体发光二极管150可具有竖直结构。
例如，半导体发光二极管150可以实现为主要由氮化镓(GaN)组成、其中添加了一些铟(In)和/或铝(Al)的高功率发光二极管，并且发出各种颜色的光。
这种竖直型半导体发光二极管包括p型电极156、形成在p型电极156上的p型半导体层155、形成在p型半导体层155上的有源层154、形成在有源层154上的n型半导体层153、以及形成在n型半导体层153上的n型电极152。在这种情况下，底部处的p型电极156可以电连接到布线基板的p型电极，并且顶部处的n型电极152可以电连接到半导体发光二极管上方的n型电极。竖直型半导体发光二极管150的最大优点之一在于，通过竖直对准的电极可以减小芯片尺寸。
在另一示例中，参考图4，半导体发光二极管可以是倒装芯片型发光二极管。
作为这种倒装芯片型发光二极管的示例，半导体发光二极管150'包括p型电极156'、形成在p型电极156'上的p型半导体层155'、形成在p型半导体层155'上的有源层154'、形成在有源层154'上的n型半导体层153'、以及在n型半导体层153'上与p型电极156'竖直地分离的n型电极152'。在这种情况下，p型电极156'和n型电极152'两者均可在半导体发光二极管下方电连接到布线基板的p型电极和n型电极。
竖直型半导体发光二极管和水平型半导体发光二极管各自可以被用作绿色半导体发光二极管、蓝色半导体发光二极管或红色半导体发光二极管。绿色半导体发光二极管和蓝色半导体发光二极管可以实现为主要由氮化镓(GaN)组成、其中添加了一些铟(In)和/或铝(Al)的高功率发光二极管，并且分别发出绿色光和蓝色光。作为这种高功率发光二极管的示例，半导体发光二极管可以由氮化镓薄膜构成，该氮化镓薄膜由n-GaN、p-GaN、AlGaN、InGaN等的各种层形成。更具体地说，p型半导体层可以是P型GaN，且n型半导体层可以是N型GaN。
此外，p型半导体层可以是在p型电极上掺杂有Mg的P型GaN，且n型半导体层可以是在n型电极上掺杂有Si的N型GaN。在这种情况下，上述半导体发光二极管可以不具有有源层。
同时，参考图1至图4，由于发光二极管的尺寸非常小，因此自发射的高清晰度单位像素可以布置在显示面板上，并且因此显示装置可以递送高质量画面。
在根据本公开的使用半导体发光二极管的上述显示装置中，半导体发光二极管生长在晶片上、通过台面和隔离件形成，并且用作各个像素。在这种情况下，应该将微尺寸的半导体发光二极管150转移到晶片上，置于显示面板的基板上的预设位置处。可用的转移技术之一是拾取和放置，但是其成功率低并且需要大量时间。在另一示例中，可通过使用印模(stamp)或辊(roll)来一次转移若干二极管，然而，由于有限的产量，其不适于大屏幕显示器。本公开提出了一种用于制造显示装置的新方法和装置，其能够解决这些问题。
为此，下面将首先描述用于制造显示装置的新方法。图5A至图5E是用于说明制造上述半导体发光二极管的新过程的概念图。
在本说明书中，将说明使用无源矩阵(PM)半导体发光二极管的显示装置。应该注意的是，下面给出的说明也适用于有源矩阵(AM)半导体发光二极管。此外，虽然将给出水平型半导体发光二极管如何自组装的说明，但是其也可以应用于竖直型半导体发光二极管的自组装。
首先，根据该制造方法，在生长基板159上生长第一导电半导体层153、有源层154和第二导电半导体层155(图5A)。
一旦生长了第一导电半导体层153，就在第一导电半导体层153上生长有源层154，随后在有源层154上生长第二导电半导体层155。通过依次生长第一导电半导体层153、有源层154和第二导电半导体层155，第一导电半导体层153、有源层154和第二导电半导体层155形成如图5A所示的堆叠结构。
在这种情况下，第一导电半导体层153可以是p型半导体层，第二导电半导体层155可以是n型半导体层。然而，本公开不必限于此，并且第一种导电类型可以是n型，并且第二种导电类型可以是p型。
此外，尽管通过假设存在有源层来说明本示例性实施例，但是如上所述，如有必要可以省略有源层。在示例中，在n型电极上，p型半导体层可以是掺杂有Mg的P型GaN，n型半导体层可以是掺杂有Si的N型GaN。
生长基板159(晶片)可以由透光材料(例如，蓝宝石(Al2O3)、GaN、ZnO和AlO中的至少一种)形成，但不限于此。此外，生长基板159可以由适于生长半导体材料或载体晶片的材料制成。生长基板159可以由高导热材料形成，并且可以是导电基板或绝缘基板，例如，具有比蓝宝石(Al2O3)基板更高的导热率的SiC、Si、GaAs、GaP、InP和Ga2O3基板中的至少一种。
接着，通过去除第一导电半导体层153、有源层154和第二导电半导体层155的至少一部分来形成多个半导体发光二极管(图5B)。
更具体地说，执行隔离以使发光二极管形成发光二极管阵列。即，通过竖直刻蚀第一导电半导体层153、有源层154和第二导电半导体层155来形成多个半导体发光二极管。
在水平型半导体发光二极管的情况下，可以执行台面工艺，该台面工艺通过竖直地去除有源层154和第二导电层155的一部分而将第一导电半导体层153暴露于外部，随后可以执行隔离，该隔离通过刻蚀第一导电半导体层153而形成半导体发光二极管的阵列。
接着，在第二导电半导体层155的一个表面上形成第二导电电极156(或p型电极)(图5C)。第二导电电极156可以通过诸如溅射的沉积方法形成，但是本公开不必限于此。在第一导电半导体层和第二导电半导体层分别是n型半导体层和p型半导体层的情况下，第二导电电极156可以用作n型电极。
接着，去除生长基板159，从而留下多个半导体发光二极管。例如，可以使用激光剥离(LLO)或化学剥离(CLO)来去除生长基板159(图5D)。
随后，在填充有流体的腔室内进行将半导体发光二极管150安装在基板上的步骤(图5E)。
例如，半导体发光二极管150和基板被放入到填充有流体的腔室中，并且利用流动性、重力、表面张力等将半导体发光二极管自组装到基板161上。在这种情况下，基板可以是组装基板161。
在另一示例中，可以将布线基板而不是组装基板161放入到组装腔室中，并且可以将半导体发光二极管150直接安装到布线基板上。在这种情况下，基板可以是布线基板。为了便于说明，本公开以将半导体发光二极管150安装到组装基板161上为示例进行说明。
为了便于将半导体发光二极管150安装到组装基板161上，可以在组装基板161上设置半导体发光二极管150被装配在其中的单元(未示出)。具体地说，在组装基板161上在半导体发光二极管150与布线电极对准的位置处形成安装有半导体发光二极管150的单元。当半导体发光二极管150在流体内移动时，半导体发光二极管150被组装到单元。
在将半导体发光二极管排列在组装基板161上之后，可将半导体发光二极管从组装基板161转移到布线基板，从而能够在大面积上进行大面积转移。因此，组装基板161可被称为临时基板。
同时，上述自组装方法需要更高的转移产量(transfer yield)，使得其可以应用于大屏幕显示器的制造。本公开提出了一种使重力或摩擦的效果最小化并且避免非特异性结合的方法和装置，以增加转移产量。
在这种情况下，在根据本公开的显示装置中，磁性材料被放置在半导体发光二极管上，使得半导体发光二极管通过磁力移动，并且半导体发光二极管在被移动的过程中通过电场安装在预设位置处。下面将参考附图更详细地描述该转移方法和装置。
图6是示出根据本公开的用于自组装半导体发光二极管的装置的示例的概念图。图7是图6的自组装装置的框图。图8A至图8D是示出使用图6的自组装装置的自组装半导体发光二极管的过程的概念图。图9是用于说明图8A至图8D的半导体发光二极管的概念图。
参考图6和图7，本公开的自组装装置160可包括组装腔室162、磁体163和位置控制器164。
组装腔室162配备有用于多个半导体发光二极管的空间。该空间可填充有流体，并且该流体可以是组装溶液，其包括水等。因此，组装腔室162可以是水箱并且被构造为开放型。然而，本公开不限于此，并且组装腔室162可以是具有封闭空间的封闭型腔室。
基板161可以放置在组装腔室162中，使得组装了半导体发光二极管150的组装表面朝下。例如，通过馈送单元将基板161馈送到组装位置，并且该馈送单元可具有台165，在该台165处安装基板。可通过控制器调整台165的位置，由此可将基板161馈送到组装位置。
在这种情况下，基板161在组装位置处的组装表面面向组装腔室162的底部。如图中所示，基板161的组装表面以被组装腔室162中的流体浸泡的方式来放置。由此，流体中的半导体发光二极管150移动到组装表面。
基板161是在该处可形成电场的组装基板，并且可包括基底部分161a、介电层161b和多个电极161c。
基底部分161a由绝缘材料制成，并且电极161c可以是在基底部分161a的一个表面上图案化的薄膜或厚膜双平面电极。电极161c可以由Ti/Cu/Ti、Ag膏、ITO等的堆叠形成。
介电层161b可由诸如SiO2、SiNx、SiON、Al2O3、TiO2、HfO2等的无机材料制成。或者，介电层161b可以是有机绝缘体并且由单个层或多个层构成。介电层161b的厚度范围可以从几十nm到几μm。
此外，根据本公开的基板161包括由分隔壁161e分开的多个单元161d。单元161d可以沿一个方向依次布置并且由聚合物材料制成。此外，可以与相邻的单元161d共享用于形成单元161d的分隔壁161e。分隔壁161e可以从基底部分161a突出，并且单元161d可以沿着分隔壁161e沿一个方向依次布置。更具体地说，单元161d可以沿列和行的方向依次布置，并且具有矩阵结构。
如图所示，单元161d可具有用于容纳半导体发光二极管150的凹部，并且凹部可以是由分隔壁161e所限定的空间。凹部可具有与半导体发光二极管的形状相同或类似的形状。例如，如果半导体发光二极管是矩形的，则凹部也可以是矩形的。此外，尽管未示出，但是如果半导体发光二极管是圆形的，则形成在单元中的凹部可以是圆形的。此外，每个单元被构造为容纳一个半导体发光二极管。即，一个单元容纳一个半导体发光二极管。
同时，多个电极161c具有放置在单元161d的底部处的多条电极线路，并且电极线路可被构造为延伸到相邻的单元。
电极161c放置在单元161d的下侧，并且可以施加不同的极性以在单元161d内建立电场。为了形成电场，介电层161b可以形成单元161d的底部，同时覆盖电极161c。利用该结构，当向每个单元161d的下侧上的一对电极161c施加不同的极性时，形成电场并且半导体发光二极管可以通过该电场插入到单元161d中。
基板161的电极在组装位置处电连接到电源171。电源171通过将电力施加到电极来执行产生电场的功能。
如图中所示，自组装装置可具有用于将磁力施加到半导体发光二极管的磁体163。磁体163放置在距组装腔室162一定距离处，并且将磁力施加到半导体发光二极管150。磁体163可被放置为面向基板161的组装表面的相对侧，并且磁体163的位置由连接到磁体163的位置控制器164来控制。
半导体发光二极管1050可具有磁性材料，使得它们通过磁场在流体内移动。
参考图9，具有磁性材料的半导体发光二极管可包括第一导电电极1052、第二导电电极1056、在该处放置第一导电电极1052的第一导电半导体层1053、与第一导电半导体层1053叠置并且放置了第二导电电极1056的第二导电半导体层1055、以及放置在第一导电半导体层1053与第二导电半导体层1055之间的有源层1054。
在此，第一导电类型可以指p型，第二导电类型可以指n型，反之亦然。如前所述，半导体发光二极管可以形成为不具有有源层。
同时，在本公开中，可以在通过半导体发光二极管的自组装将半导体发光二极管组装到布线基板上之后形成第一导电电极1052。此外，在本公开中，第二导电电极1056可包括磁性材料。磁性材料可以指磁性金属。磁性材料可以是Ni、SmCo等。在另一示例中，磁性材料可包括Gd基、La基和Mn基材料中的至少一种。
磁性材料可以以颗粒的形式设置在第二导电电极1056上。或者，包括磁性材料的导电电极的一层可以由磁性材料构成。其示例是半导体发光二极管1050的第二导电电极1056，其包括第一层1056a和第二层1056b，如图9所示。在此，第一层1056a可包括磁性材料，第二层1056b可包括不同于磁性材料的金属材料。
如图中所示，在本示例中，包括磁性材料的第一层1056a可被放置为与第二导电半导体层1055接触。在这种情况下，第一层1056a被放置在第二层1056b与第二导电半导体层1055之间。第二层1056b可以是连接到布线基板上的布线电极的接触金属。然而，本公开不必限于此，并且磁性材料可以放置在第一导电半导体层的一个表面上。
再次参考图6和图7，更具体地说，在自组装装置的组装腔室的顶部上，可以设置能够自动或手动地在x、y和z轴上移动磁体163的磁体操纵器或能够转动磁体163的马达。磁体操纵器和马达可以构成位置控制器164。这样，磁体163可以沿水平、顺时针或逆时针方向转动到基板161。
同时，组装腔室162可以形成有透光底板166，并且半导体发光二极管可以放置在底板166与基板161之间。图像传感器167可以与底板166相对放置，以便通过底板166监测组装腔室162的内部。图像传感器167可以由控制器172控制，并且可具有倒置型透镜、CCD等，以便观察基板161的组装表面。
上述自组装装置被构造为组合地使用磁场和电场。由此，在借助于磁体的位置变化而移动的过程中，通过电场将半导体发光二极管安装在基板上的预设位置处。下面，将更详细地描述使用上述自组装装置的组装过程。
首先，可以通过参考图5A至图5C说明的过程形成具有磁性材料的多个半导体发光二极管1050。在这种情况下，在形成图5C的第二导电电极的过程中，磁性材料可以沉积到半导体发光二极管上。
接着，将基板161馈送到组装位置，并将半导体发光二极管1050放入到组装腔室162中(图8A)。
如上所述，基板161上的组装位置可以是以组装了半导体发光二极管150的组装表面朝下的方式将基板161放置在组装腔室162中的位置。
在这种情况下，半导体发光二极管1050中的一些可以下沉到组装腔室162的底部，并且它们中的一些可以漂浮在流体中。如果组装腔室162具有透光底板166，则半导体发光二极管1050中的一些可以下沉到底板166。
接着，将磁力施加到半导体发光二极管1050，使得组装腔室162中的半导体发光二极管1050到达该表面(图8B)。
当自组装装置的磁体163从它们的原始位置移动到基板161的组装表面的相对侧时，半导体发光二极管1050在流体中朝向基板161浮动。原始位置可以指磁体163在组装腔室162外部的位置。在另一示例中，磁体163可由电磁体组成。在这种情况下，通过向电磁体供电来产生初始磁力。
同时，在该实施例中，可以通过调整磁力的强度来控制基板161的组装表面和半导体发光二极管1050之间的间隔。例如，通过使用半导体发光二极管1050的重量、浮力和磁力来控制间隔。该间隔可以距基板161的最外部分几毫米到几十微米。
接着，将磁力施加到半导体发光二极管1050，使得半导体发光二极管1050在组装腔室162内沿一个方向移动。例如，磁体163可以沿水平、顺时针或逆时针方向移动到基板161(图8C)。在这种情况下，半导体发光二极管1050通过磁力水平移动到基板161，与基板161间隔开。
接着，通过施加电场将半导体发光二极管1050引导到基板161上的预设位置，使得半导体发光二极管1050在被移动的过程中安装在预设位置处(图8C)。例如，半导体发光二极管1050在水平移动到基板161的同时通过电场竖直地移动到基板161并安装在基板161上的预设位置。
更具体地说，通过向基板161上的双平面电极供电而产生电场，并且半导体发光二极管1050被引导到预设位置并且仅在那里通过电场进行组装。即，半导体发光二极管1050通过选择性产生的电场在基板161上的组装位置处自组装。为此，基板161可以形成有单元，半导体发光二极管1050装配到这些单元中。
然后，执行基板161的卸载，从而完成组装过程。在基板161是组装基板的情况下，如前所述，可以将半导体发光二极管的阵列转移到布线基板上，以执行用于实现显示装置的后续工艺。
同时，在将半导体发光二极管1050引导到预设位置之后，磁体163可沿它们变得更远离基板161的方向移动，以使在组装腔室162中剩余的半导体发光二极管1050落到组装腔室162的底部(图8D)。在另一示例中，如果在磁体163是电磁体的情况下停止供电，则在组装腔室162中剩余的半导体发光二极管1050落到组装腔室162的底部。
此后，可以收集组装腔室162的底部上的半导体发光二极管1050，并且可以重新使用收集的半导体发光二极管1050。
在上述自组装装置和方法中，通过使用磁场来将彼此远离的部件集中在预设的组装位置附近，以便增大流体组装中的组装产量，并且通过将电场施加到组装位置而仅在组装位置选择性地组装部件。在这种情况下，将组装基板以其组装表面朝下的方式定位在水箱的顶部，从而使重力对部件重量的影响最小化，并且避免非特异性结合并消除缺陷。
如上所述，利用根据本公开的上述构造，在由半导体发光二极管构成各个像素的显示装置上，可以一次组装大量半导体发光二极管。
这样，根据本公开，可在小尺寸的晶片上将大量半导体发光二极管像素化，并且随后将它们转移到大面积基板上。这实现了以低成本制造大面积显示装置。
当执行上述自组装过程时，会出现若干问题。
首先，随着显示器面积的增大，组装基板的面积增大。随着组装基板面积的增加，存在基板的翘曲现象增加的问题。当在组装基板翘曲的状态下执行自组装时，由于组装基板表面处的磁场不均匀地形成，因此难以稳定地执行自组装。
其次，由于半导体发光二极管可能不会完全均匀地分散在流体中，并且在组装基板的表面处形成的磁场可能不会完全均匀，因此可能发生半导体发光二极管仅集中在组装基板的局部区域处的问题。
本公开提供了一种能够解决上述问题并提高自组装产量的自组装装置。
根据本公开的自组装装置可包括基板表面处理部、基板卡盘200、磁场形成部300、芯片供应部400和组装腔室500。然而，本公开不限于此，并且根据本公开的自组装装置可包括比上述那些更多或更少的组件。
在描述根据本公开的自组装装置之前，将简要描述用于使用根据本公开的自组装装置来进行自组装的方法。
图10是示出根据本公开的用于自组装的方法的流程图。
首先，执行组装基板的表面处理步骤S110。该步骤不是必须的，但在对基板的表面进行亲水化时，可以防止在基板的表面上产生气泡。
接着，执行将组装基板装载到基板卡盘上的步骤S120。装载在基板卡盘200上的组装基板被转移到组装腔室的组装位置。此后，磁场形成部通过竖直和水平移动接近组装基板。
在这种状态下，执行供应芯片的步骤S130。具体地说，执行使半导体发光二极管分散在组装基板的组装表面上的步骤。当在磁场形成部300足够靠近组装基板的状态下半导体发光二极管分散在组装表面附近时，半导体发光二极管通过磁场形成部附着到组装表面。半导体发光二极管以适当的分散散布在组装表面上。
然而，本公开不限于此，并且半导体发光二极管可以在基板被转移到组装位置之前分散到组装腔室中的流体中。即，执行芯片供应步骤S130的时间点不限于在组装基板被转移到装配位置之后。
供应半导体发光二极管的方法可以根据组装基板的面积、待组装的半导体发光二极管的类型和自组装速度而变化。
此后，执行进行自组装并收集半导体发光二极管的步骤S140。稍后将与根据本公开的自组装装置的描述一起来描述自组装。同时，半导体发光二极管在自组装之后不必被收集。在完成自组装之后，补充组装腔室中的半导体发光二极管，随后可以自组装新的基板。
最后，在完成自组装之后，可以执行检查和烘干组装基板并将基板与基板卡盘分离的步骤S150。可以在已经执行自组装的位置处执行组装基板的检查，并且可以在将组装基板转移到另一位置之后执行组装基板的检查。
同时，可以在将组装基板与流体分离之后执行组装基板的烘干。在烘干组装基板之后，可以执行自组装的后过程。
利用图1至图9中描述的内容来替代自组装的基本原理、基板(或组装基板)的结构以及半导体发光二极管的内容。同时，由于可以通过几种已知机构(诸如马达和滚珠丝杠、齿条齿轮和小齿轮、以及滑轮和同步带等)实现下面描述的竖直移动部、水平移动部、转动部和其它移动机构，因此将省略对它们的详细描述。
同时，图7中描述的控制器172控制竖直移动部、水平移动部、转动部和在上述组件中设置的其它移动机构的移动。即，控制器172被构造为控制每个组件沿x、y和z轴的移动以及转动移动。尽管在说明书中没有单独提及，但是竖直移动部、水平移动部、转动部和其它移动机构的移动通过控制器172的控制而产生。
同时，图6至图9中描述的设置在基板(或组装基板161)处的电极161c被称为组装电极，组装电极161c通过基板卡盘200电连接到图7中描述的电源171，并且电源171通过控制器172的控制向组装电极161c供电。稍后将描述其详细说明。
下面，将描述上述组件。
首先，基板表面处理部用于使基板表面亲水化。具体地说，根据本公开的自组装装置在组装基板与流体表面接触的状态下执行自组装。当组装基板的组装表面具有与流体表面的异质性质时，在组装表面处可能出现气泡等，并且可能出现半导体发光二极管与组装表面之间的非特异性联接(non-specific coupling)。为了防止这种情况，在自组装之前，可利用对流体友好的性质来处理基板表面。
在一个实施例中，当流体是诸如水的极性材料时，基板表面处理部可以使基板的组装表面亲水化。
例如，基板表面处理部可包括等离子体发生器。亲水官能基团可以通过基板表面的等离子体处理而形成在基板表面处。具体地说，亲水官能基团可以通过等离子体处理形成在设置于基板处的介电层和分隔壁中的至少一个处。
同时，可以在分隔壁表面处和介电层的通过单元而暴露于外部的表面处执行不同的表面处理，以防止半导体发光二极管的非特异性联接。例如，可以在介电层的通过单元而暴露于外部的表面处执行亲水处理，并且可以执行表面处理以在分隔壁的表面处形成疏水官能基团。因此，可以防止半导体发光二极管相对于分隔壁的表面的非特异性联接，并且可以将半导体发光二极管牢固地固定在单元内部。
然而，在根据本公开的自组装装置中，基板表面处理部不是必要组件。取决于构造基板的材料，基板表面处理部可以不是必需的。
将基板(由基板表面处理部来完成在该基板处的表面处理)装载到基板卡盘200上。
接着，将描述基板卡盘200。
图11是示出基板卡盘的第一状态的概念图，图12是示出基板卡盘的第二状态的概念图，图13是设置在基板卡盘处的第一框架的平面图，图14是示出组装基板被装载在基板卡盘处的状态的概念图。
参考附图，基板卡盘200包括基板支撑部。在一个实施例中，基板支撑部包括第一框架210和第二框架220以及固定部230。第一框架210和第二框架220设置在插入其间的被装载的基板的上侧与下侧处，并且固定部230支撑第一框架210和第二框架220。基板卡盘200可包括转动部240、竖直移动部250和水平移动部250。如图11所示，竖直移动部250和水平移动部250可以形成为一个装置。同时，本公开不限于下面描述的附图，并且设置在基板卡盘处的转动部、竖直移动部和水平移动部可以形成为一个装置。
在本说明书中，第一框架210被限定为在基板S的组装表面面向流体的状态下设置在基板的下侧的框架，并且第二框架220被限定为在基板的组装表面面向流体的状态下设置在基板的上侧的框架。第一框架210与第二框架220之间的上侧和下侧关系可因转动部240而相互切换。在本说明书中，将第一框架210位于第二框架220下方的状态限定为第一状态(见图11)，将第一框架210位于第二框架220上方的状态限定为第二状态(见图12)。转动部240转动固定部230以及第一框架210和第二框架220中的至少一个，以从第一状态和第二状态中的任意一个切换到另一个。稍后将描述转动部240。
第一框架210是在自组装期间与在组装腔室中填充的流体接触的框架。参考图14，第一框架210包括底部部分210'和侧壁部分210"。
当基板S被装载时，底部部分210'用于在基板S的下侧或上侧处支撑基板。底部部分210'可以形成为一个板形状，或者可以以形成板形状的多个构件彼此联接的形式而形成。参考图13，底部部分210'包括穿过中心部分的孔210”'。孔210"'可以使稍后将描述的基板暴露于外部以与流体接触。即，孔210"'限定基板的组装表面。基板被装载成使得矩形基板的四个拐角安装在第一框架210的孔210"'的边缘上。因此，除了基板的边缘以外的剩余区域与设置在第一框架210处的孔210"'重叠。与孔210"'重叠的基板的区域变成组装表面。
同时，密封部212和电极连接部213可以设置在孔210”'的边缘处。
密封部212与基板紧密接触，以防止填充在组装腔室中的流体在自组装期间渗透到第一框架210和第二框架220中。此外，密封部212防止流体渗透到组装电极161c和电极连接部213中。为此，密封部212应该设置在比电极连接部213更靠近孔210"'的位置处。
密封部212形成为环形，并且密封部212的材料不受特别限制。形成密封部212的材料可以是已知的密封材料。
电极连接部213连接到形成在基板处的组装电极，以向组装电极供电。在一个实施例中，电极连接部213可以将从图7中描述的电源171供应的电力施加到组装电极161c，以在基板上形成电场。
同时，侧壁部分210"形成在底部部分210'的边缘处。侧壁部分210"防止流体在自组装期间渗透到基板的组装表面的相对表面中。具体地说，根据本公开的自组装装置在将基板浸没在流体中的状态下执行自组装。当基板浸没在流体中时，侧壁部分210"防止流体渗透到基板的组装表面的相对表面中。
为此，侧壁部分210"形成为环绕基板的整个边缘。侧壁部分210"的高度应大于基板浸没在流体中的深度。侧壁部分210"防止流体渗透到基板的组装表面的相对表面中，从而防止基板被损坏，并且流体的浮力仅施加到基板的一个表面。这将在稍后描述。
同时，第二框架220用于在自组装期间在第一框架210的相对侧挤压基板。与第一框架210类似，第二框架220包括穿过中心部分的孔。形成在第二框架220处的孔被形成为具有等于或大于形成在第一框架210处的孔210"'的尺寸。
形成在第二框架220处的孔允许基板的组装表面的相对表面暴露于外部。基板的组装表面的相对表面应该以与组装表面相同的面积或者以比组装表面更大的面积暴露于外部。这是由于磁场形成部300在基板的组装表面的相对侧处形成磁场。基板的组装表面的相对表面应该暴露于外部，使得磁场形成部300可以充分地接近基板。
同时，在第二状态下，基板S被装载在第一框架210与第二框架220之间。因此，基板S在第二框架220的一个表面处滑动并装载。用于引导基板的对准位置的突出物可形成在第一框架和第二框架中的至少一个处，使得基板对准到正确的位置。在一个实施例中，参考图13，可在第一框架210处形成引导基板S的对准位置的突出物211。
同时，当将基板S装载在第二框架220上时，第一框架210和第二框架220中的至少一个竖直地移动，使得第一框架210和第二框架220挤压基板。为此，基板卡盘200可包括框架移动部，该框架移动部被设置在固定部230、第一框架210和第二框架220中的至少一个处。此时，密封部212挤压基板S。
在一个实施例中，用于竖直移动第二框架220的框架移动部可以设置在固定部230处。在基板卡盘处于第二状态的情况下，当基板S被装载在第二框架220上时，竖直移动部向上移动第二框架220，使得基板S可以牢固地固定在第一框架210与第二框架220之间。此时，设置在第一框架210处的电极连接部213连接到基板S的组装电极，并且设置在第一框架210处的密封部212挤压基板S的边缘。在这种状态下，当基板卡盘切换到第一状态时，基板卡盘具有如图14所示的形状。
然而，本公开不限于此，并且框架移动部可以形成为使第一框架210和第二框架220中的任意一个相对于另一个水平地移动。在这种情况下，框架移动部被形成为使第一框架210和第二框架220中的任意一个相对于另一个竖直地和水平地移动。当第一框架210和第二框架220中的任意一个可相对于另一个水平移动时，电极连接部213与组装电极之间的连接部可改变。这可以用于检测组装的电极是否有缺陷。
同时，转动部240设置在固定部230的被安置于上述基板卡盘200处的一侧。转动部240转动固定部230，使得第一框架210和第二框架220的上侧和下侧关系可以彼此切换。通过转动部240的转动移动，基板卡盘200从第一和第二状态中的任意一个切换到另一个。转动部240的转动速度、转动的角度、转动方向等可以由图7中描述的控制器172控制。
在一个实施例中，在装载基板S之前，基板卡盘200处于第二状态，并且在装载基板S之后控制器172控制转动部240以将固定部230转动180度，使得基板卡盘200切换到第一状态。
同时，竖直移动部和水平移动部设置在固定部230的一侧。
水平移动部移动固定部230、第一框架210和第二框架220中的至少一个，使得在装载基板之后，基板的组装表面可以在组装腔室的打开位置处对准。
竖直移动部移动固定部230、第一框架210和第二框架220中的至少一个，使得基板与组装腔室之间的竖直距离被调整。基板S的翘曲现象可以通过竖直移动部来修正。这将在稍后描述。
总之，在基板卡盘200的第二状态下装载基板S(见图12)。此后，基板卡盘200切换到第一状态(见图11)，随后与组装腔室对准。在此过程中，基板卡盘200竖直和水平地移动，以使基板S的组装表面与在组装腔室中填充的流体接触。此后，控制器172控制磁场形成部300。
接着，将描述磁场形成部300。
图15是根据本公开的一个实施例的磁场形成部的透视图，图16是根据本公开的一个实施例的磁场形成部的一个侧视图，图17是根据本公开的一个实施例的磁场形成部的底部侧视图，并且图18是示出根据本公开的设置在磁场形成部处的磁体的轨迹的概念图。
参考附图，磁场形成部300包括磁体阵列310、竖直移动部320、水平移动部320和转动部320。磁场形成部300设置在组装电极的上侧，以用于形成磁场。
具体地说，磁体阵列310包括多个磁体313。设置在磁体阵列310处的磁体313可以是永磁体或电磁体。磁体313用于形成磁场，使得半导体发光二极管被引导到基板的组装表面。
磁体阵列310可包括支撑部311和磁体移动部312。支撑部311连接到竖直移动部320、水平移动部320和转动部320。
同时，磁体移动部312的一端固定到支撑部311，并且磁体313固定到磁体移动部312的另一端。磁体移动部312形成为在长度上可伸缩，并且随着磁体移动部312的伸缩，磁体313与支撑部311之间的距离改变。
如附图所示，磁体移动部312可被构造为一次竖直地移动设置成一排的磁体313。在这种情况下，磁体移动部312可以针对磁体阵列的每一列来设置。
另一方面，磁体移动部312可以按照磁体阵列中提供的磁体的数量来设置。因此，可以不同地调整多个磁体中的每一个与支撑部之间的距离。
多个磁体移动部用于精细地调整磁体313与基板S之间的间隙，并且当基板翘曲时，用于均匀地调整磁体313与基板S之间的间隙。自组装可以在磁体313与基板S接触的状态下执行，或者可以在磁体313与基板S间隔开预定距离的状态下执行。
同时，水平移动部可包括转动部。当执行自组装时，设置在磁场形成部300处的水平移动部使磁体沿一个方向移动，并且同时转动磁体。因此，磁体阵列310相对于预定的转动轴线转动，并且同时沿着一个方向移动。例如，参考图18，设置在磁体阵列310处的磁体313可以在绘制混合有曲线和直线的轨迹P的同时移动。
可以在磁场形成部300在预定距离内靠近基板S的状态下供应半导体发光二极管。
图19是示出供应半导体发光二极管的状态的概念图。
参考图19，芯片供应部400可以设置在稍后将描述的组装腔室500中。基板S与组装腔室500对准，随后芯片供应部400用于将半导体发光二极管供应到基板S的组装表面。具体地说，芯片供应部400可以包括：可在其上部部分处容纳芯片的芯片容纳部、竖直移动部和水平移动部。竖直移动部和水平移动部允许芯片容纳部在填充于组装腔室中的流体中移动。
多个半导体发光二极管可以被装载在芯片容纳部处。在基板与组装腔室对准之后，当使磁场形成部300在预定距离内靠近基板时，在组装表面上形成预定强度或更大的磁场。在这种状态下，当芯片容纳部在预定距离内靠近组装表面时，装载在芯片容纳部处的半导体发光二极管与基板接触。设置在芯片供应部处的竖直移动部通过竖直移动使芯片容纳部在预定距离内靠近基板的组装表面的局部区域。
在经过了预定时间之后，设置在芯片供应部处的竖直移动部通过竖直移动允许芯片容纳部与基板的组装表面的局部区域分离开预定的距离或更长的距离。此后，设置在芯片供应部处的水平移动部水平地移动芯片容纳部，使得芯片容纳部与不同于组装表面的局部区域的区域重叠。此后，设置在芯片供应部的竖直移动部通过竖直移动使芯片容纳部在预定距离内靠近该不同区域。通过重复这样的过程，芯片供应部使多个半导体发光二极管与基板的组装表面的整个区域接触。可以在多个半导体发光二极管不断地分散并且与基板的组装表面的整个区域接触的状态下执行自组装。
如上所述，自组装主要存在两个问题。第二个问题是，由于半导体发光二极管可能不能完全均匀地分散在流体中，并且在组装基板的表面处形成的磁场可能不是完全均匀的，因此存在半导体发光二极管仅集中在组装基板的局部区域处的问题。当使用上述芯片供应部400时，可以解决上述的第二个问题。
然而，本公开不限于此，并且芯片供应部不是本公开的必要组件。自组装可以在半导体发光二极管分散在流体中的状态下执行，或者可以在多个半导体发光二极管被分散并通过不是芯片供应部的其它部件与基板的组装表面接触的状态下执行。
接着，将描述组装腔室500。
图20是根据本公开的一个实施例的组装腔室的平面图，图21是沿图20的线A-A'截取的剖视图，并且图22和图23是示出根据本公开的一个实施例的设置在组装腔室处的门的移动的概念图。
组装腔室500包括用于容纳多个半导体发光二极管的空间。该空间可以填充有流体，并且该流体可包括水等作为组装溶液。因此，组装腔室500可以是水箱，并且可被构造为开放型。然而，本公开不限于此，并且组装腔室500的空间可以是形成在封闭空间中的封闭类型。
在组装腔室500中，基板S被设置为使得组装了半导体发光二极管150的组装表面朝下。例如，基板S通过基板卡盘200转移到组装位置。
此时，基板S在组装位置处的组装表面面向组装腔室500的底部。因此，组装表面朝向重力的方向。基板S的组装表面被设置为浸没在组装腔室500中的流体中。
在一个实施例中，组装腔室500可分为两个区域。具体地说，组装腔室500可分为组装区域510和检查区域520。在组装区域510中，在基板S浸没在流体中的状态下，将设置在流体中的半导体发光二极管组装到基板S。
另一方面，在检查区域520中，检查已经被自组装的基板S。具体地说，基板S在组装区域处组装，并且随后通过基板卡盘转移到检查区域。
相同的流体可以被填充在组装区域510和检查区域520中。在基板浸没在流体中的状态下，基板可以从组装区域转移到检查区域。当将设置在组装区域510中的基板S从流体中取出时，由于流体与半导体发光二极管之间的表面能量，先前组装的半导体发光二极管可能与基板分离。出于该原因，基板优选在浸没在流体中的状态下进行转移。
组装腔室500可包括门530，其被构造为能够上下移动，使得基板可以在浸没在流体中的状态下进行转移。如图22所示，在自组装期间或基板检查期间，门530保持抬起状态(第一状态)，使得容纳在组装腔室500的组装区域510和检查区域520中的流体彼此分开。门530将组装区域和检查区域分开，从而防止在自组装期间由于半导体发光二极管移动到检查区域而干扰对基板的检查。
如图23所示，当转移基板S时，门530向下移动(第二状态)以去除组装区域510与检查区域520之间的界线。因此，基板卡盘200可仅通过水平移动而无需另外的竖直移动来将基板从组装区域510转移到检查区域520。
同时，用于防止半导体发光二极管结块的声波发生器可设置在组装区域510处。声波发生器可以通过振动来防止多个半导体发光二极管彼此结块。
同时，组装区域510和检查区域520的底部表面可以由透光材料制成。在一个实施例中，参考图20，透光区域511和512可以分别设置在组装区域510和检查区域520的底部表面处。因此，本公开能够在自组装期间监测基板，或者执行关于基板的检查。优选地，透光区域的面积大于基板的组装表面的面积。然而，本公开不限于此，并且组装腔室可被构造为在相同位置处执行自组装和检查。
当使用如上所述的基板卡盘200、磁场形成部300和组装腔室500时，可以执行图8A至图8E中描述的自组装。在下文中，将详细描述用于解决在自组装期间引起的问题的详细结构和方法。
首先，将描述用于解决在自组装期间发生的最关键问题的结构和方法。在详细描述该问题时，随着显示器的面积增大，组装基板的面积会增大，并且随着组装基板的面积增大，会发生基板的翘曲现象增加的问题。当在组装基板翘曲的状态下执行自组装时，由于磁场不是均匀地形成在组装基板的表面，因此难以稳定地执行自组装。
图24是示出在自组装期间引起的基板翘曲现象的概念图。
参考图24，当基板S在自组装期间保持平坦状态时，多个磁体313与基板S之间的距离可以是均匀的。在这种情况下，可以在基板的组装表面处均匀地形成磁场。然而，当基板被实际装载到基板卡盘200上时，基板由于重力而翘曲。在翘曲的基板S'中，由于多个磁体313与基板S'之间的距离不是恒定的，因此难以进行均匀的自组装。由于磁场形成部设置在基板的上侧，因此难以在基板的上侧设置用于修正基板的翘曲现象的单独的仪器。此外，当用于修正基板的翘曲现象的单独仪器被设置在基板的下侧时，半导体发光二极管的移动可能受到限制，并且存在仪器覆盖组装表面的一部分的问题。出于该原因，难以将用于修正基板的翘曲现象的仪器设置在基板的上侧或下侧。
本公开提供了用于修正基板的翘曲现象的基板卡盘的结构和方法。
图25是示出用于修正基板的翘曲现象的方法的概念图。
参考图25，在将基板S'装载在基板卡盘200处之后，当基板的组装表面面向重力方向时，基板S'翘曲。为了在装载基板时使基板的翘曲最小化，设置在基板卡盘处的第一框架210和第二框架220中的至少一个向矩形基板的所有四个拐角施加压力。尽管如此，当基板S'的面积增大时，基板由于重力而不可避免地翘曲。
如图25的第二附图所示，在将基板卡盘200移动到组装位置之后，当将基板卡盘200向下移动预定距离时，基板S'与流体F接触。在基板S'与流体F简单接触的状态下，基板S'的翘曲现象未被修正。尽管可以在如图25的第二附图所示的状态下执行自组装，但是难以执行均匀的自组装。
本公开还在基板S'与流体F接触的状态下进一步向下移动基板卡盘200，以便修正基板的翘曲现象。此时，设置在第一框架210处的密封部212防止流体F渗透到第一框架的窗口中。此外，设置在第一框架210处的侧壁部分210”防止流体F经过第一框架流到基板S'的组装表面的相对表面。
在此，密封部212应被形成为环绕基板的所有边缘。此外，侧壁部分210"的高度应该大于第一框架210基于第一框架210与流体F接触的状态向下移动到最大时的深度。即，当基板卡盘200向下移动时，流体不应经过第一框架210的窗口和侧壁部分210”渗透。
当基板卡盘200向下移动时，流体F的表面由于如上所述的密封部212和侧壁部分210"而升高。此时，流体F的浮力作用在基板S'上。随着流体F的表面上升宽度的增大，作用在基板S'上的浮力会增大。
在本公开中，可以通过测量基板S'的翘曲程度并根据基板的翘曲程度调整基板卡盘200的下降宽度来改变作用在基板上的浮力。当适当的浮力施加到基板时，如图25的第三附图所示，基板S保持在平坦状态。
磁场形成部300在浮力施加到基板S的状态下被转移到基板S的上侧，随后沿着基板S水平地移动。此时，电源171的电力经由电极连接部213施加到组装电极161c。即，自组装在浮力被施加到基板S的组装表面的状态下继续进行。
根据以上描述，不需要在基板的上侧和下侧设置单独的结构，就可修正基板的翘曲现象。因此，即使在组装基板的面积增大时，本公开也能够实现高的自组装产量。
同时，根据上述自组装方法，所述方法包括使基板与流体接触，保持基板浸没在流体中并且使基板与流体分离。在上述三个步骤中，可能出现不利地影响自组装产量的因素。将描述基板卡盘的结构，其可通过解决在上述三个步骤中可能出现的问题来提高自组装产量。
图26至图29是根据本公开的实施例的基板卡盘的透视图，图30是示出根据本公开的实施例的第二框架和框架转移部的透视图，并且图31是示出根据本公开的实施例的第二框架和框架转移部的一个侧视图。
由于根据本公开的基板卡盘可包括参考图11至图14描述的所有构造，因此将省略参考图11至图14描述的内容的描述。
首先，将描述设置在基板卡盘处的转动部240。
参考图26至图29，转动部240基本上用于将基板向上和向下翻转。尽管由于在自组装期间在组装电极处形成的电场而保持半导体发光二极管固定到基板的状态，但是当没有电压施加到组装电极时，半导体发光二极管不会被固定到基板。
由于在自组装期间基板的组装表面朝向重力方向，因此当在完成自组装的状态下没有电压施加到组装电极时，先前组装的半导体发光二极管与基板分离。如参考图11至图14所述，由于施加到组件电极的电压通过基板卡盘传输，因此当基板从基板卡盘卸载时，电压不再施加到组件电极。当在基板的组装表面朝向重力方向的状态下卸载基板时，组装的半导体发光二极管与基板分离。
出于上述原因，当在自组装完成之后卸载基板时，基板的组装表面应该朝向与重力相对的方向。基板的朝向重力方向的组装表面朝向与重力相对的方向，使得转动部240用于防止半导体发光二极管与基板分离。
转动部240包括转动轴241。基板卡盘200的至少一部分围绕转动轴241转动。形成在根据本公开的基板卡盘200处的转动轴241被设置在与基板支撑部的中心间隔开预定距离的位置处。更具体地说，转动轴241位于基板支撑部的端部部分处。
在一个实施例中，转动轴241可以被设置在固定部230处，该固定部230被提供在基板卡盘处。固定部230可包括侧壁部，并且转动轴241可以设置在提供于固定部230处的侧壁部的端部部分处。
当基板卡盘200围绕位于基板支撑部的端部部分处的转动轴241转动时，可以形成装载在基板卡盘200处的基板关于地面斜着设置的状态。当基板与流体接触时以及当基板与流体分离时，流体表面与基板斜着设置，并因此本公开提高了自组装产量。
具体地说，当基板与流体接触时，设置在基板卡盘200处的转动部240进行转动仅持续到基板与流体表面斜着设置的状态为止。此后，设置在基板卡盘200处的竖直移动部降低基板卡盘，直到基板的一个端部与流体接触为止。此后，转动部240转动基板卡盘，使得基板沿一个方向依次与流体接触。当转动轴241设置在基板支撑部的中心部分而不是其端部部分时，基板可能不会沿一个方向依次与流体接触。本公开允许基板沿一个方向依次与流体接触，并且因此形成在基板与流体之间的气泡被推出基板的边缘并被去除。
同时，在完成自组装之后，转动部240使基板卡盘200沿着与在基板与流体接触时的方向相对的方向转动。因此，基板以与基板和流体接触时相同的轨迹与流体分离。当转动部240设置在基板支撑部的中心部分时，基板的一部分在基板卡盘200转动时额外地浸没在流体中，并且在该过程中，由流体引起的浮力不均匀地施加到基板。因此，基板可能被损坏。在本公开中，为了防止在自组装完成之后在基板与流体分离时有不均匀的浮力作用在基板上，转动轴241被设置在基板支撑部的端部部分处。
如上所述，为了解决在使基板与流体接触时和在基板与流体分离时出现的问题，本公开将基板卡盘的转动部设置在基板支撑部的端部部分处。
在下文中，将描述用于解决在基板浸没在流体中时出现的问题的基板卡盘的结构。
当基板浸没在流体中时，由于流体而产生的浮力被施加到基板的组装表面。如参考图11至图14所述，第二框架220挤压基板，并且基板与第一框架210的密封部212紧密接触。因此，即使浮力被施加到基板的组装表面，流体也不会渗透到基板与第一框架210之间。
然而，由于在基板浸没在流体中时由流体产生的浮力持续作用，因此当基板与第一框架210之间的密封未完成时，流体可能渗透到基板与第一框架210之间。例如，作用在基板上的浮力可以随着基板被浸没在流体中的深度的增大而增大。结果是，基板与第一框架210之间的密封可能暂时被破坏。
由于电极连接部213连接到基板的边缘，因此即使少量的流体渗透也可能对自组装的产量具有严重影响，并且可能发生基板本身被破坏的问题。
本公开具有用于防止在自组装期间基板由于作用在基板上的浮力而被破坏的结构。
如上所述，本公开包括用于竖直移动第一框架和第二框架中的至少一个的框架移动部。在一个实施例中，参考图29，设置在框架移动部处的马达261可以固定到固定部230，以向另一部件供应电力。参考图30和图31，引导部262连接到第二框架220。引导部262接收来自马达261的电力以向上和向下移动第二框架220。然而，本公开不限于此，并且可包括用于竖直移动第一框架210的移动装置。
在基板被装载在第一框架210与第二框架220之间后，框架移动部竖直地移动第一框架210和第二框架220中的至少一个，使得第一框架210和第二框架220挤压基板。
当装载基板时，如参考图11至图14所述，为了将基板对准到正确的位置，可在第一框架210和第二框架220中的至少一个处形成引导基板的对准位置的突出物211。
在通过使用突出物211将基板对准到正确位置之后，框架移动部竖直移动第一框架210和第二框架220中的至少一个。因此，设置在第一框架210处的密封部212与基板的两个表面中的组装表面所位于的一个表面(第一表面)的整个边缘接触，并且设置在第二框架220处的底部部分与基板的两个表面中的组装表面所位于的一个表面的相对表面(第二侧面)的整个边缘接触。参考图30，围绕形成在第二框架220处的孔220”'的底部部分与基板的第二表面的整个边缘接触。
因此，设置在第一框架210处的密封部212与基板的第一表面的整个边缘紧密接触，并且第二框架220挤压基板的第二表面的整个边缘。在一个实施例中，当基板具有矩形板形状时，密封部212被设置为环绕基板的所有四个拐角，并且第二框架220被构造为挤压基板的所有四个拐角。
本公开允许第二框架220挤压基板的整个边缘，因此主要使基板的翘曲最小化并且防止在自组装期间流体渗透到基板与第一框架210之间。
此外，本发明具有在自组装期间能够保护基板的附加结构。
具体地说，参考图29，本公开还可包括用于在第二框架220挤压基板的状态下固定第二框架220的辅助夹具270。辅助夹具270可以设置在固定部230的侧壁处。
辅助夹具270可被构造为在第二框架220通过框架移动部挤压基板的状态下，额外地挤压第二框架220和基板的边缘中的至少一个。
在一个实施例中，辅助夹具270可被构造为具有柱状结构。柱状结构的辅助夹具270被制造为在固定到固定部230的侧壁的状态下是可拉伸的，并且在基板被第二框架220挤压的状态下沿着基板的方向延伸，以进一步挤压第二框架220和基板中的至少一个。然而，辅助夹具270不限于此。
框架移动部和辅助夹具利用能够促成物体的竖直移动的已知装置，但是框架移动部和辅助夹具中的每一个优选地由不同装置制成。这是为了即使在自组装期间在框架移动部和辅助夹具中的任意一个中发生了功能性问题时，也允许另一个保持基板与第一框架210之间的密封状态。
例如，框架移动部可以是使用伺服马达的竖直移动装置，并且辅助夹具可以是使用气缸(cylinder)的竖直移动装置。然而，本公开不限于此。
同时，框架移动部和辅助夹具中的至少一个可以与基板浸没在流体中的深度成比例地增大用于挤压基板的压力。例如，框架移动部可以基于基板与流体接触的状态而与基板进一步下降的深度成比例地增大用于挤压基板的压力。
如上所述，本公开防止了基板由于在自组装期间作用在基板上的浮力而被损坏。
此外，能够感测基板的弯曲程度的装置可以被设置在基板卡盘200处。具体地说，参考图29，用于测量距测量目标物体的距离的传感器模块280被设置在固定部230中。
传感器模块280包括位移传感器281和传感器转移部282和283。
位移传感器281通过设置在固定部的侧壁部处的传感器转移部282和283而移动。传感器转移部282和283允许位移传感器281分别沿X轴方向和Y轴方向移动。位移传感器281基于由传感器转移部282和283限定的参考平面相对于基板执行水平移动并且测量基板与位移传感器之间的距离。
如上所述，根据本公开的基板卡盘200不仅用于支撑和转移基板，还提高了自组装产量并防止基板被损坏。

Claims (10)

1.一种用于将分散在流体中的半导体发光二极管放置在基板的预定位置处的基板卡盘，
所述基板卡盘包括：
基板支撑部，用于支撑具有组装电极的基板；
竖直移动部，其降低所述基板，使得在所述基板被支撑的状态下所述基板的一个表面与流体接触；
电极连接部，用于将电力施加到所述组装电极以生成电场，使得在半导体发光二极管通过磁体的位置改变而移动的过程中半导体发光二极管被放置在所述基板的预定位置处；以及
转动部，用于围绕转动轴来转动所述基板支撑部，使得所述基板朝向向上方向或向下方向，
其中，所述转动轴与所述基板支撑部的中心间隔开预定距离。
2.根据权利要求1所述的基板卡盘，
其中，所述转动轴位于所述基板支撑部的端部部分处。
3.根据权利要求1或2所述的基板卡盘，
其中，所述基板支撑部包括：
第一框架和第二框架，用于沿着两个方向固定所述基板；以及
固定部，其具有用于固定第一框架和第二框架的侧壁部，
其中，所述转动轴被设置在所述固定部的侧壁部的一个端部处。
4.根据权利要求3所述的基板卡盘，包括：
框架移动部，其被设置在所述固定部处并且竖直地移动第二框架，
其中，所述框架移动部竖直地移动第一框架和第二框架中的至少一个，使得第一框架和第二框架在所述基板被装载的状态下挤压所述基板。
5.根据权利要求3所述的基板卡盘，
其中，用于引导所述基板的对准位置的突出物被形成在第一框架和第二框架中的至少一个处。
6.根据权利要求4或5所述的基板卡盘，
其中，第一框架和第二框架中的每一个包括：
与所述基板接触的底部部分；以及
孔，其被设置在所述底部部分的中心并将所述基板的一个表面暴露到外部。
7.根据权利要求6所述的基板卡盘，
其中，设置在第二框架处的底部部分被形成为在第一框架和第二框架挤压所述基板的状态下与所述基板的两个表面中的一个表面的整个边缘接触。
8.根据权利要求7所述的基板卡盘，还包括：
密封部，其被设置在设置于第一框架处的底部部分中，
其中，所述密封部被形成为在第一框架和第二框架挤压所述基板的状态下与所述基板的两个表面中的另一个表面的整个边缘接触。
9.根据权利要求4至8中的任一项所述的基板卡盘，还包括：
辅助夹具，其用于在第二框架挤压基板的状态下固定第二框架和基板中的至少一个。
10.根据权利要求4至8中的任一项所述的基板卡盘，还包括：
位移传感器，其被设置在所述固定部处并测量距测量目标物体的距离；以及
传感器转移部，其被设置在所述固定部的侧壁部处并相对于所述基板水平地移动所述位移传感器。
CN202010207757.3A 2019-09-19 2020-03-23 用于自组装半导体发光二极管的基板卡盘 Active CN112530852B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0115574 2019-09-19
KR1020190115574A KR102323256B1 (ko) 2019-09-19 2019-09-19 반도체 발광소자의 자가조립 장치
KR10-2019-0120057 2019-09-27
KR1020190120057A KR102387811B1 (ko) 2019-09-27 2019-09-27 반도체 발광소자의 자가조립용 기판 척

Publications (2)

Publication Number Publication Date
CN112530852A true CN112530852A (zh) 2021-03-19
CN112530852B CN112530852B (zh) 2024-03-08

Family

ID=70390966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010207757.3A Active CN112530852B (zh) 2019-09-19 2020-03-23 用于自组装半导体发光二极管的基板卡盘

Country Status (4)

Country Link
US (1) US11854852B2 (zh)
EP (1) EP3796379B1 (zh)
CN (1) CN112530852B (zh)
WO (1) WO2021054548A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416124B (zh) * 2019-07-05 2020-10-13 深超光电（深圳）有限公司 Led的转移方法及led显示面板的制备方法
KR102323256B1 (ko) * 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
WO2020117032A2 (ko) * 2019-09-19 2020-06-11 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333522B1 (en) * 1997-01-31 2001-12-25 Matsushita Electric Industrial Co., Ltd. Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor
US20120291950A1 (en) * 2009-12-28 2012-11-22 Tokyo Electron Limited Mounting method and mounting device
CN104658884A (zh) * 2013-11-15 2015-05-27 三星显示有限公司 制造装置基板的方法及使用该方法制造的显示装置
US20150228622A1 (en) * 2012-09-23 2015-08-13 Tohoku University Chip support substrate, chip support method, three-dimensional integrated circuit, assembly device, and fabrication method of three-dimensional integrated circuit

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297210A (ja) 1994-04-28 1995-11-10 Japan Energy Corp 半導体素子の製造方法
JP3490993B2 (ja) 2001-10-29 2004-01-26 アプライド マテリアルズ インコーポレイテッド めっき方法
JP3823118B2 (ja) 2002-07-19 2006-09-20 株式会社 日立インダストリイズ 基板組立装置
CN100509385C (zh) 2002-11-01 2009-07-08 贝尔直升机泰克斯特龙公司 用于复合叠层板z方向加固的方法和设备
KR101023727B1 (ko) 2004-06-29 2011-03-25 엘지디스플레이 주식회사 액정표시소자 제조용 기판 반전장치 및 그 구동방법
KR100729427B1 (ko) 2005-03-07 2007-06-15 주식회사 디엠에스 미세패턴 형성장치
US7730610B2 (en) 2005-09-29 2010-06-08 Panasonic Corporation Method of mounting electronic circuit constituting member and relevant mounting apparatus
WO2007062268A2 (en) 2005-11-28 2007-05-31 University Of Florida Research Foundation, Inc. Method and structure for magnetically-directed, self-assembly of three-dimensional structures
US20100170086A1 (en) 2006-11-03 2010-07-08 Agency For Science, Technology And Research Device, unit, system and method for the magnetically-assisted assembling of chip-scale, and nano and micro-scale components onto a substrate
KR100928951B1 (ko) 2008-06-09 2009-11-30 세메스 주식회사 케미컬 플로우 방법, 그리고 이를 이용하는 집적 회로소자의 제조 방법 및 장치
US9677188B2 (en) 2009-06-17 2017-06-13 Novellus Systems, Inc. Electrofill vacuum plating cell
US8586410B2 (en) 2010-01-25 2013-11-19 University Of Florida Research Foundation, Inc. Enhanced magnetic self-assembly using integrated micromagnets
CN102473598A (zh) 2010-03-19 2012-05-23 松下电器产业株式会社 用于布置微结构的方法
JP5414602B2 (ja) 2010-03-31 2014-02-12 株式会社日立ハイテクノロジーズ 検査装置
WO2013158949A1 (en) 2012-04-20 2013-10-24 Rensselaer Polytechnic Institute Light emitting diodes and a method of packaging the same
TWI440059B (zh) 2012-05-10 2014-06-01 Ind Tech Res Inst 自組裝設備、使元件自組裝的方法以及熱電元件組裝方法
KR20170071514A (ko) 2014-10-16 2017-06-23 렌슬러 폴리테크닉 인스티튜트 반자성 부상을 이용한 전자 컴포넌트들의 유도 자기 조립
KR102317159B1 (ko) * 2014-10-29 2021-10-25 삼성디스플레이 주식회사 합착 장치 및 이를 이용한 표시 장치의 제조 방법
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10242977B2 (en) 2014-10-31 2019-03-26 eLux, Inc. Fluid-suspended microcomponent harvest, distribution, and reclamation
US10535640B2 (en) 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
US9698134B2 (en) 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
WO2017008254A1 (en) * 2015-07-14 2017-01-19 Goertek. Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led
JP6876520B2 (ja) 2016-06-24 2021-05-26 キヤノントッキ株式会社 基板の挟持方法、基板の挟持装置、成膜方法、成膜装置、及び電子デバイスの製造方法、基板載置方法、アライメント方法、基板載置装置
US10134200B2 (en) 2016-07-06 2018-11-20 Physan, Inc. Method and system for CIG-mode rendering
JP6855967B2 (ja) 2016-07-28 2021-04-07 Ａｇｃ株式会社 透明基材およびその製造方法
DE102016011747B4 (de) 2016-09-29 2018-06-07 Mühlbauer Gmbh & Co. Kg Vorrichtung und Verfahren zum berührungslosen Übertragen von zumindest teilweise ferromagnetischen elektronischen Bauteilen von einem Träger zu einem Subtrat
JP6259891B2 (ja) 2016-11-09 2018-01-10 三星ダイヤモンド工業株式会社 基板加工装置
US20180190614A1 (en) * 2016-12-05 2018-07-05 Ananda H. Kumar Massively parallel transfer of microLED devices
JP6512454B2 (ja) 2016-12-06 2019-05-15 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10103258B2 (en) 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
KR102300851B1 (ko) 2017-04-13 2021-09-13 엘지전자 주식회사 엘이디칩 전사헤드 및 이를 포함하는 엘이디칩 전사장비
US20180312421A1 (en) * 2017-04-28 2018-11-01 Corning Incorporated Systems and methods for display formation using a mechanically pressed pattern
KR102102818B1 (ko) 2017-08-10 2020-05-29 고려대학교산학협력단 발광소자와 기판 및 그 정렬방법과 정렬장치
KR102572669B1 (ko) * 2017-08-14 2023-08-31 삼성전자주식회사 전기 소자 이송 장치
US10361337B2 (en) 2017-08-18 2019-07-23 Intel Corporation Micro light-emitting diode (LED) display and fluidic self-assembly of same
KR102458007B1 (ko) 2018-02-13 2022-10-24 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
CN108682312B (zh) 2018-05-12 2020-11-06 汕头超声显示器技术有限公司 一种led阵列装置的制造方法
EP3996139A4 (en) 2019-07-01 2023-03-22 LG Electronics Inc. DISPLAY DEVICE WITH MICRO-LED AND MANUFACTURING METHOD THEREOF
KR20190099164A (ko) 2019-08-06 2019-08-26 엘지전자 주식회사 디스플레이 장치의 제조 방법 및 디스플레이 장치 제조를 위한 기판
KR20190105537A (ko) 2019-08-26 2019-09-17 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR102302475B1 (ko) 2020-01-22 2021-09-16 엘지전자 주식회사 반도체 발광소자의 자가조립용 기판 척
KR102323256B1 (ko) 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333522B1 (en) * 1997-01-31 2001-12-25 Matsushita Electric Industrial Co., Ltd. Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor
US20120291950A1 (en) * 2009-12-28 2012-11-22 Tokyo Electron Limited Mounting method and mounting device
US20150228622A1 (en) * 2012-09-23 2015-08-13 Tohoku University Chip support substrate, chip support method, three-dimensional integrated circuit, assembly device, and fabrication method of three-dimensional integrated circuit
CN104658884A (zh) * 2013-11-15 2015-05-27 三星显示有限公司 制造装置基板的方法及使用该方法制造的显示装置

Also Published As

Publication number Publication date
WO2021054548A1 (en) 2021-03-25
CN112530852B (zh) 2024-03-08
EP3796379A1 (en) 2021-03-24
EP3796379B1 (en) 2022-11-02
US11854852B2 (en) 2023-12-26
US20210090928A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
CN112531088B (zh) 用于自组装半导体发光二极管的装置
US11901208B2 (en) Substrate chuck for self-assembling semiconductor light emitting diodes
KR102302475B1 (ko) 반도체 발광소자의 자가조립용 기판 척
CN112531087B (zh) 用于自组装半导体发光二极管的装置
CN112531079B (zh) 用于自组装半导体发光二极管的装置
CN112530852B (zh) 用于自组装半导体发光二极管的基板卡盘
CN112530833B (zh) 用于自组装半导体发光二极管的装置
KR102387811B1 (ko) 반도체 발광소자의 자가조립용 기판 척
KR102260638B1 (ko) 반도체 발광소자의 자가조립 장치
US20230061671A1 (en) Chip tray for self-assembly and method for supplying semiconductor light emitting diode
US20220328716A1 (en) Assembly chamber for self-assembly of semiconductor light-emitting diodes
US20230083951A1 (en) Chip tray for self-assembly, and method for supplying semiconductor light emitting elements
CN113270359B (zh) 用于自组装半导体发光二极管的基板卡盘

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant