CN112525116A - 衬底、图案、及测量装置的校正方法 - Google Patents

衬底、图案、及测量装置的校正方法 Download PDF

Info

Publication number
CN112525116A
CN112525116A CN202010102055.9A CN202010102055A CN112525116A CN 112525116 A CN112525116 A CN 112525116A CN 202010102055 A CN202010102055 A CN 202010102055A CN 112525116 A CN112525116 A CN 112525116A
Authority
CN
China
Prior art keywords
line
line pattern
pattern
substrate
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010102055.9A
Other languages
English (en)
Other versions
CN112525116B (zh
Inventor
饭田晋
田中聡
内山贵之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN112525116A publication Critical patent/CN112525116A/zh
Application granted granted Critical
Publication of CN112525116B publication Critical patent/CN112525116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G01B15/08—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons for measuring roughness or irregularity of surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/261—Details
    • H01J37/263—Contrast, resolution or power of penetration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2814—Measurement of surface topography
    • H01J2237/2816—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/282—Determination of microscope properties
    • H01J2237/2826—Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本发明涉及一种衬底、图案、及测量装置的校正方法。实施方式的图案具有在与＜111＞方向相交的方向上延伸且延伸方向的侧面具有至少1个{111}晶面的第1及第2线条图案，且第1线条图案的侧面具有的第1粗糙度小于规定值，第2线条图案的侧面具有大于第1粗糙度的第2粗糙度。

Description

衬底、图案、及测量装置的校正方法
[相关申请案]
本申请案是以2019年09月17日申请的现有的日本专利申请第2019-168052号的优先权的权益为基础，且请求此权益，其内容整体通过引用而包含于此。
技术领域
本发明的实施方式涉及一种衬底、图案、及测量装置的校正方法。
背景技术
图案的延伸方向的粗糙度即LER(Line Edge Roughness，线边缘粗糙度)对半导体装置的特性影响极大。在基于长度测量SEM等测量装置的测量，运算LER的时候，必须通过校正，将测量装置的噪声去除。
1个实施方式提供一种可使测量装置的校正精度提升的衬底、图案、及测量装置的校正方法。
发明内容
实施方式的图案具有在与＜111＞方向相交的方向上延伸且延伸方向的侧面具有至少1个{111}晶面的第1及第2线条图案，且所述第1线条图案的所述侧面具有的第1粗糙度小于规定值，所述第2线条图案的所述侧面具有大于所述第1粗糙度的第2粗糙度。
附图说明
图1是示意性表示实施方式1的试样构成的一例的俯视图。
图2(a)～(f)是示意性表示实施方式1的试样所具有的图案构成的图。
图3(a)、(b)是表示实施方式1的试样的制造方法的一例过程的示意图。
图4是表示实施方式1的测量装置的一例构成的示意图。
图5是表示实施方式1的测量装置的控制部具备的一例硬件构成的框图。
图6(a)～(c)是示意性表示实施方式1的试样图案表示的LER的PSD的曲线图。
图7(a)～(c)是表示实施方式1的试样及任意样品的线条图案表示的LER及自相关长度的一例实测值的曲线图。
图8(a)～(c)是表示实施方式1的试样及任意样品的线条图案表示的LER及自相关长度校正后的一例实测值的曲线图。
图9是表示使用实施方式1的试样的测量装置的校正方法的一例过程的流程图。
图10是示意性表示实施方式1的变化例1的试样所具有的图案构成的俯视图。
图11是示意性表示实施方式1的变化例2的试样所具有的图案构成的俯视图。
图12是表示某一线条图案所具有的各种晶面的示意图。
图13(a)、(b)是示意性表示成为实施方式2的试样材料的SOI晶圆与试样所具有的线条图案的剖视图。
图14是示意性表示实施方式2的变化例1的试样的一例构成的俯视图。
图15是表示从实施方式2的变化例1的线条图案中获得的图像的信号强度分布的曲线图。
图16是表示实施方式3的线条图案的形成方法的一例过程的俯视图。
图17(a)、(b)是表示实施方式4的线条图案的形成方法的一例过程的剖视图。
图18(a)、(b)是表示实施方式4的线条图案的形成方法的一例过程的剖视图。
具体实施方式
以下，对于本发明，一边参照附图，一边详细进行说明。另外，本发明不受下述实施方式限定。而且，下述实施方式中的构成元件中，包含本领域技术人员容易设想或者实质上相同的构成元件。
另外，本说明书中，(hkl)表示确定的晶面，{hkl}表示等效的晶面，＜hkl＞表示等效的方向。
[实施方式1]以下，参照附图，对实施方式1详细进行说明。
(试样的构成例)图1是示意性表示实施方式1的试样1的一例构成的俯视图。试样1被用作例如长度测量SEM(CD-SEM：Critical Dimension Scanning Electron Microscope，临界尺寸扫描电子显微镜)等测量装置的校正用试样。
如图1所示，试样1是例如矩形平板。在试样1的主面上配置有图案10。图案10包括作为第1线条图案的线条图案11、作为第2线条图案的线条图案12、及作为第3线条图案的线条图案13。对于这些线条图案的详情随后叙述。
试样1是从例如将(110)面设为主面的硅制的150mm衬底或200mm衬底中以芯片状切取所得。因此，试样1的主面为(110)面。而且，沿着试样1的主面的方向为＜111＞方向，与主面正交的方向为＜110＞方向。
试样1是嵌入至例如具有镗孔1c的150mm衬底、200mm衬底、或300mm衬底等晶圆W中使用。由此，可分别在具有150mm衬底用途、200mm衬底用途、300mm衬底用途等不同的搬运系统的各种测量装置中使用试样1。
图2是示意性表示实施方式1的试样1所具有的图案10的构成的图。图2(a)～(c)是图案10的俯视图，图2(d)～(f)是图案10的立体图。
如图2所示，图案10所具有的线条图案11～13是分别具有多个线条的线条与间隔(LS)图案。多个线条在与硅具有的金刚石结构的晶体取向即＜111＞方向相交的方向上延伸。所谓与＜111＞方向相交的方向是例如与＜111＞方向正交的方向。而且，例如与＜111＞方向相交的方向也可不与＜111＞方向完全地正交。
更具体而言，线条图案11是线条图案11～13中在和与＜111＞方向正交的方向最接近的方向上延伸。线条图案12是相对线条图案11例如顺时针地旋转0.2°。线条图案13是相对线条图案11例如顺时针地旋转0.4°。
多个线条的上表面11t～13t包括试样1的主面即(110)面。多个线条的延伸方向的侧面11s～13s至少具有1个{111}晶面。线条图案11与＜111＞方向大致正交，且其侧面11s包括大致单一的1个{111}晶面。而且，线条图案11的侧面11s的粗糙度、即LER(Line EdgeRoughness)大致为零。
线条图案12是从与＜111＞方向正交的方向略微旋转。此情形时，在线条图案12的侧面12s，以结晶学上的周期呈现原子台阶12a。
此处，所谓原子台阶是指晶体表面上呈现的由1原子～数原子构成的原子层的阶差。原子台阶的大小由晶面决定。在硅的{111}面的情况下，由1原子构成的原子台阶为
Figure BDA0002387189510000031
(约0.3nm)。原子台阶的周期即为原子台阶的间隔，且因线条图案的延伸方向与晶体取向的偏离量而不同。当偏离量较大时，原子台阶的间隔变窄，当偏离量较小时，原子台阶的间隔变宽。
线条图案12因侧面12s的周期性原子台阶12a而具有规定的LER。例如当原子台阶12a由1原子构成时，线条图案12的LER为0.3nm，3σ为0.9nm。
线条图案13从与＜111＞方向正交的方向比线条图案12进而旋转。因此，在线条图案13的侧面13s，以比线条图案12短的周期呈现原子台阶13a。线条图案13具有例如与线条图案12相同的LER。
(试样的制造方法)其次，使用图3，对实施方式1的试样1的制造方法进行说明。
图3是表示实施方式1的试样1的制造方法的一例过程的示意图。
如图3(a)所示，以(110)面为主面的硅制晶圆1w中，形成用于条件设置的线条La～Le。线条La～Le是以对准标记MKs为基准，顺时针地以例如0.1°为单位旋转。也在各个线条La～Le中设置对准标记MKa～MKe。
如此的线条La～Le及对准标记MKa～MKe、MKs是通过利用例如电子束曝光等形成抗蚀图案，且以该抗蚀图案为掩模，利用KOH溶液等碱性刻蚀溶液，将晶圆1w湿刻蚀至规定深度而获得。
利用KOH溶液等的湿刻蚀中，湿刻蚀速度因晶面而不同。在各个线条La～Le的侧面上，出现湿刻蚀速度最慢的{111}晶面。原子台阶是因线条La～Le的延伸方向与理想的晶面方位略微偏离而产生。
确认如此获得的线条La～Le中哪一个线条La～Le具有和与＜111＞方向正交的方向最接近的延伸方向。即，选择未产生原子台阶者、或线条La～Le中原子台阶最少者即可。此处，线条Lb属于这种情况。在此情形时，以成为与线条Lb相同的旋转角度的方式形成线条图案11。
如图3(b)所示，在形成线条图案11时，使线条Lb中设置的对准标记MKb与成为基准的对准标记MKs对准，形成抗蚀图案，将晶圆1w进行湿刻蚀。
在形成线条图案12时，使从线条Lb旋转0.2°的线条Ld的对准标记MKd与对准标记MKs对准，形成抗蚀图案，将晶圆1w进行湿刻蚀。
在形成线条图案13时，使从线条Ld再旋转0.2°的线条的对准标记与对准标记MKs对准，形成抗蚀图案，将晶圆1w进行湿刻蚀。
由此，在各线条图案11～13的侧面出现{111}晶面。而且，根据从与＜111＞正交的方向起的旋转角度，在侧面不断地形成原子台阶。
通过以上方式，制造实施方式1的试样1。
(测量装置的构成例)接着，利用图4及图5，对使用试样1进行校正的测量装置200的构成例进行说明。图4是表示实施方式1的测量装置200的一例构成的示意图。测量装置200是例如作为测量图案的尺寸转换差或LER等的长度测量SEM而构成。
如图4所示，测量装置200具备：镜筒211，设置有作为电子束EB照射源的电子枪221；试样室212，配置有晶圆W；及控制部270，控制测量装置200的各部。
镜筒211是具备被封闭的上端部及为使电子束EB通过而开放的下端部的筒状。试样室212构成为能够收容晶圆W。镜筒211与试样室212以气密性密封的状态组合。镜筒211内及试样室212内以可利用未图示的泵等保持为减压的方式构成。
在镜筒211内，从上端部附近起依次设置有电子枪221、聚焦透镜231a、231b、线圈241a、241b、242a、242b、物镜232、及检测器251。
电子枪221朝向镜筒211内下方，照射电子束EB。从电子枪221照射的电子束EB以沿着镜筒211的长轴方向的方式行进。
聚焦透镜231a、231b是以镜筒211的光轴为中心卷绕成同心圆状的电磁线圈，且通过磁场使电子束EB聚焦。
线圈241a、241b、242a、242b是为使电子束EB偏转或为进行像散校正，而以2个为1组的电磁线圈，且相对于镜筒211的光轴相互对称地配置。
物镜232是以镜筒211的光轴为中心卷绕成同心圆状的电磁线圈，且通过磁场使朝向晶圆W射出的电子束EB聚焦。
检测器251检测从被射入电子束EB的晶圆W中产生的二次电子。
在试样室212内，设置有被载置晶圆W的晶圆载物台261。晶圆载物台261上安装有致动器262，该致动器262构成为能够前后左右地驱动晶圆载物台261。可通过驱动晶圆载物台261，而对晶圆W上的规定的点照射电子束EB，使之射入至晶圆W。
控制部270构成为具备CPU(Central Processing Unit，中央处理器)、RAM(RandomAccess Memory，随机存取存储器)、存储装置、及I/O端口等的计算机。
图5是表示实施方式1的测量装置200的控制部270具备的硬件构成的一例的框图。
如图1所示，测量装置200的控制部270具有：CPU201、作为存储装置的ROM(ReadOnly Memory，只读存储器)202、RAM203、显示部204、输入部205、及IO端口206。控制部270中，这些CPU201、ROM202、RAM203、显示部204、输入部205、及IO端口206经由总线而连接。
CPU201使用各种控制程序，通过测量装置200进行测量。而且，CPU201使用作为计算机程序的校正程序207，进行测量装置200的校正。校正程序207是可由计算机执行，且具有包含用以进行校正的多个命令的计算机可读取的记录介质的计算机程序产品。校正程序207中，该等多个命令使计算机执行测量装置200的校正处理。
显示部204是液晶监控器等显示装置，且基于来自CPU201的指示，显示测量装置200所得的测量结果或校正参数等。输入部205具备鼠标及键盘而构成，由用户将外部输入的测量或校正所需的参数等指示信息输入。对输入部205输入的指示信息被传送到CPU201。
IO端口206连接于电子枪221、聚焦透镜231a、231b、线圈241a、241b、242a、242b、物镜232、检测器251、及晶圆载物台261的致动器262等。
CPU201以遵循从ROM202等读出的控制程序的内容的方式，经由IO端口206，控制电子枪221、聚焦透镜231a、231b、线圈241a、241b、242a、242b、物镜232、检测器251、及晶圆载物台261的致动器262等。
校正程序207是与校正参数等一同地储存在ROM202内，且经由总线载入至RAM203。图5中，示出了校正程序207已载入至RAM203的状态。
CPU201执行载入至RAM203内的校正程序207。具体而言，控制部270中，按照由用户从输入部205输入的指示输入，CPU201从ROM202内将校正程序207读出后扩展到RAM203内的程序存储区域，执行各种校正处理。CPU201将该各种校正处理时产生的各种数据预先临时存储在RAM203内形成的数据存储区域。校正处理结束后，将校正参数更新。
由控制部270执行的校正程序207成为模块结构，且将它们载入到主存储装置上，并在主存储装置上生成。
(测量装置的校正方法)接着，利用图6～图9，对使用实施方式1的试样1实施的测量装置200的校正方法进行说明。
测量装置200的校正是对例如图案的LER及自相关长度(Correlation Length)ξ进行。自相关长度ξ是使相同周期结构以何种间隔重复的指标。就试样1具有的图案10的LER而言，自相关长度ξ相当于出现原子台阶的间隔。与试样1不同，在具有无规LER的实际图案的测量中，除了LER值其本身以外，自相关长度ξ也是重要参数之一，准确地校正该自相关长度ξ尤为重要。
试样1是具有规定的晶面、及利用出现在该晶面上的原子台阶的已知的LER及自相关长度ξ的校正用试样。而且，试样1具有的LER极小。可通过使用如此的试样1而精度良好地校正测量装置200。
图6是示意性表示实施方式1的试样1的图案10表示的LER的功率谱密度函数(PSD：Power Spectral Density Function)的曲线图。PSD表示连续信号在每一频带中具有的功率分布。
图6的曲线图的横轴是频率(f)，纵轴是PSD。而且，曲线图的实线是测量装置200获得的图案10的实测值，虚线表示实测值的准确度的容许范围。而且，曲线图的单点链线是将去除测量装置200中获得的图像的噪声成分所得的值绘制而成者。
图案10所具有的LER的自相关长度ξ可作为例如自曲线图的低频平坦区域的值下降1/e所得的点P1～P3中的频率的倒数求出。此处，「e」为自然对数的底。
如图6(a)所示，LER视为零且自相关长度ξ成为无限大的线条图案11的PSD理想情况下为三角函数。但是，因出现由测量装置200的图像引起的噪声成分，故获得以实线所示的值作为实测值。根据曲线图的点P1求得的自相关长度ξ也不会成为无限大。
如图6(b)所示，具有规定周期的原子台阶的线条图案12的PSD示出了比线条图案11的PSD平缓的斜率，根据点P2求得的自相关长度ξ变得小于线条图案11。
如图6(c)所示，具有更小周期的原子台阶的线条图案13的PSD示出了比线条图案12的PSD平缓的斜率，根据点P3求得的自相关长度ξ变得小于线条图案12。
图7是表示实施方式1的试样1及任意样品的线条图案11～13、A～C表示的LER及自相关长度ξ的一例实测值的曲线图。
图7(a)是线条图案11～13的LER的曲线图，实线表示实测值，虚线表示实测值的准确度的容许范围。曲线图的横轴表示各线条图案11～13，曲线图的纵轴为LER。图7(b)是线条图案11～13自相关长度ξ的曲线图，实线表示实测值，虚线表示实测值的准确度的容许范围。曲线图的横轴表示各线条图案11～13，曲线图的纵轴为自相关长度ξ。图7(c)是任意样品的线条图案A～C的LER的曲线图，实线表示实测值，虚线表示实测值的准确度的容许范围。曲线图的横轴表示各线条图案A～C，曲线图的纵轴为LER。
在图7(a)(b)的例中，线条图案12、13的LER及自相关长度ξ的实测值进入容许范围内。然而，线条图案11的LER及自相关长度ξ的实测值均偏离容许范围。即，图7(a)(b)的例中，判断测量装置200必须校正LER为无限小、即近似为零时的测量值。
若在如此的状态下，测量作为任意样品的实际样品的线条图案A～C的LER，则如图7(c)所示，LER较小侧的线条图案A的实测值仍然偏离容许范围。
图8是表示实施方式1的试样1及任意样品的线条图案11～13、A～C表示的LER及自相关长度ξ校正后的一例实测值的曲线图。
图8(a)是线条图案11～13的LER的曲线图，实线表示测量装置200校正后的实测值，虚线表示实测值的准确度的容许范围。曲线图的横轴表示各线条图案11～13，曲线图的纵轴为LER。图8(b)是线条图案11～13自相关长度ξ的曲线图，实线表示测量装置200校正后的实测值，虚线表示实测值的准确度的容许范围。曲线图的横轴表示各线条图案11～13，曲线图的纵轴为自相关长度ξ。图8(c)是任意样品的线条图案A～C的LER的曲线图，实线表示实测值，虚线表示实测值的准确度的容许范围。曲线图的横轴表示各线条图案A～C，曲线图的纵轴为LER。
如图8(a)(b)所示，线条图案11～13的所有绘图进入容许范围内。通过使用具有已知的LER及自相关长度ξ的试样1进行校正，在测量装置200中，如图8(c)所示，可高精度地测量此后具有未知且无规的LER及自相关长度ξ的样品。
另外，图7中，示出了测量装置200的实测值随着LER变小，并且自相关长度ξ变大而不断偏离的例子，但试样1中可确定的测量装置的实测值的偏离倾向不限于此。存在因测量装置，导致实测值随着LER变大或自相关长度ξ变小而偏离的情况、或实测值在确定的LER及自相关长度ξ中偏离的情况等，而若使用试样1则可掌握这些倾向。
图9是表示利用实施方式1的试样1的测量装置200的校正方法的一例过程的流程图。
如图9所示，利用测量装置200，测量试样1的各线条图案11～13，获得LER及自相关长度ξ的实测值(步骤S101)。
判定获得的实测值的准确度是否在容许范围内(步骤S102)。
在实测值的准确度不在容许范围内时(步骤S102：No(否))，进行测量装置200的校正(步骤S103)。
在测量装置200校正后，重新测量试样1的各线条图案11～13，获得LER及自相关长度ξ的实测值(步骤S104)。
判定获得的实测值的准确度是否在容许范围内(步骤S102)。当实测值的准确度在容许范围内时(步骤S102：Yes(是))，结束处理。
通过以上处理，利用实施方式1的试样1校正测量装置200结束。
(比较例)利用长度测量SEM等测量装置测量所得的LER存在因噪声影响而被较大地预估的倾向。因此，作为比较例的构成，提议通过测量装置的校正在软件上去除噪声成分的计算方法。
然而，计算方法未定，导致使用相同样品测量所得的LER及自相关长度ξ的值不同。而且，尚不存在具有已知的LER及自相关长度ξ的标准试样，从而存在无法验证所得的LER及自相关长度ξ的准确度之类各种课题。就标准试样而言，可认为愈发需要可测量未来需求的2nm以下的LER之类的试样。
然而，在使用光学光刻或电子束光刻的精细加工中，有意地制作具有2nm以下LER的标准试样极为困难。
根据实施方式1的试样1，配备在与＜111＞方向相交的方向上延伸且延伸方向的侧面具有至少1个{111}晶面的线条图案11～13。由此，获得具有已知的LER及自相关长度ξ的试样1。由于源自原子台阶的LER极其微小，因此，试样1可基于例如1nm左右的LER，校正测量装置200。
根据实施方式1的试样1，将试样1嵌入至各种大小的晶圆W中使用。由此，可在各种测量装置200中共通地使用试样1。由此，无论在何种测量装置200中，均可以对于相同样品获得同一测量结果的方式，校正这些测量装置200。
另外，实施方式1的试样1是芯片状，且设为嵌入至晶圆W使用，但不限于此。也可在晶圆1w上形成图案10之后，不切为芯片，而是直接用于测量装置200中的测量及校正。
而且，如上所述，原子台阶可以1原子～数原子构成，且可通过调整构成原子台阶的原子数来应对各种LER。如上所述，当原子台阶的构成原子为1原子时，LER为0.3nm(3σ为0.9nm)。当原子台阶的构成原子为2原子时，原子台阶的阶差为
Figure BDA0002387189510000091
LER为0.6nm(3σ为1.8nm)。
原子台阶的构成原子数可通过增大线条图案的旋转角度而增加。即，容易出现与＜111＞方向的正交方向偏离越大则阶差越大的原子台阶。由此，也可在缩小方向上调整原子台阶的间隔、即自相关长度ξ。
原子台阶的阶差或间隔可利用刻蚀液或湿刻蚀的条件等进行控制。
而且，作为试样材料且以(110)面为主面的晶圆也可为不仅具有硅，而且具有GaAs或GaSn等闪锌矿(Zincblende)结构晶体的多元晶体的晶圆。例如，在GaAs的情况下，晶格间距与硅略微不同，GaAs的{111}晶面的面间距为
Figure BDA0002387189510000092
略微大于硅。如此，也可通过多种地选定晶圆材料，控制LER的大小。
(变化例1)接着，使用图10，对实施方式1的变化例1的试样2进行说明。图10是示意性表示实施方式1的变化例1的试样2所具有的图案20的构成的俯视图。变化例1的试样2与所述实施方式1的试样1的不同之处在于LER的周期无规。
如图10所示，在试样2的(110)面即主面配置有图案20。图案20包含作为第1线条图案的线条图案21、作为第2线条图案的线条图案22、及作为第3线条图案的线条图案23。
线条图案21～23在与＜111＞方向大致正交的方向上延伸。即，作为线条图案21～23的基础的图案是与所述实施方式1的线条图案11同样地构成，且LER近似为零，自相关长度ξ原理上为无限大。
以如此的线条图案为基础，将具有无规周期的LER导入至线条图案22、23。如此的线条图案22、23可通过利用例如灰化或干刻蚀等，使线条图案22、23的侧面变得粗糙，设置微小的凹凸22c、23c而形成。
而且，线条图案23具有比线条图案22大的LER。LER可通过使灰化或干刻蚀的条件不同来调整。例如，若为灰化，则可通过提高等离子体产生用电压，或延长处理时间，而获得更大的LER。若为干刻蚀，则除了所述方法以外，也可通过将具有规定LER的抗蚀图案作为掩模，选择性地进行刻蚀而获得不同的LER。
要想将线条图案22、23的LER及自相关长度ξ设为已知，则例如预先在使用的灰化或干刻蚀的每一个条件下，利用透射电子显微镜(TEM：Transmission ElectronMicroscope)等观测由这些条件制成的虚拟图案等，获得LER及自相关长度ξ的值即可。
另外，线条图案21中，设有未进行灰化或干刻蚀等保持初始状态的镜面。
(变化例2)接着，使用图11，对实施方式1的变化例2的试样3进行说明。图11是示意性表示实施方式1的变化例2的试样3所具有的图案30的构成的俯视图。变化例2的试样3与所述变化例1的试样2的不同之处在于LER的导入方法。
如图11所示，在试样3的(110)面即主面配置有图案30。图案30包含作为第1线条图案的线条图案31、作为第2线条图案的线条图案32、及作为第3线条图案的线条图案33。
线条图案31～33在与＜111＞方向大致正交的方向上延伸。即，作为线条图案31～33的基础的图案是与所述实施方式1的线条图案11同样地构成，且LER近似为零，自相关长度ξ原理上为无限大。
以如此的线条图案为基础，在线条图案32、33中，利用微粒32p、33p，导入具有无规周期的LER。即，使粒子尺寸已知的微粒32p、33p附着在各个线条图案32、33。附着在线条图案33上的微粒33p设为粒子尺寸大于附着在线条图案32上的微粒32p。
另外，线条图案31中，设有未使微粒附着而保持初始状态的镜面。
[实施方式2]以下，参照附图，对实施方式2详细进行说明。实施方式2与所述实施方式1的构成的不同之处在于将SOI(Silicon On Insulator，绝缘衬底上的硅)晶圆用作作为试样材料的衬底。
图12是表示某一线条图案40所具有的各种晶面的示意图。线条图案40具有在以(110)面为主面的衬底上以与＜111＞方向大致正交的方向延伸的线条。
如图12所示，线条图案40在相对于作为(110)面的上表面41大致垂直的作为{111}晶面的侧面42与作为(110)面的底面43的接合部分具有侧缘部44。侧缘部44是形成线条图案40时出现的其他{111}晶面(参考文献：Micro and Nano Engineering3(2019)44-49)。侧缘部44的{111}晶面具有与侧面42的{111}晶面不同的角度。
例如在测量装置200等进行测量时、显微镜的焦深较深时等，存在像所述侧缘部44那样倾斜的{111}晶面映入图像中，线条图案40的轮廓变得不清晰的情况。
以下所述的实施方式2的构成是抑制形成倾斜的{111}晶面。
(试样的制造方法)图13是示意性表示作为实施方式2的试样材料的SOI晶圆5w与试样具有的线条图案51的剖视图。
如图13(a)所示，SOI晶圆5w具有包含硅等的衬底50sb、包含氧化硅层等绝缘层的氧化物埋层50bx、及包含硅层等的活性层50ac。
活性层50ac具有以(110)面为主面的晶体结构。当SOI晶圆5w以例如SIMOX(Separation by IMplantation of Oxygen，注氧隔离)方式制作时，衬底50sb也成为(110)晶体。当衬底50sb为(110)晶体时，具有解理等加工容易进行等优点。
然而，衬底50sb不必一定具有(110)晶体结构。例如，在以贴合方式制作SOI晶圆时，也存在衬底具有(110)晶体以外的晶体结构的情况。
可通过使用SOI晶圆5w，在SOI晶圆5w的活性层50ac形成线条而获得线条图案51。
如图13(b)所示，作为第1线条图案的线条图案51成为底面51b到达氧化物埋层50bx的线条与间隔图案。线条图案51在例如与活性层50ac的晶体取向即＜110＞方向大致正交的方向上延伸。
在KOH溶液等的湿刻蚀中，相对于作为硅等的活性层50ac，作为氧化硅层等的氧化物埋层50bx几乎未被刻蚀而具有较高的选择比。利用该高选择比，持续进行湿刻蚀，直到图12所示的侧缘部44的{111}晶面那样的倾斜面消失为止，由此，获得无倾斜面的线条图案51。
对于使用如此的SOI晶圆5w的试样，可适应所述实施方式1及其变化例1、2的构成。即，以线条图案51为基础，形成从＜110＞方向的正交方向有意错开延伸的第2及第3线条图案，由此，获得相当于所述实施方式1的试样。而且，以线条图案51为基础，形成通过干刻蚀等使侧面变得粗糙的第2及第3线条图案，由此，获得相当于所述实施方式1的变化例1的试样。而且，以线条图案51为基础，形成附着有粒子尺寸已知的微粒的第2及第3线条图案，由此，获得相当于所述实施方式1的变化例2的试样。
另外，可通过SOI晶圆的制作条件、或制作后的研磨处理等，多种地调整活性层的厚度。也可使用具有厚膜活性层的SOI晶圆，通过干刻蚀与湿刻蚀的复合处理形成线条图案。
干刻蚀在形成垂直性较高的深槽的方面优异。然而，并未在干刻蚀形成的加工面出现完整的晶面。另一方面，在使用KOH溶液等的湿刻蚀中，虽加工面成为大致完整的晶面，但湿刻蚀是各向同性地进行刻蚀，故不适合形成窄间距的图案。
因此，利用干刻蚀将厚膜活性层刻蚀到触及氧化物埋层为止，此后，使用KOH溶液等进行湿刻蚀，由此，便可缩短湿刻蚀的处理时间，从而可抑制线条图案的间距变宽。由此，便可形成侧面具有{111}晶面的窄间距线条图案。
在形成窄间距线条图案时，也可采用金属催化刻蚀法(MacEtch：Metal-AssistedChemical Etching)等更高深宽比图案的加工性优异的方法。
(变化例1)接着，使用图14及图15，对实施方式2的变化例1的试样6进行说明。变化例1的试样6与所述实施方式2的不同之处在于具备电气状态不同的线条图案61a～63a、61f～63f。
图14是示意性表示实施方式2的变化例1的试样6的一例构成的俯视图。如图14所示，变化例1的试样6也包含SOI晶圆，且具备配置在氧化物埋层60bx上的图案60。图案60包括线条图案61a～63a、61f～63f。
作为第1线条图案的线条图案61a、61f在与＜110＞方向大致正交的方向上延伸，且具有实质上视为零的LER、及实质上无限大的自相关长度ξ。在作为第2线条图案的线条图案62a、62f、及作为第3线条图案的线条图案63a、63f中，通过所述实施方式1及其变化例1、2的至少任一方法，导入有具有规定的自相关长度ξ的LER。
而且，线条图案61f～63f因配置在作为绝缘层的氧化物埋层60bx上而成为浮置状态。线条图案61a～63a连接于接地线64而成为接地状态。由此，可分析测量装置的电子束造成的带电对测量机制带来的影响。
但是，线条图案61a～63a也可通过除此以外的方法设为接地状态。例如，可通过与SOI晶圆的衬底物理性接触，而将线条图案61a～63a设为接地状态。而且，若线条图案61a～63a的体积充分大，则电容也变大，从而可忽视带电影响。
图15是表示从实施方式2的变化例1的线条图案61a、61f中获得的图像的信号强度分布的曲线图。曲线图的横轴是线条图案61a、61f的与延伸方向正交的方向的截面上的测量位置，曲线图的纵轴为信号强度。
如图15所示，浮置状态下带电的线条图案61f的线宽测量出比接地状态的线条图案61a的线宽大(参考文献：Journal of Vacuum Science&Technology B36,06J502(2018))。若在未带电状态下测量线条图案61a、61f，则这些信号强度分布大致一致，判定这些为相等的线宽。因此，判定图15的曲线图的信号强度分布的差异是受到带电影响。
根据实施方式2的变化例1的试样6，可获知处于带电影响下的图案的测量结果的准确度及精度，从而也可评估测量装置中的带电应对技术。
(变化例2)也可将所述实施方式2及其变化例1的构成改用于缺陷检查装置的校正用试样。作为测量装置的缺陷检查装置是通过例如比较相邻裸晶彼此的图案而检测针点缺陷或针孔缺陷等缺陷的装置。
在缺陷检查装置中，有时通过评估将有意地使作为缺陷检查装置的检测对象的针点缺陷或针孔缺陷等的尺寸变化的被称为程序缺陷的缺陷导入所得的图案，判定能否准确地检测规定尺寸的缺陷。判定结果用于缺陷检查装置的校正。
然而，用于判定的图案若具有规定大小以上的LER，则成为扰乱缺陷检查装置中的评估的主要因素。
因此，如图16所示，可通过以实施方式2的线条图案51为基础，形成无程序缺陷的线条图案61ie及导入程序缺陷65p的线条图案65ie，而在成为扰乱主要因素的LER实质上为零的状态下，进行缺陷检查装置的评估。而且，在导入程序缺陷65p时，也可无需考虑LER的影响而将程序缺陷65p设为例如约2nm以下的微小尺寸。
而且，也可通过以所述变化例1的线条图案61a、61f为基础，形成无程序缺陷的线条图案及导入程序缺陷的线条图案，而分析带电影响带给缺陷检查装置的影响。
[实施方式3]以下，参照附图，对实施方式3详细进行说明。实施方式3的构成与所述实施方式1、2的不同之处在于通过晶体生长形成侧壁上具有规定晶面的线条图案。
(试样的制造方法)图17是表示实施方式3的线条图案71的形成方法的一例过程的俯视图。
图17(a)是利用光学光刻或电子束光刻等光刻技术及反应性离子刻蚀(RIE：Reactive Ion Etching)等干刻蚀技术形成的线条图案71p。线条图案71p在与＜110＞方向大致正交的方向上延伸。
如图17(a)所示，利用光刻及干刻蚀形成的线条图案71p存在例如因被转印抗蚀图案所具有的LER，或由干刻蚀造成侧壁粗糙而在侧面形成凹凸71c，导致线条图案71p的LER变大的情况。
接着，在线条图案71p的上表面形成绝缘层等保护层(未图示)。在形成线条图案71p时，可为了辅助抗蚀图案等而预先形成硬掩模，并将其改用作保护层。
接着，使用液相生长技术等，对线条图案71p进行晶体生长。液相生长技术是在接近平衡状态的状态下进行晶体生长，故容易形成作为最稳定面的{111}晶面。线条图案71p上表面因保护层的存在而几乎不进行晶体生长。
而且，通过调整溶液或熔液的温度，而并行地进行溶解或熔融等刻蚀与晶体生长两者。由此，可一面抑制线条图案71p的线宽粗细，一面主要在线条图案71p侧面进行晶体生长。
具体而言，通过使溶液或熔液的温度略微高于平衡温度，首先进行刻蚀。此时，使类似线条图案71p侧面的凹凸71c那样曲率半径较小的部分优先地进行刻蚀。此后，为避免线宽变得过细，而降低溶液或熔液的温度，进行晶体生长。
线条图案71p的侧面被大致完整的{111}晶面覆盖后，结束液相生长。此后，从线条图案71p的上表面，将未图示的保护层去除。
图17(b)是以上获得的作为第1线条图案的线条图案71。线条图案71具有作为{111}晶面的侧面71s，且具有实质上视为零的LER、及实质上无限大的自相关长度ξ。
以线条图案71为基础，利用所述实施方式1及其变化例1、2的至少任一方法，形成具有规定自相关长度ξ且导入有LER的第2及第3线条图案，由此，获得实施方式3的试样。
另外，在采用光刻技术与干刻蚀技术的加工中，也可制作例如半间距为20nm以下的精细图案。此外，使用例如电子束光刻技术或双重图案化技术即可。双重图案化技术是利用双重曝光，在以1次曝光形成的抗蚀图案之间，通过再1次曝光形成新抗蚀图案的技术。
根据实施方式3的试样，可知例如半间距为20nm以下的精细线条图案71中的测量结果的准确度及精度。可通过将此试样运用于测量装置的校正，而提升精细图案中的测量精度。
另外，作为实施方式3的试样的材料，可采用硅晶圆及SOI晶圆中的任一个。
(变化例)也可取代实施方式3中的液相生长技术，而采用作为变化例的分子束外延(MBE：Molecular Beam Epitaxy)技术或有机金属气相沉积(MOCVD：Metal OrganicChemical Vapor Deposition)技术等气相沉积技术。
在气相沉积技术中，晶体生长的速度慢于液相生长技术，线宽控制较为容易。而且，利用晶体生长的条件，不仅能形成作为最稳定面的{111}晶面，而且也能形成如{110}晶面或{100}晶面那样的准稳定面。所得的晶面也较大地依赖晶体生长的基底的晶体取向。可利用此情况，例如在干刻蚀后预先使线条图案的上表面即(110)面露出，由此，建立(110)面容易在上表面生长且{111}晶面容易在侧面生长的状态。
另外，在使用气相沉积技术时，优选预先使干刻蚀后的线条图案的线宽变窄。在使用电子束光刻或极紫外线(EUV：Extreme Ultraviolet)的光刻中，大多使用负抗蚀剂。在此情形时，容易使线条宽度(线宽)变得窄于间隔宽度。由此，利用气相沉积，即便线宽较粗，也能获得期待的线宽的线条图案。
作为变化例的试样的材料，也可使用硅晶圆及SOI晶圆中的任一个。
[实施方式4]以下，参照附图，对实施方式4详细进行说明。实施方式4的构成与所述的实施方式1～3的不同之处在于使线条图案更加精细化。
(试样的制造方法)图18是表示实施方式4的线条图案81的形成方法的一例过程的剖视图。
如图18(a)所示，在例如以(110)面为主面的晶圆8w上，形成氧化硅层等的掩模图案80ox。掩模图案80ox形成为在与晶圆8w的＜110＞方向大致正交的方向上延伸。
为形成掩模图案80ox，可采用例如作为负型电子束抗蚀剂的HSQ(HydrogenSilsesquixane，氢基倍半硅氧烷)抗蚀剂。HSQ抗蚀剂被称为当前精细加工性最优异的材料，也有报告称能实现半间距为10nm左右，或者若为孤立图案则能实现线宽为数nm。
HSQ抗蚀剂为硅系抗蚀剂，在图案化后经退火处理而SiO2化。HSQ抗蚀剂的图案化是通过例如电子束光刻等来进行。通过使用HSQ抗蚀剂，能够相对容易地获得氧化硅层等的精细掩模图案80ox。
接着，对于形成有掩模图案80ox的晶圆8w，利用液相生长技术或气相沉积技术进行晶体生长。晶体是在从掩模图案80ox露出的晶圆8w的(110)面上选择性地生长。若晶体的上表面超过掩模图案80ox的高度，则晶体也略微在横方向上伸展。此时，晶体的上表面成为作为基底的与晶圆8w的主面相同的(110)面。晶体的侧面成为作为最稳定面的{111}晶面。另外，在使用液相生长技术时，也有在晶体上表面形成{111}晶面的情况。此时，利用化学机械研磨(CMP：Chemical Mechanical Polishing)技术，使晶体上表面平坦化。
图18(b)是以上获得的作为第1线条图案的线条图案81。线条图案81包含通过晶体生长获得的晶体80gr，具有作为{111}晶面的侧面81s，且具有实质上视为零的LER、及实质上无限大的自相关长度ξ。
以线条图案81为基础，利用所述实施方式1及其变化例1、2的至少任一方法，形成具有规定的自相关长度ξ且导入有LER的第2及第3线条图案，由此，获得实施方式4的试样。
以上，以线条图案81为基础，形成从＜110＞方向的正交方向有意地错开延伸的第2及第3线条图案时，晶圆8w主面的(110)面成为籽晶。因此，从此处生长的晶体的侧面成为{111}晶面，从而形成具有结晶学意义的周期的原子台阶。
另外，作为实施方式4的试样的材料，可使用硅晶圆及SOI晶圆中的任一个。
那么，也可如所述实施方式3、4那样，将程序缺陷导入至采用晶体生长的线条图案71、81等，设为缺陷检查装置的校正用试样。当仅由例如刻蚀形成程序缺陷时，因在程序缺陷的侧面出现高指数面，导致刻蚀速度较大，从而程序缺陷的大小控制较为困难。如上所述，若采用晶体生长，则可在程序缺陷的侧面形成{111}晶面，从而程序缺陷的大小控制变得容易。
已对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出，并不意图限定发明的范围。这些新颖的实施方式可以其它多种方式实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书中记载的发明及其均等的范围内。

Claims (11)

1.一种衬底，具有在与＜111＞方向相交的方向上延伸且延伸方向的侧面具有至少1个{111}晶面的第1及第2线条图案，且所述第1线条图案的所述侧面具有的第1粗糙度小于规定值，所述第2线条图案的所述侧面具有大于所述第1粗糙度的第2粗糙度。
2.根据权利要求1所述的衬底，其中所述第1线条图案在比所述第2线条图案更接近与＜111＞方向正交的方向的第1方向上延伸，所述第2线条图案在相对所述第1线条图案的所述延伸方向斜交的第2方向上延伸，所述第2线条图案的所述侧面具有以第1周期呈现的原子台阶。
3.根据权利要求1所述的衬底，其中所述第1线条图案的所述侧面为镜面，且所述第2线条图案的所述侧面具有无规凹凸。
4.根据权利要求1所述的衬底，其中在所述第2线条图案的所述侧面，附着有具有第1径的微粒。
5.根据权利要求1至4中任一项所述的衬底，其中所述第1及第2线条图案配置在以(110)面为主面的衬底，且所述第1及第2线条图案的上表面包含所述衬底的所述主面。
6.根据权利要求1至4中任一项所述的衬底，其中所述第1及第2线条图案配置在以(110)面为主面的衬底上，且所述第1及第2线条图案的下表面与所述衬底的所述主面相接。
7.根据权利要求6所述的衬底，其中在所述衬底上配置有将所述衬底的一部分覆盖的绝缘层，且所述第1及第2线条图案配置在从所述绝缘层露出的所述衬底上。
8.根据权利要求1至4中任一项所述的衬底，其中所述第1及第2线条图案配置在绝缘层上。
9.根据权利要求8所述的衬底，其中各个所述第1及第2线条图案的一部分为浮置状态，且各个所述第1及第2线条图案的其他一部分为接地状态。
10.一种图案，具有在与＜111＞方向相交的方向上延伸且延伸方向的侧面具有至少1个{111}晶面的第1及第2线条图案，且所述第1线条图案的所述侧面具有的第1粗糙度小于规定值，所述第2线条图案的所述侧面具有大于所述第1粗糙度的第2粗糙度。
11.一种测量装置的校正方法，分别利用测量装置测量如下试样，且基于测量结果，进行所述测量装置的校正，所述试样具有在与＜111＞方向相交的方向上延伸且延伸方向的侧面具有至少1个{111}晶面的第1及第2线条图案，且所述第1线条图案的所述侧面具有的第1粗糙度小于规定值，所述第2线条图案的所述侧面具有大于所述第1粗糙度的第2粗糙度，或者将程序缺陷导入至具有所述第1粗糙度的侧面而成。
CN202010102055.9A 2019-09-17 2020-02-19 衬底、图案、及测量装置的校正方法 Active CN112525116B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019168052A JP7267882B2 (ja) 2019-09-17 2019-09-17 基板、パターン、及び計測装置の較正方法
JP2019-168052 2019-09-17

Publications (2)

Publication Number Publication Date
CN112525116A true CN112525116A (zh) 2021-03-19
CN112525116B CN112525116B (zh) 2023-03-10

Family

ID=69960170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010102055.9A Active CN112525116B (zh) 2019-09-17 2020-02-19 衬底、图案、及测量装置的校正方法

Country Status (5)

Country Link
US (1) US11549807B2 (zh)
JP (1) JP7267882B2 (zh)
CN (1) CN112525116B (zh)
BE (1) BE1027584B1 (zh)
TW (1) TWI742525B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326247A (ja) * 1998-05-15 1999-11-26 Toshiba Corp 基板検査装置およびこれを備えた基板検査システム並びに基板検査方法
JP2003262947A (ja) * 2002-03-08 2003-09-19 Semiconductor Leading Edge Technologies Inc エッジ粗さ解析用レチクル、およびそれを用いたエッジ粗さ解析方法
US20080165367A1 (en) * 2007-01-10 2008-07-10 Tokyo Electron Limited Roughness evaluation method and system
CN102324398A (zh) * 2007-06-20 2012-01-18 株式会社半导体能源研究所 半导体衬底的制造方法、半导体装置及其制造方法
US20120104254A1 (en) * 2009-01-28 2012-05-03 Chie Shishido Charged particle beam device
CN109073995A (zh) * 2016-03-01 2018-12-21 Asml荷兰有限公司 用于确定图案化工艺的参数的方法和设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797732B2 (ja) 1991-03-01 1998-09-17 日立電線株式会社 Ｉｃパッケージ
JP2705338B2 (ja) * 1991-03-18 1998-01-28 富士通株式会社 測長ｓｅｍ用基準サンプルの製造方法
JP2649475B2 (ja) 1993-04-30 1997-09-03 住友シチックス株式会社 測定精度校正用標準試料とその製造方法
JP4287671B2 (ja) 2003-02-19 2009-07-01 株式会社日立ハイテクノロジーズ 測長用標準部材およびその作製方法、並びにそれを用いた電子ビーム測長装置
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007139575A (ja) 2005-11-18 2007-06-07 Hitachi High-Technologies Corp 測長校正用標準部材及びその作製方法及びこれを用いた校正方法及び装置
JP2008031027A (ja) 2006-06-28 2008-02-14 Namiki Precision Jewel Co Ltd サファイヤ単結晶基板
JP4461154B2 (ja) * 2007-05-15 2010-05-12 株式会社東芝 半導体装置
JP2008311439A (ja) * 2007-06-14 2008-12-25 Fujitsu Microelectronics Ltd 半導体装置およびその導体配線の接続検査方法
JP4287891B2 (ja) 2007-12-20 2009-07-01 株式会社日立ハイテクノロジーズ 測長用標準部材及びそれを用いた電子ビーム測長装置
US8134169B2 (en) * 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
JP5071815B2 (ja) 2008-08-29 2012-11-14 独立行政法人産業技術総合研究所 ナノメートルスケールの計測標準試料およびナノメートルスケールの計測標準試料を用いた走査型顕微鏡の校正方法
US8373113B2 (en) * 2008-11-05 2013-02-12 Hitachi High-Technologies Corporation Calibration standard member, method for manufacturing the member and scanning electronic microscope using the member
EP2778649B1 (en) 2011-11-11 2022-01-05 Kwansei Gakuin Educational Foundation Method for manufacturing a nanometer standard prototype
JP7000944B2 (ja) 2018-03-23 2022-01-19 マツダ株式会社 ソレノイドバルブの取付構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326247A (ja) * 1998-05-15 1999-11-26 Toshiba Corp 基板検査装置およびこれを備えた基板検査システム並びに基板検査方法
JP2003262947A (ja) * 2002-03-08 2003-09-19 Semiconductor Leading Edge Technologies Inc エッジ粗さ解析用レチクル、およびそれを用いたエッジ粗さ解析方法
US20080165367A1 (en) * 2007-01-10 2008-07-10 Tokyo Electron Limited Roughness evaluation method and system
CN102324398A (zh) * 2007-06-20 2012-01-18 株式会社半导体能源研究所 半导体衬底的制造方法、半导体装置及其制造方法
US20120104254A1 (en) * 2009-01-28 2012-05-03 Chie Shishido Charged particle beam device
CN109073995A (zh) * 2016-03-01 2018-12-21 Asml荷兰有限公司 用于确定图案化工艺的参数的方法和设备

Also Published As

Publication number Publication date
CN112525116B (zh) 2023-03-10
TWI742525B (zh) 2021-10-11
JP2021048156A (ja) 2021-03-25
US20210082662A1 (en) 2021-03-18
US11549807B2 (en) 2023-01-10
JP7267882B2 (ja) 2023-05-02
TW202114132A (zh) 2021-04-01
BE1027584B1 (de) 2021-04-16
BE1027584A1 (de) 2021-04-09

Similar Documents

Publication Publication Date Title
US10811256B2 (en) Method for etching a carbon-containing feature
US8193005B1 (en) MEMS process method for high aspect ratio structures
US7612334B2 (en) Standard reference component for calibration, fabrication method for the same, and scanning electron microscope using the same
Yamazaki et al. 5-nm-order electron-beam lithography for nanodevice fabrication
KR102253295B1 (ko) 기존 토포그래피 위에 평탄화된 에칭 마스크 구조를 형성하는 방법
US20110027998A1 (en) Method of Manufacturing A Nano Structure By Etching, Using A Substrate Containing Silicon
US9759998B2 (en) Efficient solution for removing EUV native defects
US20230352445A1 (en) Wafer bonding alignment
CN112525116B (zh) 衬底、图案、及测量装置的校正方法
US20090039056A1 (en) Planarizing method
US20070200174A1 (en) SOI substrate, mask blank for charged particle beam exposure, and mask for charged particle beam exposure
TW201801172A (zh) 選擇性蝕刻奈米結構之方法
JP5011774B2 (ja) 転写マスクブランク及び転写マスク並びにパターン露光方法
US7674350B2 (en) Feature dimension control in a manufacturing process
JP2010271228A (ja) 電子顕微鏡装置の寸法校正用標準部材、その製造方法、およびそれを用いた電子顕微鏡装置の校正方法
US7989228B2 (en) Method and structure for sample preparation for scanning electron microscopes in integrated circuit manufacturing
Yamazaki et al. Electron-beam diameter measurement using a knife edge with a visor for scattering electrons
US6521138B2 (en) Method for measuring width of bottom under cut during etching process
Tao et al. Optical improvement of photonic devices fabricated by Ga+ focused ion beam micromachining
JP4251002B2 (ja) ステンシルマスク用基板およびステンシルマスク用基板の製造方法
JP2006239787A (ja) 微細構造作製方法及び装置
Dixson et al. Single crystal critical dimension reference materials (SCCDRM): process optimization for the next generation of standards
Sutikno et al. A systematic dry etching process for profile control of quantum dots and nanoconstrictions
Racette Status of x-ray mask development at the IBM Advanced Mask Facility
Hopman et al. Realization of two-dimensional air-bridge silicon photonic crystals by focused ion beam, milling, and nanopolishing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant