TW202114132A - 基板、圖形、及測量裝置之校正方法 - Google Patents

基板、圖形、及測量裝置之校正方法 Download PDF

Info

Publication number
TW202114132A
TW202114132A TW109103027A TW109103027A TW202114132A TW 202114132 A TW202114132 A TW 202114132A TW 109103027 A TW109103027 A TW 109103027A TW 109103027 A TW109103027 A TW 109103027A TW 202114132 A TW202114132 A TW 202114132A
Authority
TW
Taiwan
Prior art keywords
pattern
linear
substrate
linear pattern
sample
Prior art date
Application number
TW109103027A
Other languages
English (en)
Other versions
TWI742525B (zh
Inventor
飯田晋
田中聡
内山貴之
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202114132A publication Critical patent/TW202114132A/zh
Application granted granted Critical
Publication of TWI742525B publication Critical patent/TWI742525B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G01B15/08—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons for measuring roughness or irregularity of surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/261—Details
    • H01J37/263—Contrast, resolution or power of penetration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2814—Measurement of surface topography
    • H01J2237/2816—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/282—Determination of microscope properties
    • H01J2237/2826—Calibration

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

實施形態之圖案具有於與＜111＞方向相交之方向上延伸且延伸方向之側面具有至少1個{111}晶面之第1及第2線型圖案，且第1線型圖案之側面具有之第1粗糙度未達特定值，第2線型圖案之側面具有大於第1粗糙度之第2粗糙度。

Description

基板、圖形、及測量裝置之校正方法
本發明之實施形態係關於一種基板、圖案、及計測裝置之校正方法。
圖案之延伸方向之粗糙度即LER(Line Edge Roughness，線邊緣粗糙度)對半導體裝置之特性影響較大。於基於長度量測SEM等計測裝置之計測，運算LER之時候，必須藉由校正，將計測裝置之雜訊去除。 1個實施形態提供一種可使計測裝置之校正精度提昇之基板、圖案、及計測裝置之校正方法。
實施形態之圖案具有於與＜111＞方向相交之方向上延伸且延伸方向之側面具有至少1個{111}晶面之第1及第2線型圖案，且上述第1線型圖案之上述側面具有之第1粗糙度未達特定值，上述第2線型圖案之上述側面具有大於上述第1粗糙度之第2粗糙度。
以下，對於本發明，一邊參照圖式，一邊詳細進行說明。再者，本發明不受下述實施形態限定。又，下述實施形態中之構成要素中，包含本領域技術人員容易設想或者實質上相同者。
再者，本說明書中，(hkl)表示確定之晶面，{hkl}表示等效之晶面，＜hkl＞表示等效之方向。
[實施形態1] 以下，參照圖式，對實施形態1詳細進行說明。
(試樣之構成例) 圖1係模式性表示實施形態1之試樣1之構成之一例之俯視圖。試樣1係用作例如長度量測SEM(CD-SEM：Critical Dimension Scanning Electron Microscope，臨界尺寸掃描電子顯微鏡)等計測裝置之校正用試樣。
如圖1所示，試樣1係例如矩形平板。於試樣1之主面上配置有圖案10。圖案10包括作為第1線型圖案之線型圖案11、作為第2線型圖案之線型圖案12、及作為第3線型圖案之線型圖案13。對於該等線型圖案之詳情隨後敍述。
試樣1係從例如將(110)面設為主面之矽製之150 mm基板或200 mm基板中以晶片狀切取所得者。因此，試樣1之主面為(110)面。又，沿著試樣1之主面之方向為＜111＞方向，與主面正交之方向為＜110＞方向。
試樣1係嵌入至例如具有鍃孔1c之150 mm基板、200 mm基板、或300 mm基板等晶圓W中使用。藉此，可分別於具有150 mm基板用途、200 mm基板用途、300 mm基板用途等不同之搬運系統之各種計測裝置中使用試樣1。
圖2係模式性表示實施形態1之試樣1所具有之圖案10之構成之圖。圖2(a)～(c)係圖案10之俯視圖，圖2(d)～(f)係圖案10之立體圖。
如圖2所示，圖案10所具有之線型圖案11～13係分別具有複數個線條之線與間隙(LS)圖案。複數個線條於與矽具有之鑽石構造之晶體取向即＜111＞方向相交之方向上延伸。所謂與＜111＞方向相交之方向係例如與＜111＞方向正交之方向。又，例如與＜111＞方向相交之方向亦可與＜111＞方向不完全地正交。
更具體而言，線型圖案11係於線型圖案11～13中之與和＜111＞方向正交之方向最接近之方向上延伸。線型圖案12係相對線型圖案11例如順時針地旋轉0.2º。線型圖案13係相對線型圖案11例如順時針地旋轉0.4º。
複數個線條之上表面11t～13t包括試樣1之主面即(110)面。複數個線條之延伸方向之側面11s～13s至少具有1個{111}晶面。線型圖案11係與＜111＞方向大致正交，且其側面11s包括大致單一之1個{111}晶面。而且，線型圖案11之側面11s之粗糙度、即LER(Line Edge Roughness)大致為零。
線型圖案12係從與＜111＞方向正交之方向略微旋轉。於該情形時，於線型圖案12之側面12s，以結晶學上之週期呈現原子台階12a。
此處，所謂原子台階係指晶體表面上呈現之由1原子～數原子構成之原子層之階差。原子台階之大小由晶面決定。於矽之{111}面之情形時，由1原子構成之原子台階為3.14Å(約0.3 nm)。原子台階之週期即為原子台階之間隔，且因線型圖案之延伸方向與晶體取向之偏離量而不同。當偏離量較大時，原子台階之間隔變窄，當偏離量較小時，原子台階之間隔變寬。
線型圖案12因側面12s之週期性原子台階12a而具有特定之LER。例如於原子台階12a由1原子構成之情形時，線型圖案12之LER為0.3 nm，3σ為0.9 nm。
線型圖案13係從與＜111＞方向正交之方向較線型圖案12進而旋轉。因此，於線型圖案13之側面13s，以短於線型圖案12之週期呈現原子台階13a。線型圖案13具有例如與線型圖案12相同之LER。
(試樣之製造方法) 其次，使用圖3，對實施形態1之試樣1之製造方法進行說明。圖3係表示實施形態1之試樣1之製造方法之順序之一例之模式圖。
如圖3(a)所示，以(110)面為主面之矽製晶圓1w中，形成用於條件設置之線條La～Le。線條La～Le係以對準標記MKs為基準，順時針地以例如0.1º為單位旋轉。亦於各個線條La～Le中設置對準標記MKa～MKe。
如此之線條La～Le及對準標記MKa～MKe、MKs係藉由利用例如電子束曝光等形成抗蝕圖案，且以該抗蝕圖案為遮罩，利用KOH溶液等鹼性蝕刻溶液，將晶圓1w濕式蝕刻至特定深度而獲得。
利用KOH溶液等之濕式蝕刻中，濕式蝕刻速度因晶面而不同。於各個線條La～Le之側面上，出現濕式蝕刻速度最慢之{111}晶面。原子台階係因線條La～Le之延伸方向與理想之晶面方位略微偏離而產生。
確認如此獲得之線條La～Le中哪一個線條La～Le具有和與＜111＞方向正交之方向最接近之延伸方向。即，選擇未產生原子台階者、或線條La～Le中原子台階最少者即可。此處，線條Lb屬於此情形。於該情形時，以成為與線條Lb相同之旋轉角度之方式形成線型圖案11。
如圖3(b)所示，於形成線型圖案11時，使線條Lb中設置之對準標記MKb與成為基準之對準標記MKs對準，形成抗蝕圖案，將晶圓1w進行濕式蝕刻。
於形成線型圖案12時，使從線條Lb旋轉0.2º之線條Ld之對準標記MKd與對準標記MKs對準，形成抗蝕圖案，將晶圓1w進行濕式蝕刻。
於形成線型圖案13時，使從線條Ld進而旋轉0.2º之線條之對準標記與對準標記MKs對準，形成抗蝕圖案，將晶圓1w進行濕式蝕刻。
藉此，於各線型圖案11～13之側面出現{111}晶面。又，根據從與＜111＞正交之方向起之旋轉角度，於側面不斷地形成原子台階。
藉由以上方式，製造實施形態1之試樣1。
(計測裝置之構成例) 繼而，利用圖4及圖5，對使用試樣1進行校正之計測裝置200之構成例進行說明。圖4係表示實施形態1之計測裝置200之構成之一例之模式圖。計測裝置200係例如作為計測圖案之尺寸轉換差或LER等之長度量測SEM而構成。
如圖4所示，計測裝置200具備：鏡筒211，其設置有作為電子束EB照射源之電子槍221；試樣室212，其配置有晶圓W；及控制部270，其控制計測裝置200之各部。
鏡筒211係具備被封閉之上端部及為使電子束EB通過而開放之下端部之筒狀。試樣室212構成為能夠收容晶圓W。鏡筒211與試樣室212係以氣密性密封之狀態組合。鏡筒211內及試樣室212內以可利用未圖示之泵等保持為減壓之方式構成。
於鏡筒211內，從上端部附近起依次設置有電子槍221、聚焦透鏡231a、231b、線圈241a、241b、242a、242b、物鏡232、及檢測器251。
電子槍221朝向鏡筒211內下方，照射電子束EB。從電子槍221照射之電子束EB以沿著鏡筒211之長軸方向之方式行進。
聚焦透鏡231a、231b係以鏡筒211之光軸為中心捲繞成同心圓狀之電磁線圈，且藉由磁場使電子束EB聚焦。
線圈241a、241b、242a、242b係為使電子束EB偏轉或為進行像散修正，而以2個為1組之電磁線圈，且相對於鏡筒211之光軸相互對稱地配置。
物鏡232係以鏡筒211之光軸為中心捲繞成同心圓狀之電磁線圈，且藉由磁場使朝向晶圓W射出之電子束EB聚焦。
檢測器251檢測從被入射電子束EB之晶圓W中產生之二次電子。
於試樣室212內，設置有被載置晶圓W之晶圓載物台261。晶圓載物台261上安裝有致動器262，該致動器262構成為能夠前後左右地驅動晶圓載物台261。可藉由驅動晶圓載物台261，而對晶圓W上之特定之點照射電子束EB，且使該電子束EB入射至晶圓W。
控制部270構成為具備CPU(Central Processing Unit，中央處理單元)、RAM(Random Access Memory，隨機存取記憶體)、記憶裝置、及I/O埠等之電腦。
圖5係表示實施形態1之計測裝置200之控制部270具備之硬體構成之一例之方塊圖。
如圖1所示，計測裝置200之控制部270具有：CPU201、作為記憶裝置之ROM(Read Only Memory，唯讀記憶體)202、RAM203、顯示部204、輸入部205、及IO埠206。控制部270中，該等CPU201、ROM202、RAM203、顯示部204、輸入部205、及IO埠206經由匯流排而連接。
CPU201使用各種控制程式，藉由計測裝置200進行計測。又，CPU201使用作為電腦程式之校正程式207，進行計測裝置200之校正。校正程式207係可由電腦執行，且具有包含用以進行校正之複數個命令之電腦可讀取之記錄媒體之電腦程式產品。校正程式207中，該等複數個命令使電腦執行計測裝置200之校正處理。
顯示部204係液晶監視器等顯示裝置，且基於來自CPU201之指示，顯示計測裝置200所得之計測結果或校正參數等。輸入部205係具備滑鼠及鍵盤而構成，由使用者將外部輸入之計測或校正所需之參數等指示資訊輸入。對輸入部205輸入之指示資訊係傳送至CPU201。
IO埠206連接於電子槍221、聚焦透鏡231a、231b、線圈241a、241b、242a、242b、物鏡232、檢測器251、及晶圓載物台261之致動器262等。
CPU201以遵循從ROM202等讀出之控制程式之內容之方式，經由IO埠206，控制電子槍221、聚焦透鏡231a、231b、線圈241a、241b、242a、242b、物鏡232、檢測器251、及晶圓載物台261之致動器262等。
校正程式207係與校正參數等一同地儲存於ROM202內，且經由匯流排載入至RAM203。圖5中，示出了校正程式207已載入至RAM203之狀態。
CPU201執行載入至RAM203內之校正程式207。具體而言，控制部270中，按照使用者之來自輸入部205之指示輸入，CPU201從ROM202內將校正程式207讀出後擴展至RAM203內之程式儲存區域，執行各種校正處理。CPU201將該各種校正處理時產生之各種資料預先臨時記憶於RAM203內形成之資料儲存區域。校正處理結束後，將校正參數更新。
由控制部270執行之校正程式207成為模組構成，且其等載入至主記憶裝置上，於主記憶裝置上產生。
(計測裝置之校正方法) 繼而，利用圖6～圖9，對使用實施形態1之試樣1實施之計測裝置200之校正方法進行說明。
計測裝置200之校正係對例如圖案之LER及自相關長度(Correlation Length)ξ進行。自相關長度ξ係使相同週期構造以何種間隔重複之指標。就試樣1具有之圖案10之LER而言，自相關長度ξ相當於出現原子台階之間隔。與試樣1不同，於具有無規LER之實際圖案之計測中，除了LER值其本身以外，自相關長度ξ亦為重要參數之一，其準確地校正該自相關長度ξ尤為重要。
試樣1係具有特定之晶面、及利用出現於該晶面上之原子台階之已知之LER及自相關長度ξ之校正用試樣。又，試樣1具有之LER極小。可藉由使用如此之試樣1而精度良好地校正計測裝置200。
圖6係模式性表示實施形態1之試樣1之圖案10表示之LER之功率譜密度函數(PSD：Power Spectral Density Function)之曲線圖。PSD表示連續信號於每一頻帶中具有之功率分佈。
圖6之曲線圖之橫軸為頻率(f)，縱軸為PSD。又，曲線圖之實線係計測裝置200獲得之圖案10之實測值，虛線表示實測值之準確度之容許範圍。又，曲線圖之單點鏈線係將去除計測裝置200中獲得之圖像之雜訊成分所得之值繪製而成者。
圖案10所具有之LER之自相關長度ξ可作為例如自曲線圖之低頻平坦區域之值下降1/e所得之點P1～P3中之頻率之倒數求出。此處，「e」為自然對數之底。
如圖6(a)所示，LER視為零且自相關長度ξ成為無限大之線型圖案11之PSD較理想為三角函數。但，因出現由計測裝置200之圖像引起之雜訊成分，故獲得以實線所示之值作為實測值。根據曲線圖之點P1求得之自相關長度ξ亦不成為無限大。
如圖6(b)所示，具有特定週期之原子台階之線型圖案12之PSD示出了較線型圖案11之PSD更平緩之斜率，且根據點P2求得之自相關長度ξ變得小於線型圖案11。
如圖6(c)所示，具有更小週期之原子台階之線型圖案13之PSD示出了較線型圖案12之PSD更平緩之斜率，且根據點P3求得之自相關長度ξ變得小於線型圖案12。
圖7係表示實施形態1之試樣1及任意樣品之線型圖案11～13、A～C表示之LER及自相關長度ξ之實測值之一例之曲線圖。
圖7(a)係線型圖案11～13之LER之曲線圖，實線表示實測值，虛線表示實測值之準確度之容許範圍。曲線圖之橫軸表示各線型圖案11～13，曲線圖之縱軸為LER。圖7(b)係線型圖案11～13自相關長度ξ之曲線圖，實線表示實測值，虛線表示實測值之準確度之容許範圍。曲線圖之橫軸表示各線型圖案11～13，曲線圖之縱軸為自相關長度ξ。圖7(c)係任意樣品之線型圖案A～C之LER之曲線圖，實線表示實測值，虛線表示實測值之準確度之容許範圍。曲線圖之橫軸表示各線型圖案A～C，曲線圖之縱軸為LER。
於圖7(a)(b)之例中，線型圖案12、13之LER及自相關長度ξ之實測值進入容許範圍內。然而，線型圖案11之LER及自相關長度ξ之實測值均偏離容許範圍。即，圖7(a)(b)之例中，判斷計測裝置200必須校正LER為無限小、即近似為零時之計測值。
若於如此之狀態下，計測作為任意樣品之實際樣品之線型圖案A～C之LER，則如圖7(c)所示，LER較小側之線型圖案A之實測值仍偏離容許範圍。
圖8係表示實施形態1之試樣1及任意樣品之線型圖案11～13、A～C表示之LER及自相關長度ξ之校正後之實測值之一例之曲線圖。
圖8(a)係線型圖案11～13之LER之曲線圖，實線表示計測裝置200之校正後之實測值，虛線表示實測值之準確度之容許範圍。曲線圖之橫軸表示各線型圖案11～13，曲線圖之縱軸為LER。圖8(b)係線型圖案11～13自相關長度ξ之曲線圖，實線表示計測裝置200之校正後之實測值，虛線表示實測值之準確度之容許範圍。曲線圖之橫軸表示各線型圖案11～13，曲線圖之縱軸為自相關長度ξ。圖8(c)係任意樣品之線型圖案A～C之LER之曲線圖，實線表示實測值，虛線表示實測值之準確度之容許範圍。曲線圖之橫軸表示各線型圖案A～C，曲線圖之縱軸為LER。
如圖8(a)(b)所示，線型圖案11～13之所有繪圖進入容許範圍內。藉由使用具有已知之LER及自相關長度ξ之試樣1進行校正，而於計測裝置200中，如圖8(c)所示，可高精度地計測此後具有未知且無規之LER及自相關長度ξ之樣品。
再者，圖7中，示出了計測裝置200之實測值隨著LER變小，並且自相關長度ξ變大而不斷偏離之例子，但試樣1中可確定之計測裝置之實測值之偏離傾向不限於此。存在因計測裝置，導致實測值隨著LER變大或自相關長度ξ變小而偏離之情形、或實測值於確定之LER及自相關長度ξ中偏離之情形等，而若使用試樣1則可掌握該等傾向。
圖9係表示利用實施形態1之試樣1之計測裝置200之校正方法之順序之一例之流程圖。
如圖9所示，利用計測裝置200，計測試樣1之各線型圖案11～13，獲得LER及自相關長度ξ之實測值(步驟S101)。
判定所得之實測值之準確度是否為容許範圍內(步驟S102)。
於實測值之準確度並非容許範圍內之情形時(步驟S102：No(否))，進行計測裝置200之校正(步驟S103)。
於計測裝置200之校正後，重新計測試樣1之各線型圖案11～13，獲得LER及自相關長度ξ之實測值(步驟S104)。
判定所得之實測值之準確度是否為容許範圍內(步驟S102)。於實測值之準確度為容許範圍內時(步驟S102：Yes(是))，結束處理。
藉由以上處理，計測裝置200利用實施形態1之試樣1之校正結束。
(比較例) 利用長度量測SEM等計測裝置計測所得之LER存在因雜訊影響而被較大地預估之傾向。因此，作為比較例之構成，提議藉由計測裝置之校正於軟體上去除雜訊成分之計算方法。
然而，計算方法未定，導致使用相同樣品計測所得之LER及自相關長度ξ之值不同。又，尚不存在具有已知之LER及自相關長度ξ之標準試樣，從而存在無法驗證所得之LER及自相關長度ξ之準確度之類各種課題。就標準試樣而言，可認為愈發需要可計測未來需求之2 nm以下之LER之類之試樣。
然而，於使用光微影法或電子束微影法之微細加工中，有意地製作具有2 nm以下LER之標準試樣極為困難。
根據實施形態1之試樣1，具備於與＜111＞方向相交之方向上延伸且延伸方向之側面具有至少1個{111}晶面之線型圖案11～13。藉此，獲得具有已知之LER及自相關長度ξ之試樣1。由於源自原子台階之LER極其微小，因此，試樣1可基於例如1 nm左右之LER，校正計測裝置200。
根據實施形態1之試樣1，將試樣1嵌入至各種大小之晶圓W中使用。藉此，可於各種計測裝置200中共通地使用試樣1。藉此，無論於何種計測裝置200中，均可以對於相同樣品獲得同一計測結果之方式，校正該等計測裝置200。
再者，實施形態1之試樣1為晶片狀，且設為嵌入至晶圓W使用，但不限於此。亦可於晶圓1w上形成圖案10之後，不切取成晶片，而直接用於計測裝置200中之計測及校正。
又，如上所述，原子台階可以1原子～數原子構成，且可藉由調整構成原子台階之原子數來應對各種LER。如上所述，於原子台階之構成原子為1原子之情形時，LER為0.3 nm(3σ為0.9 nm)。於原子台階之構成原子為2原子之情形時，原子台階之階差為6.28Å，LER為0.6 nm(3σ為1.8 nm)。
原子台階之構成原子數可藉由增大線型圖案之旋轉角度而增加。即，容易出現與＜111＞方向之正交方向偏離越大則階差越大之原子台階。藉此，亦可於縮小方向上調整原子台階之間隔、即自相關長度ξ。
原子台階之階差或間隔可利用蝕刻液或濕式蝕刻之條件等進行控制。
又，作為試樣材料且以(110)面為主面之晶圓亦可為不僅具有矽，而且具有GaAs或GaSn等閃鋅礦(Zincblende)構造晶體之多元晶體之晶圓。例如，於GaAs之情形時，晶格間距與矽略微不同，GaAs之{111}晶面之面間距為3.26Å，略微大於矽。如此，亦可藉由多種地選定晶圓材料，控制LER之大小。
(變化例1) 繼而，使用圖10，對實施形態1之變化例1之試樣2進行說明。圖10係模式性表示實施形態1之變化例1之試樣2所具有之圖案20之構成之俯視圖。變化例1之試樣2與上述實施形態1之試樣1之不同之處在於LER之週期無規。
如圖10所示，於試樣2之(110)面即主面配置有圖案20。圖案20包含作為第1線型圖案之線型圖案21、作為第2線型圖案之線型圖案22、及作為第3線型圖案之線型圖案23。
線型圖案21～23於與＜111＞方向大致正交之方向上延伸。即，作為線型圖案21～23之基礎之圖案係與上述實施形態1之線型圖案11同樣地構成，且LER近似為零，自相關長度ξ原理上為無限大。
以如此之線型圖案為基礎，將具有無規週期之LER導入至線型圖案22、23。如此之線型圖案22、23可藉由利用例如灰化或乾式蝕刻等，使線型圖案22、23之側面變得粗糙，設置微小之凹凸22c、23c而形成。
又，線型圖案23具有較線型圖案22更大之LER。LER可藉由使灰化或乾式蝕刻之條件不同來調整。例如，若為灰化，則可藉由提昇等離子體產生用電壓，或延長處理時間，而獲得更大之LER。若為乾式蝕刻，則除了上述方法以外，亦可藉由將具有特定LER之抗蝕圖案作為遮罩，選擇性地進行蝕刻而獲得不同之LER。
若需將線型圖案22、23之LER及自相關長度ξ設為已知，則例如預先於使用之灰化或乾式蝕刻之每一個條件下，利用透過型電子顯微鏡(TEM：Transmission Electron Microscope)等觀測由該等條件製成之虛設圖案等，獲得LER及自相關長度ξ之值即可。
再者，線型圖案21中，設有未進行灰化或乾式蝕刻等保持初始狀態之鏡面。
(變化例2) 繼而，使用圖11，對實施形態1之變化例2之試樣3進行說明。圖11係模式性表示實施形態1之變化例2之試樣3所具有之圖案30之構成之俯視圖。變化例2之試樣3與上述變化例1之試樣2之不同之處在於LER之導入方法。
如圖11所示，於試樣3之(110)面即主面配置有圖案30。圖案30包含作為第1線型圖案之線型圖案31、作為第2線型圖案之線型圖案32、及作為第3線型圖案之線型圖案33。
線型圖案31～33於與＜111＞方向大致正交之方向上延伸。即，作為線型圖案31～33之基礎之圖案係與上述實施形態1之線型圖案11同樣地構成，且LER近似為零，自相關長度ξ原理上為無限大。
以如此之線型圖案為基礎，於線型圖案32、33中，利用粒子32p、33p，導入具有無規週期之LER。即，使粒子尺寸已知之粒子32p、33p附著於各個線型圖案32、33。附著於線型圖案33上之粒子33p設為粒子尺寸大於附著於線型圖案32上之粒子32p。
再者，線型圖案31中，設有未使粒子附著而保持初始狀態之鏡面。
[實施形態2] 以下，參照圖式，對實施形態2詳細進行說明。實施形態2與上述實施形態1之構成之不同之處在於將SOI(Silicon On Insulator，絕緣體上之矽)晶圓用作作為試樣材料之基板。
圖12係表示某一線型圖案40所具有之各種晶面之模式圖。線型圖案40具有於以(110)面為主面之基板上以與＜111＞方向大致正交之方向延伸之線條。
如圖12所示，線型圖案40於相對於作為(110)面之上表面41大致垂直之作為{111}晶面之側面42與作為(110)面之底面43之接合部分具有側緣部44。側緣部44係形成線型圖案40時出現之其他{111}晶面(參考文獻：Micro and Nano Engineering3(2019)44-49)。側緣部44之{111}晶面具有與側面42之{111}晶面不同之角度。
例如於計測裝置200等進行計測時、顯微鏡之焦深較深時等，存在如上述側緣部44般傾斜之{111}晶面映入圖像中，線型圖案40之輪廓變得不清晰之情形。
以下所述之實施形態2之構成係抑制形成傾斜之{111}晶面。
(試樣之製造方法) 圖13係模式性表示作為實施形態2之試樣材料之SOI晶圓5w與試樣具有之線型圖案51之剖視圖。
如圖13(a)所示，SOI晶圓5w具有包含矽等之基板50sb、包含氧化矽層等絕緣層之埋氧化層50bx、及包含矽層等之活性層50ac。
活性層50ac具有以(110)面為主面之晶體構造。於SOI晶圓5w以例如SIMOX(Separation by IMplantation of Oxygen，氧離子佈植隔離)方式製作之情形時，基板50sb亦成為(110)晶體。當基板50sb為(110)晶體時，具有解理等加工較為容易等優點。
然而，基板50sb不必一定具有(110)晶體構造。例如，於以貼合方式製作SOI晶圓之情形時，亦存在基板具有(110)晶體以外之晶體構造之情形。
可藉由使用SOI晶圓5w，於SOI晶圓5w之活性層50ac形成線條而獲得線型圖案51。
如圖13(b)所示，作為第1線型圖案之線型圖案51成為底面51b到達埋氧化層50bx之線與間隙圖案。線型圖案51於例如與活性層50ac之晶體取向即＜110＞方向大致正交之方向上延伸。
於KOH溶液等之濕式蝕刻中，相對於作為矽等之活性層50ac，作為氧化矽層等之埋氧化層50bx幾乎未被蝕刻而具有較高之選擇比。利用該高選擇比，持續進行濕式蝕刻，直到圖12所示之側緣部44之{111}晶面般之傾斜面消失為止，藉此，獲得無傾斜面之線型圖案51。
對於使用如此之SOI晶圓5w之試樣，可適應上述實施形態1及其變化例1、2之構成。即，以線型圖案51為基礎，形成從＜110＞方向之正交方向有意錯開延伸之第2及第3線型圖案，藉此，獲得相當於上述實施形態1之試樣。又，以線型圖案51為基礎，形成藉由乾式蝕刻等使側面變得粗糙之第2及第3線型圖案，藉此，獲得相當於上述實施形態1之變化例1之試樣。又，以線型圖案51為基礎，形成附著有粒子尺寸已知之粒子之第2及第3線型圖案，藉此，獲得相當於上述實施形態1之變化例2之試樣。
再者，可藉由SOI晶圓之製作條件、或製作後之研磨處理等，多種地調整活性層之厚度。亦可使用具有厚膜之活性層之SOI晶圓，藉由乾式蝕刻與濕式蝕刻之複合處理形成線型圖案。
乾式蝕刻於形成垂直性較高之深槽之方面優異。然而，並未於乾式蝕刻形成之加工面出現完整之晶面。另一方面，於使用KOH溶液等之濕式蝕刻中，雖加工面成為大致完整之晶面，但濕式蝕刻係各向同性地進行蝕刻，故不適合形成窄間距之圖案。
因此，利用乾式蝕刻將厚膜之活性層蝕刻至觸及埋氧化層為止，此後，使用KOH溶液等進行濕式蝕刻，藉此，便可縮短濕式蝕刻之處理時間，從而可抑制線型圖案之間距變寬。藉此，便可形成側面具有{111}晶面之窄間距之線型圖案。
於形成窄間距之線型圖案時，亦可採用金屬觸媒蝕刻法(MacEtch：Metal-Assisted Chemical Etching)等更高縱橫比之圖案之加工性優異之方法。
(變化例1) 繼而，使用圖14及圖15，對實施形態2之變化例1之試樣6進行說明。變化例1之試樣6與上述實施形態2之不同之處在於具備電氣狀態不同之線型圖案61a～63a、61f～63f。
圖14係模式性表示實施形態2之變化例1之試樣6之構成之一例之俯視圖。如圖14所示，變化例1之試樣6亦包含SOI晶圓，且具備配置於埋氧化層60bx上之圖案60。圖案60包括線型圖案61a～63a、61f～63f。
作為第1線型圖案之線型圖案61a、61f於與＜110＞方向大致正交之方向上延伸，且具有實質上視為零之LER、及實質上無限大之自相關長度ξ。於作為第2線型圖案之線型圖案62a、62f、及作為第3線型圖案之線型圖案63a、63f中，藉由上述實施形態1及其變化例1、2之至少任一方法，導入有具有特定之自相關長度ξ之LER。
又，線型圖案61f～63f因配置於作為絕緣層之埋氧化層60bx上而成為浮置狀態。線型圖案61a～63a連接於接地線64而成為接地狀態。藉此，可分析計測裝置之電子束造成之帶電對計測機制帶來之影響。
但，線型圖案61a～63a亦可藉由除此以外之方法設為接地狀態。例如，可藉由與SOI晶圓之基板物理性接觸，而將線型圖案61a～63a設為接地狀態。又，若線型圖案61a～63a之體積充分大，則電容亦變大，從而可忽視帶電影響。
圖15係表示從實施形態2之變化例1之線型圖案61a、61f中獲得之圖像之信號強度分佈之曲線圖。曲線圖之橫軸係線型圖案61a、61f之與延伸方向正交之方向之截面上之計測位置，曲線圖之縱軸為信號強度。
如圖15所示，浮置狀態下帶電之線型圖案61f之線寬被計測出大於接地狀態之線型圖案61a之線寬(參考文獻：Journal of Vacuum Science＆Technology B36,06J502(2018))。若於未帶電狀態下計測線型圖案61a、61f，則該等信號強度分佈大致一致，判定該等為相等之線寬。因此，判定圖15之曲線圖之信號強度分佈之差異係帶電影響所致。
根據實施形態2之變化例1之試樣6，可獲知處於帶電影響下之圖案之計測結果之準確度及精度，從而亦可評價計測裝置中之帶電應對技術。
(變化例2) 亦可將上述實施形態2及其變化例1之構成改用於缺陷檢查裝置之校正用試樣。作為計測裝置之缺陷檢查裝置係藉由例如比較相鄰晶粒彼此之圖案而檢測針點缺陷或針孔缺陷等缺陷之裝置。
於缺陷檢查裝置中，有時藉由評價將有意地使作為缺陷檢查裝置之檢測對象之針點缺陷或針孔缺陷等之尺寸變化之被稱為程式缺陷之缺陷導入所得之圖案，判定能否準確地檢測特定尺寸之缺陷。判定結果用於缺陷檢查裝置之校正。
然而，用於判定之圖案若具有特定大小以上之LER，則成為擾亂缺陷檢查裝置中之評價之主要因素。
因此，如圖16所示，可藉由以實施形態2之線型圖案51為基礎，形成無程式缺陷之線型圖案61ie及導入程式缺陷65p之線型圖案65ie，而於成為擾亂主要因素之LER實質上為零之狀態下，進行缺陷檢查裝置之評價。又，於導入程式缺陷65p時，亦可無需考慮LER之影響而將程式缺陷65p設為例如約2 nm以下之微小尺寸。
又，亦可藉由以上述變化例1之線型圖案61a、61f為基礎，形成無程式缺陷之線型圖案及導入程式缺陷之線型圖案，而分析帶電影響帶給缺陷檢查裝置之影響。
[實施形態3] 以下，參照圖式，對實施形態3詳細進行說明。實施形態3之構成與上述實施形態1、2之不同之處在於藉由晶體生長形成側壁上具有特定晶面之線型圖案。
(試樣之製造方法) 圖17係表示實施形態3之線型圖案71之形成方法之順序之一例之俯視圖。
圖17(a)係利用光微影法或電子束微影法等微影法技術及反應性離子蝕刻(RIE：Reactive Ion Etching)等乾式蝕刻技術形成之線型圖案71p。線型圖案71p於與＜110＞方向大致正交之方向上延伸。
如圖17(a)所示，利用微影法及乾式蝕刻形成之線型圖案71p存在例如因被轉印抗蝕圖案所具有之LER，或由乾式蝕刻造成側壁粗糙而於側面形成凹凸71c，導致線型圖案71p之LER變大之情形。
繼而，於線型圖案71p之上表面形成絕緣層等保護層(未圖示)。於形成線型圖案71p時，可為了輔助抗蝕圖案等而預先形成硬質遮罩，並將其改用作保護層。
繼而，使用液相生長技術等，對線型圖案71p進行晶體生長。液相生長技術係晶體生長於接近平衡狀態之狀態下進行，故容易形成作為最穩定面之{111}晶面。線型圖案71p上表面因保護層之存在而幾乎不進行晶體生長。
又，藉由調整溶液或熔液之溫度，而並行地進行溶解或熔融等蝕刻與晶體生長兩者。藉此，可一面抑制線型圖案71p之線寬粗細，一面主要於線型圖案71p側面進行晶體生長。
具體而言，藉由使溶液或熔液之溫度略微高於平衡溫度，首先進行蝕刻。此時，使如線型圖案71p側面之凹凸71c之類曲率半徑較小之部分優先地進行蝕刻。此後，為避免線寬變得過細，而降低溶液或熔液之溫度，進行晶體生長。
線型圖案71p之側面被大致完整之{111}晶面覆蓋後，結束液相生長。此後，從線型圖案71p之上表面，將未圖示之保護層去除。
圖17(b)係以上獲得之作為第1線型圖案之線型圖案71。線型圖案71具有作為{111}晶面之側面71s，且具有實質上視為零之LER、及實質上無限大之自相關長度ξ。
以線型圖案71為基礎，利用上述實施形態1及其變化例1、2之至少任一方法，形成具有特定自相關長度ξ且導入有LER之第2及第3線型圖案，藉此，獲得實施形態3之試樣。
再者，於採用微影法技術與乾式蝕刻技術之加工中，亦可製作例如半間距為20 nm以下之微細圖案。此外，使用例如電子束微影法技術或雙重圖案化技術即可。雙重圖案化技術係利用雙重曝光，於以1次曝光形成之抗蝕圖案之間，藉由再1次曝光形成新抗蝕圖案之技術。
根據實施形態3之試樣，可知例如半間距為20 nm以下之微細線型圖案71中之計測結果之準確度及精度。可藉由將此試樣運用於計測裝置之校正，而提昇微細圖案中之計測精度。
再者，作為實施形態3之試樣之材料，可採用矽晶圓及SOI晶圓中之任一個。
(變化例) 亦可取代實施形態3中之液相生長技術，而採用作為變化例之分子束磊晶(MBE：Molecular Beam Epitaxy)技術或有機金屬氣相沈積(MOCVD：Metal Organic Chemical Vapor Deposition)技術等氣相沈積技術。
於氣相沈積技術中，晶體生長之速度慢於液相生長技術，線寬控制較為容易。又，利用晶體生長之條件，不僅能形成作為最穩定面之{111}晶面，而且亦能形成如{110}晶面或{100}晶面之類準穩定面。所得之晶面亦較大地依賴晶體生長之基底之晶體取向。可利用此情形，例如於乾式蝕刻後預先使線型圖案之上表面即(110)面露出，藉此，作成(110)面容易於上表面生長且{111}晶面容易於側面生長之狀態。
再者，於使用氣相沈積技術時，較佳為預先使乾式蝕刻後之線型圖案之線寬變窄。於使用電子束微影法或極紫外線(EUV：Extreme Ultraviolet)之微影法中，大多使用負抗蝕劑。於該情形時，容易使線條寬度(線寬)變得窄於間隔寬度。藉此，利用氣相沈積，即便線寬較粗，亦能獲得期待之線寬之線型圖案。
作為變化例之試樣之材料，亦可使用矽晶圓及SOI晶圓中之任一個。
[實施形態4] 以下，參照圖式，對實施形態4詳細進行說明。實施形態4之構成與上述實施形態1～3之不同之處在於使線型圖案更加微細化。
(試樣之製造方法) 圖18係表示實施形態4之線型圖案81之形成方法之順序之一例之剖視圖。
如圖18(a)所示，於例如以(110)面為主面之晶圓8w上，形成氧化矽層等之遮罩圖案80ox。遮罩圖案80ox形成為於與晶圓8w之＜110＞方向大致正交之方向上延伸。
為形成遮罩圖案80ox，可採用例如作為負型電子束抗蝕劑之HSQ(Hydrogen Silsesquixane，氫倍半矽氧烷)抗蝕劑。HSQ抗蝕劑被稱為當前微細加工性最優異之材料，亦有報告稱能實現半間距為10 nm左右，或者若為孤立圖案則能實現線寬為數 nm。
HSQ抗蝕劑為矽系抗蝕劑，於圖案化後經退火處理而SiO2 化。HSQ抗蝕劑之圖案化係藉由例如電子束微影法等來進行。藉由使用HSQ抗蝕劑，能夠相對容易地獲得氧化矽層等之微細遮罩圖案80ox。
繼而，對於形成有遮罩圖案80ox之晶圓8w，利用液相生長技術或氣相沈積技術進行晶體生長。晶體係於從遮罩圖案80ox露出之晶圓8w之(110)面上選擇性地生長。若晶體之上表面超過遮罩圖案80ox之高度，則晶體亦略微於橫方向上伸展。此時，晶體之上表面成為作為基底之與晶圓8w之主面相同之(110)面。晶體之側面成為作為最穩定面之{111}晶面。再者，於使用液相生長技術時，亦存在於晶體上表面形成{111}晶面之情形。此時，利用化學機械研磨(CMP：Chemical Mechanical Polishing)技術，使晶體上表面平坦化。
圖18(b)係以上獲得之作為第1線型圖案之線型圖案81。線型圖案81包含藉由晶體生長獲得之晶體80gr，具有作為{111}晶面之側面81s，且具有實質上視為零之LER、及實質上無限大之自相關長度ξ。
以線型圖案81為基礎，利用上述實施形態1及其變化例1、2之至少任一方法，形成具有特定之自相關長度ξ且導入有LER之第2及第3線型圖案，藉此，獲得實施形態4之試樣。
以上，以線型圖案81為基礎，形成從＜110＞方向之正交方向有意地錯開延伸之第2及第3線型圖案之情形時，晶圓8w主面之(110)面成為晶種。因此，從此處生長之晶體之側面成為{111}晶面，從而形成具有結晶學意義之週期之原子台階。
再者，作為實施形態4之試樣之材料，可使用矽晶圓及SOI晶圓中之任一個。
且說，亦可如上述實施形態3、4般，將程式缺陷導入至採用晶體生長之線型圖案71、81等，設為缺陷檢查裝置之校正用試樣。於僅由例如蝕刻形成程式缺陷之情形時，因於程式缺陷之側面出現高指數面，導致蝕刻速度較大，從而程式缺陷之大小控制較為困難。如上所述，若採用晶體生長，則可於程式缺陷之側面形成{111}晶面，從而程式缺陷之大小控制變得容易。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提示者，並未意圖限定發明之範圍。該等新穎之實施形態可以其它多種形態實施，且能夠於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於請求項中記載之發明及其均等之範圍內。
[相關申請案] 本申請案係以2019年09月17日申請之先前之日本專利申請第2019-168052號之優先權之權益為基礎，且請求該權益，其內容整體藉由引用而包含於此。
1,2,3,6:試樣 1c:鍃孔 1w,8w:晶圓 5w:SOI晶圓 10:圖案 11~13:線型圖案 12a,13a:原子台階 12s,13s,71s,81s:側面 11t~13t:上表面 20,30,60:圖案 21~23、31~33,40,51,61a~63a,61ie,61f~63f,62a,62f,63a,63f,65ie,71,71p,81:線型圖案 22c,23c,71c:凹凸 32p,33p:粒子 41:上表面 42:側面 43,51b:底面 44:側緣部 50ac:活性層 50sb:基板 50bx,60bx:埋氧化層 64:接地線 65p:程式缺陷 80gr:晶體 80ox:遮罩圖案 200:計測裝置 201:CPU 202:ROM 203:RAM 204:顯示部 205:輸入部 206:IO埠 207:校正程式 211:鏡筒 212:試樣室 221:電子槍 231a,231b:聚焦透鏡 232:物鏡 241a,241b,242a,242b:線圈 251:檢測器 261:晶圓載物台 262:致動器 270:控制部 ＜110＞,＜111＞:方向 {110},{111}:面 EB:電子束 f:頻率 La~Le:線條 MKa~MKe、MKs:對準標記 P1~P3:點 PSD:功率譜密度函數(Power Spectral Density Function) W:晶圓
圖1係模式性表示實施形態1之試樣構成之一例之俯視圖。 圖2(a)～(f)係模式性表示實施形態1之試樣所具有之圖案構成之圖。 圖3(a)、(b)係表示實施形態1之試樣之製造方法之順序之一例之模式圖。 圖4係表示實施形態1之計測裝置之構成之一例之模式圖。 圖5係表示實施形態1之計測裝置之控制部具備之硬體構成之一例之方塊圖。 圖6(a)～(c)係模式性表示實施形態1之試樣圖案表示之LER之PSD之曲線圖。 圖7(a)～(c)係表示實施形態1之試樣及任意樣品之線型圖案表示之LER及自相關長度之實測值之一例之曲線圖。 圖8(a)～(c)係表示實施形態1之試樣及任意樣品之線型圖案表示之LER及自相關長度校正後之實測值之一例之曲線圖。 圖9係表示使用實施形態1之試樣之計測裝置之校正方法之順序之一例之流程圖。
圖10係模式性表示實施形態1之變化例1之試樣所具有之圖案構成之俯視圖。 圖11係模式性表示實施形態1之變化例2之試樣所具有之圖案構成之俯視圖。  圖12係表示某一線型圖案所具有之各種晶面之模式圖。  圖13(a)、(b)係模式性表示成為實施形態2之試樣材料之SOI晶圓與試樣所具有之線型圖案之剖視圖。  圖14係模式性表示實施形態2之變化例1之試樣之構成之一例之俯視圖。
圖15係表示從實施形態2之變化例1之線型圖案中獲得之圖像之信號強度分佈之曲線圖。 圖16係表示實施形態3之線型圖案之形成方法之順序之一例之俯視圖。  圖17(a)、(b)係表示實施形態4之線型圖案之形成方法之順序之一例之剖視圖。  圖18(a)、(b)係表示實施形態4之線型圖案之形成方法之順序之一例之剖視圖。
1:試樣
1c:鍃孔
10:圖案
11~13:線型圖案
<110>,<111>:方向
W:晶圓

Claims (11)

  1. 一種基板，其具有於與＜111＞方向相交之方向上延伸且延伸方向之側面具有至少1個{111}晶面之第1及第2線型圖案，且上述第1線型圖案之上述側面具有之第1粗糙度未達特定值，上述第2線型圖案之上述側面具有大於上述第1粗糙度之第2粗糙度。
  2. 如請求項1之基板，其中上述第1線型圖案於較上述第2線型圖案更接近與＜111＞方向正交之方向之第1方向上延伸，上述第2線型圖案於相對上述第1線型圖案之上述延伸方向斜交之第2方向上延伸，上述第2線型圖案之上述側面具有以第1週期呈現之原子台階。
  3. 如請求項1之基板，其中上述第1線型圖案之上述側面為鏡面，且上述第2線型圖案之上述側面具有無規之凹凸。
  4. 如請求項1之基板，其中於上述第2線型圖案之上述側面，附著有具有第1徑之粒子。
  5. 如請求項1至4中任一項之基板，其中上述第1及第2線型圖案配置於以(110)面為主面之基板，且上述第1及第2線型圖案之上表面包含上述基板之上述主面。
  6. 如請求項1至4中任一項之基板，其中上述第1及第2線型圖案配置於以(110)面為主面之基板上，且上述第1及第2線型圖案之下表面與上述基板之上述主面相接。
  7. 如請求項6之基板，其中於上述基板上配置有將上述基板之一部分覆蓋之絕緣層，且上述第1及第2線型圖案配置於從上述絕緣層露出之上述基板上。
  8. 如請求項1至4中任一項之基板，其中上述第1及第2線型圖案配置於絕緣層上。
  9. 如請求項8之基板，其中各個上述第1及第2線型圖案之一部分為浮置狀態，且各個上述第1及第2線型圖案之其他一部分為接地狀態。
  10. 一種圖案，其具有於與＜111＞方向相交之方向上延伸且延伸方向之側面具有至少1個{111}晶面之第1及第2線型圖案，且上述第1線型圖案之上述側面具有之第1粗糙度未達特定值，上述第2線型圖案之上述側面具有大於上述第1粗糙度之第2粗糙度。
  11. 一種計測裝置之校正方法，其係分別利用計測裝置計測如下試樣，且基於計測結果，進行上述計測裝置之校正，上述試樣具有於與＜111＞方向相交之方向上延伸且延伸方向之側面具有至少1個{111}晶面之第1及第2線型圖案，且上述第1線型圖案之上述側面具有之第1粗糙度未達特定值，上述第2線型圖案之上述側面具有大於上述第1粗糙度之第2粗糙度，或者將程式缺陷導入至具有上述第1粗糙度之側面而成。
TW109103027A 2019-09-17 2020-01-31 基板、圖形、及測量裝置之校正方法 TWI742525B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019168052A JP7267882B2 (ja) 2019-09-17 2019-09-17 基板、パターン、及び計測装置の較正方法
JP2019-168052 2019-09-17

Publications (2)

Publication Number Publication Date
TW202114132A true TW202114132A (zh) 2021-04-01
TWI742525B TWI742525B (zh) 2021-10-11

Family

ID=69960170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109103027A TWI742525B (zh) 2019-09-17 2020-01-31 基板、圖形、及測量裝置之校正方法

Country Status (5)

Country Link
US (1) US11549807B2 (zh)
JP (1) JP7267882B2 (zh)
CN (1) CN112525116B (zh)
BE (1) BE1027584B1 (zh)
TW (1) TWI742525B (zh)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797732B2 (ja) 1991-03-01 1998-09-17 日立電線株式会社 Ｉｃパッケージ
JP2705338B2 (ja) * 1991-03-18 1998-01-28 富士通株式会社 測長ｓｅｍ用基準サンプルの製造方法
JP2649475B2 (ja) 1993-04-30 1997-09-03 住友シチックス株式会社 測定精度校正用標準試料とその製造方法
JP3724949B2 (ja) 1998-05-15 2005-12-07 株式会社東芝 基板検査装置およびこれを備えた基板検査システム並びに基板検査方法
JP3734450B2 (ja) * 2002-03-08 2006-01-11 三星電子株式会社 エッジ粗さ解析用レチクル、およびそれを用いたエッジ粗さ解析方法
JP4287671B2 (ja) 2003-02-19 2009-07-01 株式会社日立ハイテクノロジーズ 測長用標準部材およびその作製方法、並びにそれを用いた電子ビーム測長装置
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US8324660B2 (en) * 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2007139575A (ja) 2005-11-18 2007-06-07 Hitachi High-Technologies Corp 測長校正用標準部材及びその作製方法及びこれを用いた校正方法及び装置
JP2008031027A (ja) 2006-06-28 2008-02-14 Namiki Precision Jewel Co Ltd サファイヤ単結晶基板
JP2008171911A (ja) * 2007-01-10 2008-07-24 Tokyo Electron Ltd ラフネス評価方法及びシステム
JP4461154B2 (ja) * 2007-05-15 2010-05-12 株式会社東芝 半導体装置
JP2008311439A (ja) * 2007-06-14 2008-12-25 Fujitsu Microelectronics Ltd 半導体装置およびその導体配線の接続検査方法
US7781306B2 (en) * 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
JP4287891B2 (ja) 2007-12-20 2009-07-01 株式会社日立ハイテクノロジーズ 測長用標準部材及びそれを用いた電子ビーム測長装置
US8134169B2 (en) * 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
JP5071815B2 (ja) 2008-08-29 2012-11-14 独立行政法人産業技術総合研究所 ナノメートルスケールの計測標準試料およびナノメートルスケールの計測標準試料を用いた走査型顕微鏡の校正方法
US8373113B2 (en) * 2008-11-05 2013-02-12 Hitachi High-Technologies Corporation Calibration standard member, method for manufacturing the member and scanning electronic microscope using the member
JP4929296B2 (ja) * 2009-01-28 2012-05-09 株式会社日立ハイテクノロジーズ 荷電粒子線装置
EP2778649B1 (en) 2011-11-11 2022-01-05 Kwansei Gakuin Educational Foundation Method for manufacturing a nanometer standard prototype
US10453758B2 (en) * 2016-03-01 2019-10-22 Asml Netherlands B.V. Method and apparatus to determine a patterning process parameter using an asymmetric optical characteristic distribution portion
JP7000944B2 (ja) 2018-03-23 2022-01-19 マツダ株式会社 ソレノイドバルブの取付構造

Also Published As

Publication number Publication date
CN112525116B (zh) 2023-03-10
TWI742525B (zh) 2021-10-11
JP2021048156A (ja) 2021-03-25
US20210082662A1 (en) 2021-03-18
CN112525116A (zh) 2021-03-19
US11549807B2 (en) 2023-01-10
JP7267882B2 (ja) 2023-05-02
BE1027584B1 (de) 2021-04-16
BE1027584A1 (de) 2021-04-09

Similar Documents

Publication Publication Date Title
CN100582934C (zh) 一种曝光方法及曝光处理装置
CN104730858B (zh) 采用反馈控制改善晶圆图案化的均匀性
JP5647220B2 (ja) マイクロ及びナノスケールの３次元構造の製造方法並びに製造装置
Gavrilenko et al. Measurement of dimensions of resist mask elements below 100 nm with help of a scanning electron microscope
TWI742525B (zh) 基板、圖形、及測量裝置之校正方法
TW202230425A (zh) 用於相似相鄰材料的終點偵測
Tortonese et al. Sub-50-nm isolated line and trench width artifacts for CD metrology
US7370515B2 (en) Probes for use in scanning probe microscopes and methods of fabricating such probes
US8058086B2 (en) Self-organized pin-type nanostructures, and production thereof on silicon
US7862737B2 (en) Planarizing method
US6498502B2 (en) Apparatus and method for evaluating semiconductor structures and devices
JP4169004B2 (ja) 半導体装置の製造方法
US6841402B1 (en) Alignment-mark detection methods and devices for charged-particle-beam microlithography, and microelectronic-device manufacturing methods comprising same
JP2010278363A (ja) 結晶欠陥検出方法
JP5552776B2 (ja) ナノインプリント用モールドの製造方法と検査方法
Yamazaki et al. Electron-beam diameter measurement using a knife edge with a visor for scattering electrons
Novikov Test Objects with a Rectangular Profile for SEM: 1. Fabrication Technology
JPH10197423A (ja) 半導体単結晶中の結晶欠陥観察用試料作製方法および結晶欠陥観察方法
JPS6246976B2 (zh)
US6521138B2 (en) Method for measuring width of bottom under cut during etching process
Kim et al. In-line critical dimension and sidewall roughness metrology study for compound nanostructure process control by in-line 3D atomic force microscope
JP4112842B2 (ja) マスクの欠陥修正方法
TWI719666B (zh) 在半導體物件上移動結構的方法及檢驗半導體物件的檢驗裝置
JP4251002B2 (ja) ステンシルマスク用基板およびステンシルマスク用基板の製造方法
Gavrilenko et al. Test objects for automated dimensional measurements at the nanoscale level using a scanning electron microscope