CN112522665B - 掩膜条、掩膜板及显示面板的制备方法 - Google Patents
掩膜条、掩膜板及显示面板的制备方法 Download PDFInfo
- Publication number
- CN112522665B CN112522665B CN202011391331.4A CN202011391331A CN112522665B CN 112522665 B CN112522665 B CN 112522665B CN 202011391331 A CN202011391331 A CN 202011391331A CN 112522665 B CN112522665 B CN 112522665B
- Authority
- CN
- China
- Prior art keywords
- evaporation
- mask
- mask strip
- cathode
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 238000001704 evaporation Methods 0.000 claims abstract description 156
- 230000008020 evaporation Effects 0.000 claims abstract description 152
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000011248 coating agent Substances 0.000 claims abstract description 26
- 238000000576 coating method Methods 0.000 claims abstract description 26
- 238000009834 vaporization Methods 0.000 claims abstract description 17
- 230000008016 vaporization Effects 0.000 claims abstract description 17
- 238000012216 screening Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000007740 vapor deposition Methods 0.000 description 13
- 206010070834 Sensitisation Diseases 0.000 description 8
- 230000008313 sensitization Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000010406 cathode material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 108091006149 Electron carriers Proteins 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/24—Vacuum evaporation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请实施例提供一种掩膜条、掩膜板及显示面板的制备方法。本申请第一方面提供一种掩膜条,包括图案蒸镀区及相邻两个图案蒸镀区之间的遮挡区,图案蒸镀区包括:蒸镀开口,在图案蒸镀区呈阵列分布;抗拉应力部,在掩膜条的张网方向上位于相邻两个蒸镀开口之间,抗拉应力部包括朝向蒸镀开口的第一变形边缘;掩膜条具有复位状态,在复位状态下,第一变形边缘朝向蒸镀开口内凹进。设置抗拉应力部增大掩膜条整体强度,避免掩膜条张网过程中发生破损,提升用该掩膜条制备显示面板阴极层的良率。
Description
技术领域
本发明涉及显示设备技术领域,尤其涉及一种掩膜条、掩膜板及显示面板的制备方法。
背景技术
有机发光二极管显示(Organic Light Emitting Display,OLED)面板等平面显示面板已经成为显示装置中的主流。
现有的OLED显示面板制备过程中需要应用蒸镀工艺,蒸镀工艺采用的掩膜条强度低,对掩膜条张网制备掩膜板的过程中掩膜条容易破损变形,使得掩膜板制备难度大,掩膜板良率低。
因此急需一种新型的掩膜条、掩膜板及显示面板的制备方法。
发明内容
本申请实施例提供一种掩膜条、掩膜板及显示面板的制备方法,在掩膜条的图案蒸镀区中设置有抗拉应力部,增大掩膜条强度,避免制备掩膜板时在对掩膜条张网过程中掩膜条破损,提升掩膜板制备良率。
本申请实施例第一方面提供一种掩膜条,包括图案蒸镀区及相邻两个图案蒸镀区之间的遮挡区,图案蒸镀区包括:
蒸镀开口,在图案蒸镀区呈阵列分布;
抗拉应力部,在掩膜条的张网方向上位于相邻两个蒸镀开口之间,抗拉应力部包括朝向蒸镀开口的第一变形边缘;
掩膜条具有复位状态,在复位状态下,抗拉应力部的第一变形边缘朝向蒸镀开口内凹进。
在本申请实施例第一方面一种可能的实施方式中,抗拉应力部在张网方向上具有相对的两个第一变形边缘,在复位状态下两个第一变形边缘分别沿着张网方向、向相邻的两个蒸镀开口内部凹进;
优选的,在复位状态下、第一变形边缘沿掩膜条厚度方向的正投影呈弧形。
在本申请实施例第一方面一种可能的实施方式中,掩膜条还具有张网状态,在张网状态下第一变形边缘背离蒸镀开口方向收缩形变;
优选的,在张网状态下,第一变形边缘沿掩膜条厚度方向的正投影呈直线形。
在本申请实施例第一方面一种可能的实施方式中,张网方向上位于同一个蒸镀开口两侧的相邻两个抗拉应力部的两个第一变形边缘相对,且复位状态下相向凹进、张网状态下背向凸出;
优选的,在张网状态下,第一变形边缘在掩膜条厚度方向上的正投影呈弧形。
在本申请实施例第一方面一种可能的实施方式中,图案蒸镀区还包括阻隔部,用于在与张网方向垂直的第一方向上隔离相邻两个蒸镀开口,第一方向上阻隔部包括相对的两个第二变形边缘;
在张网状态下,阻隔部的两个第二变形边缘在第一方向上分别朝向相邻的两个蒸镀开口内凹进。
在本申请实施例第一方面一种可能的实施方式中,在复位状态下,张网方向上抗拉应力部在图案蒸镀区位错分布。
本申请实施例第二方面提供一种掩膜板,包括:
框式框架,具有开口结构;
本申请第一方面的掩膜条,掩膜条处于张网状态,掩膜条张网方向上的两端固定设置于框式框架。
在本申请实施例第二方面一种可能的实施方式中,
掩膜条的抗拉应力部在张网方向上具有相对的两个第一变形边缘;
处于张网状态下的掩膜条中,第一变形边缘在掩膜条厚度方向上的正投影呈直线形;或者,
处于张网状态下的掩膜条中,在张网方向上位于同一个蒸镀开口两侧的相邻两个抗拉应力部的两个第一变形边缘相对,在张网状态下背向凸出,且第一变形边缘在掩膜条厚度方向上的正投影呈弧形。
本申请实施例第二方面中的掩膜板包括处于张网状态下的本申请实施例第一方面的掩膜条。掩膜条中蒸镀开口之间的间距增大、强度变强,制作本申请实施例第二方面的掩膜板过程中对掩膜条进行张网时蒸镀开口间强度增大,避免掩膜条在张网方向上于相邻蒸镀开口之间发生变形以及破损开裂,降低掩膜板制备难度,提升掩膜板整体的制备良率以及使用寿命,最终提高显示面板制备质量。
本申请实施例第三方面提供一种显示面板的制备方法,包括以下步骤:
提供待蒸镀基板,待蒸镀基板具有多个像素单元,各像素单元包括预设排列方式排布的子像素区以及阴极搭接区;
将待蒸镀基板与掩膜板对位设置,像素单元与处于张网状态下的掩膜条中的蒸镀开口一一对位,其中掩膜板为本申请第二方面的掩膜板;
提供阴极蒸镀材料,将阴极蒸镀材料通过蒸镀开口蒸镀到与蒸镀开口对应的像素单元上,且形成多个与像素单元对应的独立像素阴极层。
本申请实施例第三方面提供的显示面板的制备方法,可保证阴极蒸镀材料通过蒸镀开口蒸镀到像素单元中,阴极蒸镀材料同时覆盖阴极搭接区以及子像素区,使每个像素单元具有对应的独立的阴极层,保证每个像素单元在显示面板工作时进行发光显示;又从整体上缩小显示面板阴极层的整体面积,提高显示面板光透过率。
且与蒸镀开口对应的第一变形边缘在待蒸镀基板的正投影、位于阴极搭接区背离子像素区的边缘外侧,可以增大阴极搭接区的阴极蒸镀材料覆盖面积,即保证与阴极搭接区对应的阴极层的部分面积增大,保证各个像素单元实现足够的阴极搭接,也保证显示面板整体实现足够的阴极搭接。
附图说明:
图1是本申请实施例中处于复位状态下的一种掩膜条的结构示意图;
图2是图1中A区域的放大图;
图3是本申请实施例中处于张网状态下的一种掩膜条的结构示意图;
图4是图3中B区域的放大图;
图5是本申请实施例中处于张网状态下的另一种掩膜条上的图案蒸镀区的结构示意图;
图6是本申请实施例中一种掩膜板的结构示意图;
图7是本申请实施例中一种待蒸镀基板的结构示意图;
图8是图7中C区域的放大图;
图9a是蒸镀过程中一种蒸镀开口在像素单元的正投影示意图;
图9b是蒸镀过程中另一种蒸镀开口在像素单元的正投影示意图;
图10是本申请实施例中一种显示面板整体阴极层的俯视结构示意图。
图中:
第一方向-X;张网方向-Y;
掩膜条-1;图案蒸镀区-11;蒸镀开口-111;
抗拉应力部-112;第一变形边缘-112a;阻隔部-113;第二变形边缘-113a;遮挡区-12;固定结构-13
掩膜板-2;框式框架-21;
待蒸镀基板-3;像素单元-31;子像素区-311;阴极搭接区-312;第一子像素区-311a;第二子像素区-311b;第三子像素区-311c;待蒸镀区-32;
显示面板-4,显示面板的像素单元-41;阴极层-411。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中,提出了许多具体细节,以便提供对本发明的全面理解。但是,对于本领域技术人员来说很明显的是,本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。在附图和下面的描述中,至少部分的公知结构和技术没有被示出,以便避免对本发明造成不必要的模糊;并且,为了清晰,可能夸大了部分结构的尺寸。此外,下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
在本发明的描述中,需要说明的是,除非另有说明,“多个”的含义是两个以上;术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。
下述描述中出现的方位词均为图中示出的方向,并不是对本发明的实施例的具体结构进行限定。在本发明的描述中,还需要说明的是,除非另有明确的规定和限定,术语“安装”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以间接相连。对于本领域的普通技术人员而言,可视具体情况理解上述术语在本发明中的具体含义。
为了更好地理解本发明,下面结合图1至图9b对本申请实施例的显示面板进行详细描述。
发明人在长期深入地研究中发现,一般显示面板的阴极层都是采用通用掩膜板进行整面蒸镀的,显示面板的阴极层整体面积大,影响显示面板的透光率,从而影响设置于屏下的感光功能模组的应用。因此发明人发现采用精密掩膜板制作显示面板的阴极层可以缩小显示面板整体阴极层的面积,增大显示面板的透光率,保证屏下的感光功能模组可高质量进行感光过程,提升屏下的感光功能模组的实际应用性能。
又发明人进一步发现,一般的精密掩膜板中掩膜条开设有多个蒸镀开口,通过蒸镀开口蒸镀到与蒸镀开口对应的像素单元上,每一像素单元的阴极搭接区中已形成有与显示面板的阴极信号走线进行电连接的电路结构,蒸镀阴极材料以使每一像素单元对应形成同时覆盖像素单元中阴极搭接区以及子像素区像素的独立的阴极层。然而蒸镀开口间的间距较小使得掩膜条整体强度低,使得掩膜条在张网过程中容易破损变形,提高精密掩膜板的制备难度,降低精密掩膜板的良率。发明人还发现在掩膜条张网过程中,施加在掩膜条张网方向上的拉力使得掩膜条产生沿张网方向的张力,也即拉应力。在上述张力的作用下,张网方向上掩膜条在相邻蒸镀开口之间的部分背离蒸镀开口方向收缩变形,由于张网方向上掩膜条在相邻蒸镀开口之间的部分间距较小,在收缩变形的过程中大概率发生破损以及断裂,使得多个相邻蒸镀开口最终连通成为一个不被期望的大通孔。该大通孔的形成一方面影响蒸镀过程的精确度,使得至少部分像素单元的阴极层互相连通,造成显示面板阴极层的面积增大,降低显示面板的透光率;另一方面对显示面板的像素单元控制造成影响,影响显示面板的显示精度和效果。
鉴于此,本申请实施例中第一方面提供一种掩膜条1,请参考图1和图2,包括图案蒸镀区11及相邻两个图案蒸镀区11之间的遮挡区12。图案蒸镀区11包括蒸镀开口111,蒸镀开口111在图案蒸镀区11呈阵列分布。图案蒸镀区11还包括抗拉应力部112,抗拉应力部112在掩膜条1的张网方向上位于相邻两个蒸镀开口111之间,抗拉应力部112包括朝向蒸镀开口111的第一变形边缘112a,掩膜条1具有张网状态和复位状态,复位状态下抗拉应力部112的第一变形边缘112a朝向蒸镀开口111内凹进,张网状态下第一变形边缘112a背离蒸镀开口111方向收缩形变。
需要说明的是,本申请实施例中掩膜条1具有的复位状态指的是:掩膜条1长度方向上的两端不受拉力作用,尤其是不受张网装置施加的拉力作用,掩膜条1处于未张网状态,掩膜条1中蒸镀开口111不沿张网方向发生变形。张网方向与掩膜条1张网方向同向。
掩膜条1具有的张网状态指的是:张网装置对掩膜条1长度方向上的两端分别施加拉力作用,使得掩膜条1沿张网方向产生拉应力而使得蒸镀开口111发生变形的状态,掩膜条1长度方向与张网方向同向。
本申请实施例中在掩膜条1的张网方向上抗拉应力部112位于相邻两个蒸镀开口111之间,在复位状态下抗拉应力部112的第一变形边缘112a朝向蒸镀开口111内凹进,使得张网方向上,掩膜条1相邻两个蒸镀开口111之间的间距变大,增强在掩膜条1张网方向上处于蒸镀开口111之间的部分的强度,增强掩膜条1整体强度。避免在对掩膜条1张网制备掩膜板2的过程中,掩膜条1从张网方向上处于蒸镀开口111之间的部分处破损开裂。掩膜条1整体强度增大,尤其是张网方向掩膜条1在相邻蒸镀开口111之间的部分强度增大可提高掩膜板2的制备良率,提升用该掩膜条1制备显示面板阴极层的良率,同时也降低掩膜板2制备难度,提高掩膜板2自身蒸镀开口111位置的精确度,提升蒸镀过程中的蒸镀精确度。
在一些实施例中,如图1以及图2所示,图1为一些实施例中处于复位状态下的掩膜条1结构示意图,掩膜条1包括图案蒸镀区11及相邻两个图案蒸镀区11之间的遮挡区12。掩膜条1还包括在张网方向上分别设置在掩膜条1两端的固定结构13,制备掩膜板2时,张网装置夹持掩膜条1的固定结构13,并对掩膜条1施加张网过程中的拉力;张网结束后将固定结构13焊接固定在掩膜板2的框架上从而实现对掩膜条1的固定作用。掩膜条1中的图案蒸镀区11包括蒸镀开口111以及抗拉应力部112,蒸镀开口111在图案蒸镀区11呈阵列分布,抗拉应力部112在掩膜条1的张网方向上位于相邻两个蒸镀开口111之间,抗拉应力部112在张网方向上具有相对的两个第一变形边缘112a,在复位状态下两个第一变形边缘112a分别朝向在张网方向上相邻的两个蒸镀开口111内凹进,以增大抗拉应力部112在张网方向的长度,使得张网方向上蒸镀开口111间的间距增大,掩膜条1的整体强度增强,避免在张网过程中张网方向上掩膜条1在相邻蒸镀开口111之间的部分断裂破损,保证掩膜板2制备的良率降低掩膜板2制备的难度。在一些实施例中,掩膜条1在复位状态下,第一变形边缘112a在掩膜条1厚度方向上的正投影呈弧形。如图1以及图2所示,可以理解的是第一变形边缘112a在掩膜条1厚度方向上的正投影呈弧形,也即于掩膜条1厚度方向上,第一变形边缘112a在一与掩膜条相互平行的水平面上的正投影呈弧形。拉应力,即掩膜条1张网过程中产生的张力可均匀作用于在掩膜条1厚度方向上的正投影呈弧形的第一变形边缘112a,使得第一变形边缘112a在张网方向发生形变的同时,不容易在第一变形边缘112a处因受拉应力不均而发生破损、撕裂等现象。
在一些可选的实施例中,请继续参照图1以及图2所示,在掩膜条1处于复位状态下,张网方向上抗拉应力部112在图案蒸镀区11位错分布。抗拉应力部112在张网方向上于图案蒸镀区11位错分布,使得从与张网方向垂直的第一方向上看,在图案蒸镀区11中的每一蒸镀开口111所在横行都对应设置有至少一个抗拉应力部112;在张网方向上每一蒸镀开口111所在的纵列中均具有抗拉应力部112且纵列之间的抗拉应力部112均位错设置;使得抗拉应力部112更均匀以及分散的分布于图案蒸镀区11中,实现整个图案蒸镀区11中多个抗拉应力部112更均匀地承担掩模条张网过程中的所产生张力作用,进一步在整体上增强掩膜条1的强度以及避免掩膜板2制备过程中掩膜条1的破损开裂问题。
在一些可选的实施例中,张网方向上位于同一个开口两侧的相邻两个抗拉应力部112的两个第一变形边缘112a相对,且在复位状态下,两个相对的第一变形边缘112a相向凹进,也即如图1以及图2所示一个抗拉应力部112中,两个相对的第一变形边缘112a分别朝向在张网方向上相邻的两个蒸镀开口111内凹进。在这些实施例中如图3以及图4所示,掩膜条1在张网状态下,位于同一个蒸镀开口111两侧的相邻两个抗拉应力部112的两个第一变形边缘112a相对,并背向凸出,使得抗拉应力部112在张网方向上收缩变形。
在一些示例中,请参照图3以及图4,位于同一个蒸镀开口111两侧的相邻两个抗拉应力部112的两个第一变形边缘112a背向凸出,且在掩膜条1厚度方向上的正投影呈弧形,增大了蒸镀开口111在张网方向上的长度。
在一些可选的实施例中,请一并参照图1至图4,掩膜板2中图案蒸镀区11还包括阻隔部113,阻隔部113用于在张网方向垂直的第一方向上隔离相邻两个蒸镀开口111,第一方向上阻隔部113包括相对的两个第二变形边缘113a;
在张网状态下,位于同一个蒸镀开口111两侧的相邻两个阻隔部113的两个第二变形边缘113a朝向蒸镀开口111方向相向凸出。也可以理解为,在张网状态下,阻隔部113的两个第二变形边缘113a在第一方向上分别朝向相邻的两个蒸镀开口111内凹进。此时可增大阻隔部113在第一方向上的宽度,同时减小每个蒸镀开口111在第一方向上的宽度,降低在第一方向上蒸镀开口111阴极蒸镀材料蒸镀量;又张网状态下位于同一个蒸镀开口111两侧的相邻两个抗拉应力部112的两个第一变形边缘112a背向凸出增大了蒸镀开口111在张网方向上的长度,保证了在张网方向上蒸镀开口111阴极蒸镀材料蒸镀量,保证了像素单元31自身具有的独立的阴极层同时覆盖呈列排布的子像素区以及阴极搭接区;第一变形边缘112a以及第二变形边缘113a的设置在实现足够的阴极搭接的同时,进一步缩小显示面板阴极层整体上的蒸镀面积,提高显示面板光透过率,有利于屏下感光功能模组的应用。
在一些示例中,在复位状态下,位于同一个蒸镀开口111两侧的相邻两个阻隔部113的两个第二变形边缘113a沿第一方向延伸并与同一个蒸镀开口111两侧的相邻两个抗拉应力部112的两个相对的第一变形边缘112a连接围合形成蒸镀开口111。
在一些可选的实施例中,如图5所示,在张网状态下,位于同一个蒸镀开口111两侧的相邻两个抗拉应力部112的两个第一变形边缘112a相对,并背向凸出,使得抗拉应力部112在张网方向上收缩变形;且上述第一变形边缘112a背向凸出至第一变形边缘112a在掩膜条1厚度方向上的正投影呈直线形,也增大了蒸镀开口111在张网方向上的长度。可以理解的是,第一变形边缘112a背向凸出至第一变形边缘112a在掩膜条1厚度方向上的正投影呈直线形,可以理解的是于掩膜条1厚度方向上,第一变形边缘112a在一与掩膜条相互平行的水平面上的正投影呈直线形。
如图6所示,本申请实施例的第二方面还提供一种掩膜板2。掩膜板2包括具有开口结构的框式框架21以及上述本申请实施例第一方面中处于张网状态下的掩膜条1。掩膜条1张网方向上的两端具有上述所介绍的固定结构13,掩膜条1通过该固定结构13固定设置于框式框架21上。
在一些示例中,本申请实施例的第二方面的掩膜板2还包括多条支撑条以及多条遮挡条。制备本申请实施例第二方面中的掩膜板2时,可先在具有开口结构的框式框架21上固定支撑条,多个支撑条在张网方向上相互间隔并排排列;在张网方向上将多个遮挡条固定在框式框架21上且多个遮挡条在第一方向上相互间隔并排排列;最后对本申请实施例第一方面的掩膜条1沿张网方向进行张网,对掩膜条1张网并使得掩膜条1与框式框架21对位后,将掩膜条1张网方向上的两端分别固定设在框式框架21于张网方向上相对的边框上,且掩膜条1设置于两相邻的遮挡条形成间隙处并层叠设于遮挡条背向支撑条的一侧。
在一些可选的实施例中,如图6所示,掩膜板2中掩膜条1的抗拉应力部112在张网方向上具有相对的两个第一变形边缘112a;处于张网状态下的掩膜条1中,张网方向上位于同一个蒸镀开口111两侧的相邻两个抗拉应力部112的两个第一变形边缘112a相对,在张网状态下背向凸出,且第一变形边缘112a在掩膜条1厚度方向上的正投影呈弧形,增大了蒸镀开口111在张网方向上的长度。
在另一些可选的实施例中,掩膜板2的处于张网状态下的掩膜条1中,第一变形边缘112a在掩膜条1厚度方向上的正投影呈直线形。该实施例中掩膜板2的结构为在图中示出。
本申请实施例的第三方面还提供一种显示面板的制备方法。该制备方法包含以下步骤:
S01:提供待蒸镀基板,待蒸镀基板具有多个像素单元,各像素单元包括预设排列方式排布的子像素区以及阴极搭接区;
S02:将待蒸镀基板与掩膜板对位设置,像素单元与处于张网状态下的掩膜条中的蒸镀开口一一对位,其中掩膜板采用本申请实施例第二方面的掩膜板;
S03:提供阴极蒸镀材料,使阴极蒸镀材料通过蒸镀开口蒸镀到与蒸镀开口对应的像素单元上,且形成多个与像素单元对应的独立像素阴极层。
如图7所示,在本申请实施例第三方面提供的显示面板的制备方法的S01步骤中,提供的用于制备显示面板的待蒸镀基板3包括多个阵列排布的待蒸镀区32,每一待蒸镀区32中具有多个像素单元31,各像素单元31包括预设排布方式排布的子像素区311以及阴极搭接区312。在一些实施例中,在步骤S01中提供的待蒸镀基板3包括阵列基板以及设置于所述阵列基板的像素单元31。每一像素单元31中的子像素区311在待蒸镀基板3厚度方向上层叠形成有阳极层、空穴载流子层、发光层、电子载流子层,但是仍缺乏阴极层。因此需要对待蒸镀基板3提供蒸镀阴极材料,使得每一子像素区311具有阴极层,最终使得显示面板的每一子像素区311中对应形成一子像素。
在一些示例中,请参照图8,提供的用于制备显示面板的待蒸镀基板3中每一像素单元31的阴极搭接区中已形成有与显示面板的阴极信号走线进行电连接的电路结构。在一些示例中,待蒸镀基板3上每一像素单元中的阴极搭接区以及子像素区间隔设置,因此需要通过蒸镀阴极材料以使每一像素单元31对应形成同时覆盖像素单元31中阴极搭接区312以及子像素区311像素的独立的阴极层。且像素单元31中独立的阴极层与每一子像素区311中的电子载流子层接触设置,同时也与阴极搭接区中的电路结构接触设置,从而通过每一像素单元31对应的独立的阴极层实现像素单元中各子像素区与阴极搭接区的阴极电连接。
也即,显示面板的阴极信号走线通过每一像素单元31所具有的阴极搭接区312接入每一像素单元31所具有的独立的阴极层中,从而实现了阴极信号走线和每个像素单元31中的阴极层进行电连接的作用。使得显示面板中阴极信号走线可以对每个像素单元31的子像素区311中形成的子像素进行电控制,进而使得每个像素单元31进行正常显示发光。
在一些示例中,请参照图7以及图8,在S01步骤中,提供待蒸镀基板3中像素单元31中阴极搭接区312以及子像素区311呈列排布。发红光的第一子像素区311a,发绿光的第二子像素区311b以及发蓝光的第三子像素区311c呈列排布;而包括第一子像素区311a、第二子像素区311b以及第三子像素区311c的子像素区与阴极搭接区312也呈列排布。
在S02步骤中,即在将待蒸镀基板3与掩膜板2对位设置的步骤中,掩膜板2中蒸镀开口111在待蒸镀基板3的正投影与像素单元31重叠,与蒸镀开口111对应的第一变形边缘112a在待蒸镀基板3的正投影、位于阴极搭接区背离子像素区的边缘外侧。
在一些示例中,如图9a所示,图9a中虚线所围成的区域为蒸镀开口111在待蒸镀基板3的正投影区域。在S02步骤中,蒸镀开口111在待蒸镀基板3的正投影与像素单元31重叠。由于在这些示例中位于同一个蒸镀开口111两侧的相邻两个抗拉应力部112的两个第一变形边缘112a相对,并背向凸出,使得抗拉应力部112在张网方向上收缩变形;且上述第一变形边缘112a背向凸出至第一边缘在掩膜条1厚度方向上的正投影呈直线形,增大了蒸镀开口111在张网方向上的长度。则在掩膜条1厚度方向上的正投影呈直线型的第一变形边缘112a在待蒸镀基板3的投影、位于阴极搭接区背离子像素区的边缘外侧,可保证在蒸镀制备阴极层的过程中,阴极蒸镀材料可通过蒸镀开口111同时蒸镀到每个像素单元31的子像素区以及阴极搭接区中,像素单元31的阴极层同时覆盖于子像素区以及阴极搭接区上,保证阴极搭接区具有对应的阴极层部分,进一步保证像素单元31具有足够的阴极搭接面积,可在显示面板工作时进行发光显示,保证显示面板的显示效果。
在另一些示例中,如图9b所示,图9b中虚线所围成的区域为蒸镀开口111在待蒸镀基板3的正投影区域。在S02步骤中,蒸镀开口111在待蒸镀基板3的正投影与像素单元31重叠。由于在这些示例中位于同一个蒸镀开口111两侧的相邻两个抗拉应力部112的两个第一变形边缘112a相对,并背向凸出,使得抗拉应力部112在张网方向上收缩变形;且上述第一变形边缘112a背向凸出至第一边缘在掩膜条1厚度方向上的正投影呈弧形,增大了蒸镀开口111在张网方向上的长度,以及增大每个像素单元31在子像素区与阴极搭接区所在列方向上的阴极层长度,保证子像素区与阴极搭接区均被阴极蒸镀材料覆盖形成像素单元31独立的阴极层。则一在掩膜条1厚度方向上的正投影呈弧形的第一变形边缘112a在待蒸镀基板3的投影、位于阴极搭接区背离子像素区的边缘外侧,可进一步保证在蒸镀制备阴极层的过程中,阴极蒸镀材料可通过蒸镀开口111同时蒸镀到每个像素单元31的子像素区以及阴极搭接区中,像素单元31的阴极层同时覆盖于子像素区以及阴极搭接区上,保证阴极搭接区具有对应的阴极层部分,进一步保证像素单元31具有足够的阴极搭接面积,可在显示面板工作时进行发光显示,保证显示面板的显示效果。
需要说明的是,在一些实施例中一个待蒸镀基板3中的一个待蒸镀区32对应一个显示面板的显示基板。请参见图10,图10中示出了一些实施例中采用在本申请实施例第三方面的显示面板的制备方法得到的显示面板4整体阴极层的俯视结构示意图。从图10可知,显示面板4中具有多个显示面板的像素单元41,每一像素单元41对应有独立的阴极层411。相较于通过整面蒸镀制备一个覆盖显示面板4全部显示面板的像素单元41的阴极层,图10中示出的显示面板4中,每个显示面板的像素单元41具有自身独立像素阴极层411。由此显示面板4中多个独立的阴极层411覆盖发光层的面积总和小于普通显示面板中通过整面蒸镀形成整体阴极层覆盖发光层的面积,增大了显示面板的整体透光率,使更多光线透过显示面板各独立阴极层之间的间隙处进入到屏下感光模组,提高屏下感光模组感光过程质量,有利于屏下感光模组的应用。
可以理解的是,上述实施例提供的感光模组具体可以为摄像头等元件,该显示面板例如可以应用于手机、平板电脑、电脑显示器、电视机、可穿戴设备或信息查询机等。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (12)
1.一种掩膜条,其特征在于,包括图案蒸镀区及相邻两个所述图案蒸镀区之间的遮挡区,所述图案蒸镀区包括:
蒸镀开口,在所述图案蒸镀区呈阵列分布;
抗拉应力部,在所述掩膜条的张网方向上位于相邻两个所述蒸镀开口之间,所述抗拉应力部包括朝向所述蒸镀开口的第一变形边缘;
所述掩膜条具有复位状态,在所述复位状态下,所述第一变形边缘朝向所述蒸镀开口内凹进;
所述掩膜条还具有张网状态,在所述张网状态下,所述第一变形边缘朝背离所述蒸镀开口方向收缩形变。
2.根据权利要求1所述的掩膜条,其特征在于,所述抗拉应力部在所述张网方向上具有相对的两个所述第一变形边缘,在所述复位状态下两个所述第一变形边缘分别沿着所述张网方向、向相邻的两个所述蒸镀开口内凹进。
3.根据权利要求1所述的掩膜条,其特征在于,在所述复位状态下,所述第一变形边缘沿所述掩膜条厚度方向的正投影呈弧形。
4.根据权利要求1所述的掩膜条,其特征在于,
在所述张网状态下,所述第一变形边缘沿所述掩膜条厚度方向的正投影呈直线形。
5.根据权利要求1所述的掩膜条,其特征在于,所述张网方向上位于同一个所述蒸镀开口两侧的相邻两个所述抗拉应力部的两个所述第一变形边缘相对,且在所述复位状态下相向凹进、所述张网状态下背向凸出。
6.根据权利要求1所述的掩膜条,其特征在于,在所述张网状态下,所述第一变形边缘在所述掩膜条厚度方向上的正投影呈弧形。
7.根据权利要求 1所述的掩膜条,其特征在于,
所述图案蒸镀区还包括阻隔部,用于在与所述张网方向垂直的第一方向上隔离相邻两个所述蒸镀开口,在所述第一方向上所述阻隔部包括相对的两个第二变形边缘;
在所述张网状态下,所述阻隔部的两个所述第二变形边缘在第一方向上分别朝向相邻的两个所述蒸镀开口内凹进。
8.根据权利要求1所述的掩膜条,其特征在于,
在所述复位状态下,所述张网方向上所述抗拉应力部在所述图案蒸镀区位错分布。
9.一种掩膜板,其特征在于,包括:
框式框架,具有开口结构;
如权利要求1-8任一项所述的掩膜条,所述掩膜条处于所述张网状态,所述掩膜条张网方向上的两端固定设置于所述框式框架。
10.根据权利要求9所述的掩膜板,其特征在于,
所述掩膜条的所述抗拉应力部在所述张网方向上具有相对的两个所述第一变形边缘;
处于张网状态下的所述掩膜条中,所述第一变形边缘在所述掩膜条厚度方向上的正投影呈直线形;或者,
处于张网状态下的所述掩膜条中,在所述张网方向上位于同一个所述蒸镀开口两侧的相邻两个所述抗拉应力部的两个所述第一变形边缘相对,在所述张网状态下背向凸出,且所述第一变形边缘在所述掩膜条厚度方向上的正投影呈弧形。
11.一种显示面板的制备方法,其特征在于,包括以下步骤:
提供待蒸镀基板,所述待蒸镀基板具有多个像素单元,各所述像素单元包括预设排列方式排布的子像素区以及阴极搭接区;
将所述待蒸镀基板与所述掩膜板对位设置,所述像素单元与所述处于张网状态下的掩膜条中的所述蒸镀开口一一对位,其中所述掩膜板为如权利要求9或10所述的掩膜板;
提供阴极蒸镀材料,将所述阴极蒸镀材料通过所述蒸镀开口蒸镀到与所述蒸镀开口对应的所述像素单元上,且形成多个与所述像素单元对应的独立像素阴极层。
12.根据权利要求11所述的显示面板的制备方法,其特征在于,所述提供待蒸镀基板的步骤中,所述像素单元中所述阴极搭接区以及所述子像素区呈列排布;
所述将所述待蒸镀基板与所述掩膜板对位设置的步骤中,所述蒸镀开口在所述待蒸镀基板的正投影与所述像素单元重叠,
且一与所述蒸镀开口对应的所述第一变形边缘在所述待蒸镀基板的正投影、位于所述阴极搭接区背离所述子像素区的边缘外侧。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011391331.4A CN112522665B (zh) | 2020-12-02 | 2020-12-02 | 掩膜条、掩膜板及显示面板的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011391331.4A CN112522665B (zh) | 2020-12-02 | 2020-12-02 | 掩膜条、掩膜板及显示面板的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112522665A CN112522665A (zh) | 2021-03-19 |
CN112522665B true CN112522665B (zh) | 2022-11-18 |
Family
ID=74996251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011391331.4A Active CN112522665B (zh) | 2020-12-02 | 2020-12-02 | 掩膜条、掩膜板及显示面板的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112522665B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115449747B (zh) * | 2022-10-19 | 2024-02-13 | 云谷(固安)科技有限公司 | 精密掩模版及其制作方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108559946A (zh) * | 2018-05-14 | 2018-09-21 | 昆山国显光电有限公司 | 掩膜组件、主掩膜板及配合掩膜板 |
CN208266250U (zh) * | 2018-04-24 | 2018-12-21 | 昆山国显光电有限公司 | 掩膜条及掩膜板 |
CN208604190U (zh) * | 2018-04-24 | 2019-03-15 | 昆山国显光电有限公司 | 掩膜板 |
CN208604193U (zh) * | 2018-07-06 | 2019-03-15 | 昆山国显光电有限公司 | 掩膜版和掩膜组件 |
CN110396660A (zh) * | 2019-08-30 | 2019-11-01 | 昆山国显光电有限公司 | 掩膜板及掩膜板制备方法 |
CN110578112A (zh) * | 2019-08-09 | 2019-12-17 | 武汉华星光电半导体显示技术有限公司 | 一种掩膜版和像素结构 |
CN111304585A (zh) * | 2020-02-28 | 2020-06-19 | 昆山国显光电有限公司 | 掩膜版 |
CN211367702U (zh) * | 2019-11-20 | 2020-08-28 | 京东方科技集团股份有限公司 | 一种掩膜基片和掩膜板 |
CN111850466A (zh) * | 2020-07-30 | 2020-10-30 | 昆山国显光电有限公司 | 掩膜版和蒸镀装置 |
-
2020
- 2020-12-02 CN CN202011391331.4A patent/CN112522665B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN208266250U (zh) * | 2018-04-24 | 2018-12-21 | 昆山国显光电有限公司 | 掩膜条及掩膜板 |
CN208604190U (zh) * | 2018-04-24 | 2019-03-15 | 昆山国显光电有限公司 | 掩膜板 |
CN108559946A (zh) * | 2018-05-14 | 2018-09-21 | 昆山国显光电有限公司 | 掩膜组件、主掩膜板及配合掩膜板 |
CN208604193U (zh) * | 2018-07-06 | 2019-03-15 | 昆山国显光电有限公司 | 掩膜版和掩膜组件 |
CN110578112A (zh) * | 2019-08-09 | 2019-12-17 | 武汉华星光电半导体显示技术有限公司 | 一种掩膜版和像素结构 |
CN110396660A (zh) * | 2019-08-30 | 2019-11-01 | 昆山国显光电有限公司 | 掩膜板及掩膜板制备方法 |
CN211367702U (zh) * | 2019-11-20 | 2020-08-28 | 京东方科技集团股份有限公司 | 一种掩膜基片和掩膜板 |
CN111304585A (zh) * | 2020-02-28 | 2020-06-19 | 昆山国显光电有限公司 | 掩膜版 |
CN111850466A (zh) * | 2020-07-30 | 2020-10-30 | 昆山国显光电有限公司 | 掩膜版和蒸镀装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112522665A (zh) | 2021-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100698033B1 (ko) | 유기 전계발광소자 및 그 제조 방법 | |
US9321074B2 (en) | Method of manufacturing a mask frame assembly for thin film deposition | |
WO2021136051A1 (zh) | 掩膜板及其制作方法 | |
CN103852968B (zh) | 掩模条和使用掩模条制造有机发光二极管显示器的方法 | |
CN110079763B (zh) | 掩膜板及掩膜组件 | |
CN109023235B (zh) | 掩模基板、掩膜组件、显示面板和显示装置 | |
TWI687529B (zh) | 掩膜板排版方法 | |
CN103911583B (zh) | Amoled金属掩膜板 | |
CN109509779B (zh) | 一种像素排布、包含其的有机发光显示面板及显示装置 | |
JP2004014513A (ja) | 有機電子発光素子の薄膜蒸着用マスクフレーム組立体 | |
US20060119252A1 (en) | Organic EL panel manufacturing method | |
US20210404049A1 (en) | Mask and manufacturing method thereof, fine metal mask, mask device and use method thereof | |
CN110923625A (zh) | 掩膜模组、蒸镀系统及蒸镀方法及显示基板 | |
US10727439B2 (en) | Display panel for maintaining parallel substrates with constant space and display device including the same | |
CN113015821B (zh) | 掩膜装置及其制造方法、蒸镀方法、显示装置 | |
CN112522665B (zh) | 掩膜条、掩膜板及显示面板的制备方法 | |
US20210399255A1 (en) | Array substrate, display panel and display apparat | |
CN111427475B (zh) | 触控模组、触控显示屏及触控显示屏的制造方法 | |
CN113314681B (zh) | 电极排气结构、电极、显示面板和显示装置 | |
CN114761605B (zh) | 掩膜板及其制备方法、显示面板及其制备方法、显示装置 | |
CN112909063B (zh) | 一种显示面板及其制备方法 | |
CN116018019A (zh) | 显示面板和掩膜板 | |
CN216288464U (zh) | 显示面板以及显示装置 | |
US11957035B2 (en) | Mask assembly and display device including island shelters contacting substrate through mounting holes | |
JP2019049058A (ja) | 蒸着マスク、フレーム付き蒸着マスク、有機半導体素子の製造方法、及び有機elディスプレイの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |