CN112491398A - 参数监测电路、占空比校正电路和阻抗校准电路 - Google Patents

参数监测电路、占空比校正电路和阻抗校准电路 Download PDF

Info

Publication number
CN112491398A
CN112491398A CN202010699788.5A CN202010699788A CN112491398A CN 112491398 A CN112491398 A CN 112491398A CN 202010699788 A CN202010699788 A CN 202010699788A CN 112491398 A CN112491398 A CN 112491398A
Authority
CN
China
Prior art keywords
parameter
circuit
comparison result
code
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010699788.5A
Other languages
English (en)
Inventor
申东澔
姜景太
李俊夏
金东成
李将雨
任政炖
郑秉勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112491398A publication Critical patent/CN112491398A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

提供了一种参数监测电路、占空比校正电路和阻抗校准电路。所述参数监测电路包括：代码生成电路，被配置为生成被施加了第一偏移的第一代码以及被施加了第二偏移的第二代码；参数调整电路，被配置为通过分别将所述第一代码和所述第二代码应用于当前参数来生成第一参数和第二参数；比较器电路，被配置为生成第一比较结果和第二比较结果，所述第一比较结果指示所述第一参数与参考参数值之间的比较结果，并且所述第二比较结果指示所述第二参数与所述参考参数值之间的比较结果；以及参数误差检测电路，被配置为基于所述第一比较结果和所述第二比较结果来检测所述当前参数的误差。

Description

参数监测电路、占空比校正电路和阻抗校准电路
相关申请的交叉引用
本申请要求于2019年9月11日向韩国知识产权局提交的韩国专利申请No.10-2019-0113036的权益，其公开内容通过引用全部合并于此。
技术领域
本发明构思的至少一些示例实施例涉及参数监测电路、占空比校正电路和阻抗校准电路，并且更具体地，涉及用于检测参数误差的参数监测电路、用于检测时钟信号中的占空比误差的占空比校正电路、以及用于检测阻抗误差的阻抗校准电路。
背景技术
在各种设备中，通过基于代码调整或校正参数来将设备操作所需的参数设置为所需值。例如，占空比校正电路通过基于代码调整时钟信号的占空来使时钟信号具有所需的目标占空值，并且阻抗校准电路或ZQ校准电路基于代码形成所需的阻抗值。
当参数的值与所需值有很大差异时，会需要检测该差异并再次训练代码。当将参数的值与所需值有很大差异的情况称为参数误差时，需要一种确定参数的误差状况的方法。
发明内容
本发明构思的至少一些示例实施例提供了一种在参数监测电路、占空比校正电路和阻抗校准电路中无需单独的监测设备的用于检测参数误差的方法和设备。
根据本发明构思的至少一些示例实施例，一种参数监测电路包括：代码生成电路，被配置为生成被施加了第一偏移的第一代码以及被施加了第二偏移的第二代码；参数调整电路，被配置为通过分别将所述第一代码和所述第二代码应用于当前参数来生成第一参数和第二参数；比较器电路，被配置为生成第一比较结果和第二比较结果，所述第一比较结果指示所述第一参数与参考参数值之间的比较结果，并且所述第二比较结果指示所述第二参数与所述参考参数值之间的比较结果；以及参数误差检测电路，被配置为基于所述第一比较结果和所述第二比较结果来检测所述当前参数的误差。
根据本发明构思的至少一些示例实施例，提供了一种占空比校正电路，其包括：代码生成电路，被配置为生成被施加了第一偏移的第一代码以及被施加了第二偏移的第二代码；占空比调整电路，被配置为通过使用所述第一代码校正当前时钟信号的占空比来生成第一时钟信号，并通过使用所述第二代码校正所述当前时钟信号的所述占空比来生成第二时钟信号；比较器电路，被配置为生成第一比较结果和第二比较结果，所述第一比较结果指示所述第一时钟信号的第一占空比与目标占空比值之间的比较结果，并且所述第二比较结果指示所述第二时钟信号的第二占空比与所述目标占空比值之间的比较结果；以及占空比误差检测电路，被配置为基于所述第一比较结果和所述第二比较结果来检测所述当前时钟信号的占空比误差。
根据本发明构思的至少一些示例实施例，提供了一种阻抗校准电路，其包括：第一代码生成电路，被配置为生成被施加了第一偏移的第一上拉代码以及被施加了第二偏移的第二上拉代码；第一上拉驱动器，被配置为通过使用所述第一上拉代码形成第一阻抗，并且通过使用所述第二上拉代码形成第二阻抗；阻抗引脚，所述阻抗引脚连接到所述第一上拉驱动器和外部阻抗；第一比较器电路，被配置为基于所述阻抗引脚的电压与参考电压值生成上拉比较结果；以及阻抗误差检测电路，被配置为基于第一上拉比较结果和第二上拉比较结果检测阻抗误差，所述第一上拉比较结果是基于由所述第一上拉驱动器形成的所述第一阻抗而生成的，并且所述第二上拉比较结果是基于由所述第一上拉驱动器形成的所述第二阻抗而生成的。
附图说明
通过参考附图详细描述本发明构思的示例实施例，本发明构思的示例实施例的上述以及其他特征和优点将变得更加明显。附图旨在描绘本发明构思的示例实施例，并且不应被解释为限制权利要求的预期范围。除非明确指出，否则附图不应被视为是按比例绘制的。
图1示出根据本发明构思的至少一个示例实施例的参数监测电路；
图2示出根据本发明构思的至少一个示例实施例的参数监测电路的参数监测方法的流程图；
图3A示出根据本发明构思的至少一个示例实施例的将偏移施加到正常参数的状况的概念图；
图3B示出根据本发明构思的至少一个示例实施例的将偏移施加到具有正误差的参数的状况的概念图；
图3C示出根据本发明构思的至少一个示例实施例的将偏移施加到具有负误差的参数的状况的概念图；
图4示出根据本发明构思的至少一个示例实施例的比较器电路；
图5示出根据本发明构思的至少一个示例实施例的参数误差检测电路；
图6示出根据本发明构思的至少一个示例实施例的参数误差检测电路的误差检测方法的流程图；
图7示出根据本发明构思的至少一个示例实施例的参数监测电路的参数监测方法的流程图；
图8示出根据本发明构思的至少一个示例实施例的占空比校正电路；
图9示出根据本发明构思的至少一个示例实施例的占空比校正电路；
图10示出根据本发明构思的至少一个示例实施例的在占空比校正电路中施加偏移的状况的概念图；
图11示出根据本发明构思的至少一个示例实施例的占空比校正电路的占空比误差检测方法的流程图；
图12示出根据本发明构思的至少一个示例实施例的阻抗校准电路；以及
图13示出根据本发明构思的至少一个示例实施例的阻抗校准电路的阻抗误差检测方法的流程图。
具体实施方式
如在本发明构思的领域中传统的那样，从功能块、单元和/或模块的角度描述和示出了实施例。本领域技术人员将理解，这些块、单元和/或模块由诸如逻辑电路、分立组件、微处理器、硬连线电路、存储元件、布线连接等、可以使用基于半导体的制造技术或其他制造技术形成的电子(或光学)电路物理地实现。在由微处理器或类似物实现块、单元和/或模块的情况下，可以使用软件(例如，微代码)对它们进行编程以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件来驱动。或者，每个块、单元和/或模块可以由专用硬件来实现，或者可以被实现为执行一些功能的专用硬件和执行其他功能的处理器(例如，一个或更多个被编程的微处理器和相关的电路)的组合。此外，在不脱离本发明构思的范围的情况下，实施例的每个块、单元和/或模块可以在物理上被分成两个以上的相互作用且分立的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
图1示出了根据本发明构思的至少一个示例实施例的参数监测电路10。参数监测电路10是用于监测参数的电路，并且可以被实现在用于管理参数的任何设备中。例如，参数监测电路10可以被实现在用于将参数设置为目标参数值、或者调整或校正参数的各种设备中。根据本发明构思的至少一个示例实施例，参数监测电路10可以被实现在与基于代码生成的参数有关的设备中实现。根据本发明构思的至少一个示例实施例，参数监测电路10可以被实现在占空比校正(DCC)电路中，并且还可以被实现在阻抗校准电路中。将参照图8至图11更详细地描述在占空比校正电路中实现参数监测电路10的实施例，并且将参照图12和图13更详细地描述在阻抗校准电路中实现参数监测电路10的实施例。然而，本发明构思的至少一些示例实施例不限于上述实施例。例如，参数监测电路10可以应用于诸如延迟锁定环(DLL)或锁相环(PLL)的各种电路或设备。
参数监测电路10可以包括代码生成电路100、参数调整电路200、比较器电路300和参数误差检测电路400。
代码生成电路100可以生成用于生成和/或校正参数的代码CODE。另外，代码生成电路100可以将所生成的代码CODE提供给参数调整电路200。代码CODE可以是N位代码(其中，N是大于等于1的自然数)，并且根据本发明的至少一个示例实施例，代码CODE可以是位数多达2的幂的代码。例如，代码CODE可以是具有诸如1位、2位、4位、8位或16位的多位代码。然而，本发明构思的至少一些示例实施例不限制代码CODE的具体位数。根据本发明构思的至少一个示例实施例，代码生成电路100可以生成被施加了第一偏移OS1的第一代码，并生成被施加了第二偏移OS2的第二代码。在此，第一偏移OS1和第二偏移OS2中的每一者可以指相对于当前代码CODE的偏移，并且还可以指用于校正当前代码CODE的偏移。根据本发明构思的至少一个示例实施例，在参数监测模式下，代码生成电路100可以生成被施加了第一偏移OS1的第一代码，并生成被施加了第二偏移OS2的第二代码。可以在每个预定操作周期设置参数监测模式，或者可以根据从参数监测电路10外部提供的参数监测命令来设置参数监测模式。
根据本发明构思的至少一些示例实施例，第一偏移OS1可以具有正值，第二偏移OS2可以具有负值。根据本发明构思的至少一些示例实施例，第一偏移OS1可以具有负值，而第二偏移OS2可以具有正值。根据本发明构思的至少一个示例实施例，第一偏移OS1和第二偏移OS2可以具有相同的大小。换句话说，根据本发明构思的至少一个示例实施例，第一偏移OS1可以是具有第一偏移量的正偏移，而第二偏移OS2可以是具有第一偏移量的负偏移。如本文所使用的，“将偏移施加到参数”的表述可以表示将偏移添加到当前参数值或从当前参数值中减去偏移。
在参数监测模式下，代码生成电路100可以将所生成的第一代码和第二代码提供给参数调整电路200。
参数调整电路200可以通过使用从代码生成电路100提供的代码CODE来生成应用了代码的参数P_C。参数调整电路200可以将应用了代码的参数P_C提供给比较器电路300。根据本发明构思的至少一些示例实施例，参数调整电路200可以通过使用代码CODE来生成应用了代码的参数P_C。另外，根据一个实施例，参数调整电路200可以通过将代码CODE应用于原始参数来生成应用了代码的参数P_C。
根据本发明构思的至少一个示例实施例，在参数监测模式下，参数调整电路200可以接收被施加了第一偏移OS1的第一代码以及被施加了第二偏移OS1的第二代码。在此，第一代码和第二代码可以被同时接收或者可以随时间顺序地被接收。参数调整电路200可以通过使用第一代码生成第一参数，并且通过使用第二代码生成第二参数。例如，参数调整电路200可以通过将第一代码应用于原始参数来生成第一参数，并且通过将第二代码应用于原始参数来生成第二参数。在参数监测模式下，参数调整电路200可以将第一参数和第二参数提供给比较器电路300。
比较器电路300可以通过将应用了代码的参数P_C与参考参数值P_ref进行比较来生成比较结果RES_Comp。在此，根据本发明构思的至少一个示例实施例，比较器电路300可以通过将应用了代码的参数P_C与参考参数值P_ref直接进行比较来生成比较结果RES_Comp。例如，比较器电路300可以包括被配置为将应用了代码的参数P_C与参考参数值P_ref进行比较的比较器(图4中的320)。然而，本发明构思的至少一些示例实施例不限于此，并且比较器电路300可以通过间接方法将应用了代码的参数P_C与参考参数值P_ref进行比较。另外，根据本发明构思的至少一个示例实施例，参考参数值P_ref可以等于或基本上等于目标参数值，该目标参数值表示应用了参数监测电路10的电路或设备所需的参数值。比较器电路300可以将比较结果RES_Comp提供给参数误差检测电路400。
根据本发明构思的至少一个示例实施例，参考参数值P_ref可以基于参数监测电路10所需的误差监测灵敏度来确定。例如，当参数监测电路10要求高误差监测灵敏度时，参考参数值P_ref可以被设置得很小。同样地，例如，当参数监测电路10要求低误差监测灵敏度时，参考参数值P_ref可以被设置得很大。另外，根据本发明构思的至少一些示例实施例，参考参数值P_ref可以是固定值或可变值。
根据本发明构思的至少一个示例实施例，在参数监测模式下，比较器电路300可以从参数调整电路200接收第一参数和第二参数。如上所述，尽管可以同时接收第一参数和第二参数，但是本发明构思的至少一些示例实施例不限于此，并且可以随着时间顺序地接收第一参数和第二参数。比较器电路300可以将通过将第一参数与参考参数值P_ref进行比较而获得的第一比较结果提供给参数误差检测电路400，并且可以将通过将第二参数与参考参数值P_ref进行比较而获得的第二比较结果提供给参数误差检测电路400。
另外，根据本发明构思的至少一个示例实施例，比较器电路300可以将比较结果RES_Comp提供给代码生成电路100。换句话说，比较器电路300可以将比较结果RES_Comp反馈回至代码生成电路100。根据本发明构思的至少一个示例实施例，代码生成电路100可以基于反馈回来的比较结果RES_Comp来生成代码CODE。这样，参数监测电路10可以包括闭环型信号传输路径。
参数误差检测电路400可以基于从比较器电路300提供的比较结果RES_Comp来检测参数误差。例如，在参数监测模式下，参数误差检测电路400可以基于从比较器电路300接收到的第一比较结果和第二比较结果来检测参数误差。根据本发明构思的至少一个示例实施例，响应于第一比较结果和第二比较结果具有相同的逻辑电平的事实，参数误差检测电路400可以确定这样的状况是存在参数误差的状况。另外，根据本发明构思的至少一个示例实施例，响应于第一比较结果和第二比较结果具有彼此不同的逻辑电平的事实，参数误差检测电路400可以确定这种状况是不存在参数误差的正常状况。
在本文中，根据各种情况，可能发生参数误差。例如，参数误差可能是因为参数从一开始就没有锁定到正确的目标值而出现的，也可能是因为尽管参数开始被锁定为正确的目标值，但参数的值之后却根据周围环境的改变而变化，从而出现参数误差。如本文所使用的，“参数被锁定”或“锁定参数”的表述可以表示参数被固定为目标值。
参数误差检测电路400可以根据是否检测到参数误差来输出参数误差检测信号PED。例如，当存在参数误差时，参数误差检测电路400可以输出具有第一逻辑电平的参数误差检测信号PED。另外，例如，当不存在参数误差时，参数误差检测电路400可以输出具有与第一逻辑电平不同的第二逻辑电平的参数误差检测信号PED。然而，本发明构思的至少一些示例实施例不限于此，并且作为另一示例，仅当存在参数误差时，参数误差检测电路400才可以激活参数误差检测信号PED。
根据本发明构思的至少一个示例实施例，参数误差检测电路400可以包括：用于存储第一比较结果的存储器；以及用于通过使用第一比较结果和第二比较结果来执行逻辑运算的逻辑电路。逻辑电路可以包括用于通过使用第一比较结果和第二比较结果执行异或(XOR)运算的XOR门电路。将参照图5对此进行更详细的描述。
根据本发明构思的至少一个示例实施例，参数监测电路10的工作频率可以是1GHz或更高。
依据根据本发明构思的至少一个示例实施例的参数监测电路10，参数监测电路10可以顺序地生成分别被施加了第一偏移OS1和第二偏移OS2的代码，并且可以基于由此得到的第一比较结果和第二比较结果来检测参数误差。因此，其中实现了参数监测电路10的设备可以在没有单独的监测设备的情况下检测或监测参数误差。
特别地，从代码生成电路100、参数调整电路200和比较器电路300中选择的至少一些，可以是在其中实现了参数监测电路10的设备中用于其他目的的预先提供的硬件资源。因此，参数监测电路10还可以通过使用预先提供的硬件资源检测参数误差来提高硬件实现的效率。
图2示出了根据本发明构思的至少一个示例实施例的参数监测电路的参数监测方法的流程图。关于图2的描述将参照图1一起进行。
参数监测电路10可以基于被施加了第一偏移OS1的第一代码来生成第一参数(S110)。例如，代码生成电路100可以生成被施加了第一偏移OS1的第一代码，并且可以将第一代码提供给参数调整电路200。参数调整电路200可以通过使用第一代码来生成第一参数。
参数监测电路10可以通过将第一参数与参考参数值P_ref进行比较来生成第一比较结果(S120)。例如，比较器电路300可以直接地或间接地将第一参数与参考参数值P_ref进行比较，并且可以生成第一比较结果。比较器电路300可以将第一比较结果提供给参数误差检测电路400。参数误差检测电路400可以将第一比较结果存储在其内部的存储器(或触发器)中。
参数监测电路10可以基于被施加了第二偏移OS2的第二代码生成第二参数(S130)。例如，代码生成电路100可以基于被施加了第二偏移OS2的第二代码生成第二参数，并且可以将第二代码提供给参数调整电路200。参数调整电路200可以通过使用第二代码生成第二参数。
参数监测电路10可以通过将第二参数与参考参数值P_ref进行比较来生成第二比较结果(S140)。例如，比较器电路300可以直接地或间接地将第二参数与参考参数值P_ref进行比较，并且可以生成第二比较结果。比较器电路300可以将第二比较结果提供给参数误差检测电路400。
参数监测电路10可以基于第一比较结果和第二比较结果来检测参数误差(S150)。例如，参数误差检测电路400可以基于临时存储在其中的第一比较结果和第二比较结果来检测参数误差。例如，参数误差检测电路400可以通过使用第一比较结果和第二比较结果执行异或运算来检测参数误差。
图3A示出了根据本发明构思的至少一个示例实施例的将偏移施加到正常参数的状况的概念图。在此，术语“正常参数”是指当前参数P_cur的值等于或基本等于所需目标参数值P_target的值的情况。关于图3A的描述将参照图1一起进行。
根据本发明构思的至少一个示例实施例，参考参数值P_ref可以等于表示所需参数值的目标参数值P_target。在图3A中，位置比参考参数值P_ref的线高的线表示该位置较高的线的值大于参考参数值P_ref，而位置比参考参数值P_ref的线低的线表示该位置较低的线的值小于参考参数值P_ref。
根据本发明构思的至少一个示例实施例，在参数监测模式下，代码生成电路100可以生成被施加了第一偏移OS1的第一代码，并且可以生成被施加了第二偏移OS2的第二代码。参数调整电路200可以基于第一代码生成第一参数P_1，并且可以基于第二代码生成第二参数P_2。例如，参数调整电路200可以通过将第一代码应用于原始参数来生成第一参数P_1，并且可以通过将第二代码应用于原始参数来生成第二参数P_2。根据本发明构思的至少一个示例实施例，第一偏移OS1可以具有正值，而第二偏量OS2可以具有负值。
参照图3A，当参数处于正常状况下时，根据第一代码的第一参数P_1(被施加了第一偏移OS1)具有大于参考参数值P_ref的值。同样，当参数处于正常状况下时，根据第二代码的第二参数P_2(被施加了第二偏移OS2)具有小于参考参数值P_ref的值。
图3B示出了根据本发明构思的至少一个示例实施例的将偏移施加到具有正误差的参数的状况的概念图。在此，“具有正误差的参数”的表述表示当前参数P_cur的值相对于参考参数值P_ref具有正误差的情况。特别地，“具有正误差的参数”的表述可以表示当前参数P_cur的值相对于参考参数值P_ref具有超出可接受范围的正误差的情况。关于图3B的描述也将参照图1一起进行。
根据本发明构思的至少一个示例实施例，参考参数值P_ref可以等于表示所需参数值的目标参数值P_target。在图3B中，位置比参考参数值P_ref的线高的线表示该位置较高的线的值大于参考参数值P_ref，而位置比参考参数值P_ref的线低的线表示该位置较低的线的值小于参考参数值P_ref。
根据本发明构思的至少一个示例实施例，在参数监测模式下，代码生成电路100可以生成被施加了第一偏移OS1的第一代码，并且可以生成被施加了第二偏移OS2的第二代码。参数调整电路200可以基于第一代码生成第一参数P_1，并且可以基于第二代码生成第二参数P_2。根据本发明构思的至少一个示例实施例，第一偏移OS1可以具有正值，而第二偏移OS2可以具有负值。参照图3B，当参数具有正误差时，根据第一代码的第一参数P_1(被施加了第一偏移OS1)具有大于参考参数值P_ref的值。同样地，当参数具有正误差时，根据第二代码的第二参数P_2(被施加了第二偏移OS2)具有大于参考参数值P_ref的值。与图3A相比，区别在于第二参数P_2具有大于参考参数值P_ref的值。
图3C示出了根据本发明构思的至少一个示例实施例的将偏移施加到具有负误差的参数的状况的概念图。在此，“具有负误差的参数”的表述表示当前参数P_cur的值相对于参考参数值P_ref具有负误差的情况。特别地，“具有负误差的参数”的表述可以表示当前参数P_cur的值相对于参考参数值P_ref具有超出可接受范围的负误差的情况。关于图3C的描述也将参照图1一起进行。
根据本发明构思的至少一个示例实施例，参考参数值P_ref可以等于表示所需参数值的目标参数值P_target。在图3C中，位置比参考参数值P_ref的线高的线表示该位置较高的线的值大于参考参数值P_ref，而位置比参考参数值P_ref的线低的线表示该较低位置的线的值小于参考参数值P_ref。
根据本发明构思的至少一个示例实施例，在参数监测模式下，代码生成电路100可以生成被施加了第一偏移OS1的第一代码，并且可以生成被施加了第二偏移OS2的第二代码。参数调整电路200可以基于第一代码生成第一参数P_1，并且可以基于第二代码生成第二参数P_2。根据本发明构思的至少一个示例实施例，第一偏移OS1可以具有正值，而第二偏移OS2可以具有负值。参照图3C，当参数具有负误差时，根据第一代码的第一参数P_1(被施加了第一偏移OS1)具有小于参考参数值P_ref的值。同样地，当参数具有负误差时，根据第二代码的第二参数P_2(被施加了第二偏移OS2)具有小于参考参数值P_ref的值。与图3A相比，区别在于第一参数P_1的值小于参考参数值P_ref。
总结图3A至图3C，当当前参数P_cur处于正常状况下时，就上下方向而言，第一参数P_1和第二参数P_2相对于参考参数值P_ref的线可以在彼此不同的方向上，而当当前参数P_cur处于误差状况时，就上下方向而言，第一参数P_1和第二参数P_2相对于参考参数值P_ref的线可以在相同的方向上。参数监测电路10可以通过使用这些特性来检测参数误差。将参照以下附图对此进行更详细的描述。
图4示出根据本发明构思的至少一个示例实施例的比较器电路300。图4的比较器电路300可以是与图1的比较器电路300相对应的组件。关于图4的比较器电路300，将省略参照图1给出的重复描述。
特别地，图4示出了将应用了代码的参数P_C与参考参数值P_ref直接进行比较的比较器电路300的实施例。即，比较器电路300可以包括比较器320。
比较器320可以通过将应用了代码的参数P_C与参考参数值P_ref进行比较来输出比较结果RES_Comp。虽然图4示出了根据一个实施例参考参数值P_ref输入到比较器320的非反相输入端，而应用了代码的参数P_C输入到比较器320的反相输入端，但是本发明构思的至少一些示例实施例不限于此。相反，应用了代码的参数P_C可以输入到比较器320的非反相输入端，并且参考参数值P_ref可以输入到比较器320的反相输入端。根据本发明构思的至少一些示例实施例，比较器320是被配置为输出比较结果RES_Comp的电路，使得比较结果RES_Comp的值指示应用了代码的参数P_C是大于参考参数值P_ref还是小于参考参数值P_ref。例如，根据本发明构思的至少一些示例实施例，比较器320可以是生成作为二进制值(例如，“0”或“1”)的比较结果RES_Comp的电路，该二进制值指示应用了代码的参数P_C是大于参考参数值P_ref(例如，为“0”，或者可选地为“1”)还是小于参考参数值P_ref(例如，为“1”，或者可选地为“0”)。
图5示出根据本发明构思的至少一个示例实施例的参数误差检测电路400。图5的参数误差检测电路400可以是与图1的参数误差检测电路400相对应的组件。关于图5的参数误差检测电路400，将省略参照图1给出的重复描述。
参数误差检测电路400可以包括存储器420和XOR门电路440。
存储器420可以存储从参数误差检测电路400的外部输入的比较结果。例如，在参数监测模式下，当按如下所述的顺序依次输入第一比较结果RES_Comp_1和第二比较结果RES_Comp_2时，存储器420可以将第一比较结果RES_Comp_1提供给XOR门电路440。可以通过使用各种类型的易失性存储器和各种类型的非易失性存储器来实现存储器420，但不限于此，并且能够临时存储数据的所有组件都可以包括在存储器420中。例如，存储器420可以由触发器来实现。
根据本发明构思的至少一个示例实施例，存储器420可以临时存储第一比较结果RES_Comp_1和第二比较结果RES_Comp_2两者。在这种情况下，存储器420可以将第一比较结果RES_Comp_1和第二比较结果RES_Comp_2两者提供给XOR门电路440。根据本发明构思的至少一个示例实施例，存储器420可以包括临时存储第一比较结果RES_Comp_1的第一触发器以及临时存储第二比较结果RES_Comp_2的第二触发器。
XOR门电路440可以通过使用第一比较结果RES_Comp_1和第二比较结果RES_Comp_2执行逻辑运算来输出参数误差检测信号PED。例如，XOR门电路440可以通过使用第一比较结果RES_Comp_1和第二比较结果RES_Comp_2执行异或运算来输出参数误差检测信号PED。根据本发明构思的至少一个示例实施例，XOR门电路440可以将参数误差检测信号PED作为引导校正参数误差的操作的误差校正引导信号输出到参数监测电路的外部。在此，参数监测电路的外部可以是包括参数监测电路的系统的主机。主机可以响应于接收到误差校正引导信号而对参数执行代码的再训练。例如，主机可以基于参数误差检测信号来调整代码，并将调整后的代码提供给代码生成电路100，代码生成电路100可以分别基于第一偏移OS1和第二偏移OS2来生成第一代码和第二代码。
例如，参考图3A的实施例，在参数的正常状况下，因为第一参数P_1大于参考参数值P_ref，所以第一比较结果RES_Comp_1可以指示第一逻辑电平(作为非限制性示例，“0”)，并且因为第二参数P_2小于参考参数值P_ref，所以第二比较结果RES_Comp_2可以指示第二逻辑电平(作为非限制性示例，“1”)。因此，XOR门电路440可以通过使用第一比较结果RES_Comp_1和第二比较结果RES_Comp_2执行异或运算来输出指示第二逻辑电平(例如，“1”)的参数误差检测信号PED。在此，指示第二逻辑电平的参数误差检测信号PED可以代表正常状况。
另外，例如，参照图3B的实施例，在参数具有正误差的状况下，因为第一参数P_1大于参考参数值P_ref，所以第一比较结果RES_Comp_1可以指示第一逻辑电平(例如，“0”)，并且因为第二参数P_2也大于参考参数值P_ref，所以第二比较结果RES_Comp_2也可以指示第一逻辑电平(例如，“0”)。因此，XOR门电路440可以通过使用第一比较结果RES_Comp_1和第二比较结果RES_Comp_2执行异或运算来输出指示第一逻辑电平(例如，“0”)的参数误差检测信号PED。在此，指示第一逻辑电平的参数误差检测信号PED可以表示误差状况。
另外，例如，参考图3C的实施例，在参数具有负误差的情况下，因为第一参数P_1小于参考参数值P_ref，所以第一比较结果RES_Comp_1可以指示第二逻辑电平(例如，“1”)，并且因为第二参数P_2也小于参考参数值P_ref，所以第二比较结果RES_Comp_2也可以指示第二逻辑电平(例如，“1”)。因此，XOR门电路440可以通过使用第一比较结果RES_Comp_1和第二比较结果RES_Comp_2执行异或运算来输出指示第一逻辑电平(例如，“0”)的参数误差检测信号PED。在此，指示第一逻辑电平的参数误差检测信号PED可以表示误差状况。
图6示出根据本发明构思的至少一个示例实施例的参数误差检测电路的误差检测方法的流程图。关于图6的描述将参照图5一起进行。
参数误差检测电路400可以将第一比较结果RES_Comp_1存储在存储器420中(S220)。例如，当按如下所述的顺序依次输入第一比较结果RES_Comp_1和第二比较结果RES_Comp_2时，参数误差检测电路400可以将第一比较结果RES_Comp_1临时存储在存储器420中。
参数误差检测电路400可以通过使用第二比较结果RES_Comp_2和存储在存储器420中的第一比较结果RES_Comp_1执行异或运算来检测参数误差(S240)。例如，XOR门电路440可以通过使用第二比较结果RES_Comp_2和从存储器420提供的第一比较结果RES_Comp_1执行异或运算来输出参数误差检测信号PED。
图7示出根据本发明构思的至少一个示例实施例的参数监测电路的参数监测方法的流程图。特别地，图7示出了当旨在更精确地检测参数误差时监测参数的方法的实施例。关于图7的描述将参照图1一起进行。
参数监测电路10可以通过使用第一偏移量来检测参数误差(S310)。操作S310可以包括图2中的操作S110至S150，其中，第一偏移OS1可以是具有第一偏移量的正值，第二偏移OS2可以是具有第一偏移量的负值。换句话说，参数监测电路10可以通过应用绝对值(或大小)均为第一偏移量的第一偏移OS1和第二偏移OS2来检测参数误差。
根据是否检测到参数误差(S320)，下一个操作可以不同。当检测到参数误差时，可以执行操作S360。反之，当未检测到参数误差，可以执行操作S330。
在通过使用第一偏移量检测参数误差中，当未检测到参数误差时，参数监测电路10可以通过使用第二偏移量来检测参数误差(S330)。操作S330可以包括图2中的操作S110至S150，其中，第一偏移OS1可以具有第二偏移量的正值，而第二偏移OS2可以具有第二偏移量的负值。换句话说，参数监测电路10可以通过应用绝对值(或大小)均为第二偏移量的第一偏移OS1和第二偏移OS2来重新检测参数误差。根据本发明构思的至少一个示例实施例，第二偏移量的值可以小于第一偏移量的值。
参照图3A和图3B，当通过使用较小的偏移量来执行检测时，可以通过使用较高的灵敏度来检测参数误差。即，当使用较小的偏移量时，可以检测到参数中出现的较小的误差。
根据是否检测到参数误差(S340)，下一个操作可以不同。当检测到参数误差时，可以执行操作S360。反之，当未检测到参数误差时，可以执行操作S350。
在通过使用第二偏移量检测参数误差中，当未检测到参数误差时，参数监测电路10可以确定参数处于正常状况(S350)。
另一方面，在通过使用第一偏移量检测参数误差或通过使用第二偏移量检测参数误差中，当检测到参数误差时，参数监测电路10可以确定参数处于误差状况(S360)。
图8示出了根据本发明构思的至少一个示例实施例的占空比校正电路1000。占空比校正电路1000可以对应于图1的参数监测电路10。换句话说，参照图1至图7描述的实施例也可以等同地应用于占空比校正电路1000。
占空比校正电路1000可以包括代码生成电路1100、占空比调整电路1200、比较器电路1300和占空比误差检测电路1400。
代码生成电路1100可以对应于图1的代码生成电路100。即，代码生成电路1100可以生成用于调整占空比的代码CODE。根据本发明构思的至少一个示例实施例，在占空比监测模式下，代码生成电路1100可以生成被施加了第一占空比偏移DOS1的第一代码和被施加了第二占空比偏移DOS2的第二代码。代码生成电路1100可以将第一代码和第二代码提供给占空比调整电路1200。
占空比调整电路1200可以对应于图1的参数调整电路200。占空比调整电路1200可以通过使用当前时钟信号和代码CODE来调整时钟信号的占空比，并且可以生成应用了代码的时钟信号CLK_C。根据本发明构思的至少一个示例实施例，占空比调整电路1200可以将应用了代码的时钟信号CLK_C作为输出时钟信号CLK_o输出到占空比校正电路1000的外部。根据本发明构思的至少一个示例实施例，在占空比监测模式下，占空比调整电路1200可以将第一时钟信号和第二时钟信号提供给比较器电路1300，第一时钟信号具有基于第一代码调整的占空比，第二时钟信号具有基于第二代码调整的占空比。
比较器电路1300可以对应于图1的比较器电路300。特别地，比较器电路1300可以将应用了代码的时钟信号CLK_C的占空比与所需目标占空比进行比较。根据本发明构思的至少一个示例实施例，目标占空比可以是0.5或50％。比较器电路1300可以通过间接方法将应用了代码的时钟信号CLK_C的占空比与目标占空比进行比较。比较器电路1300可以输出通过将应用了代码的时钟信号CLK_C的占空比与目标占空比进行比较而获得的结果作为比较结果RES_Comp，并且根据本发明构思的至少一个示例实施例，比较器电路1300可以将比较结果RES_Comp提供给占空比误差检测电路1400和代码生成电路1100。根据本发明构思的至少一个示例实施例，在占空比监测模式下，比较器电路1300可以通过将第一时钟信号的占空比与目标占空比进行比较来输出第一比较结果，并且可以通过将第二时钟信号的占空比与目标占空比进行比较来输出第二比较结果。
占空比误差检测电路1400可以对应于图1的参数误差检测电路400。即，占空比误差检测电路1400可以通过使用从比较器电路1300提供的比较结果RES_Comp来检测当前时钟信号的占空比误差。根据本发明构思的至少一个示例实施例，在占空比监测模式下，占空比误差检测电路1400可以通过使用第一比较结果和第二比较结果来输出占空比误差检测信号DED。为此，可以如图5中那样实现占空比误差检测电路1400。
依据根据本发明构思的至少一个示例实施例的占空比校正电路1000，占空比校正电路1000可以顺序地生成分别被施加了第一占空比偏移DOS1和第二占空比偏移DOS2的代码，并且可以基于由此得到的第一比较结果和第二比较结果来检测时钟信号的占空比误差。因此，占空比校正电路1000可以在没有单独的监测设备的情况下检测或监测时钟信号的占空比误差。
特别地，在占空比校正电路1000中，从代码生成电路1100、占空比调整电路1200和比较器电路1300中选择的至少一些可以是除了用于占空比监测之外还用于占空比校正的预先提供的硬件资源。因此，占空比校正电路1000还可以通过使用预先提供的硬件资源来检测时钟信号的占空比误差，从而提高硬件实现的效率。
另外，根据本发明构思的至少一个示例实施例，占空比校正电路1000可以被实现在诸如非易失性存储设备的各种存储设备的内部。在此，非易失性存储设备可以包括NAND闪存、垂直NAND闪存、NOR闪存、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移转矩随机存取存储器(STT-RAM)或它们的组合。根据本发明构思的至少一个示例实施例，非易失性存储设备可以具有其中堆叠了一百或更多层的结构。另外，根据本发明构思的至少一个示例实施例，非易失性存储设备可以具有外围上单元或外围上方单元(cell-on-peri或cell-over-peri，COP)结构。在此，占空比校正电路1000可以在与对应于输入到存储设备的数据操作命令的数据操作相关的时延间隔内，检测时钟信号的占空比误差，从而在没有额外的时间间隔的情况下检测时钟信号的占空比误差。换句话说，占空比校正电路1000可以在不消耗额外时间的情况下检测时钟信号的占空比出现误差的状况。
图9示出根据本发明构思的至少一个示例实施例的占空比校正电路1000。图9可以示出图8的占空比校正电路1000的更详细的实现示例。
代码生成电路1100可以包括向上/向下计数器1120和DCC代码多路复用器(MUX)电路1140。向上/向下计数器1120可以基于比较结果RES_Comp生成控制信号CS。例如，控制信号CS可以是4位数字代码，并且向上/向下计数器1120可以根据比较结果RES_Comp指示的逻辑电平使控制信号CS的代码增加或减少1。
DCC代码MUX电路1140可以基于由上/向下计数器1120提供的控制信号CS来生成代码CODE。为此，DCC代码MUX电路1140可以通过使用多个晶体管来实现。在占空比监测模式下，DCC代码MUX电路1140可以通过施加第一占空比偏移DOS1来生成第一代码，并且可以通过施加第二占空比偏移DOS2来生成第二代码。DCC代码MUX电路1140可以将所生成的代码CODE提供给占空比调整电路1200。
比较器电路1300可以包括电荷泵1320和比较器1340。
电荷泵1320可以基于输出时钟信号CLK_o生成第一电荷泵信号CPP和第二电荷泵信号CPN。根据本发明构思的至少一个示例实施例，电荷泵1320可以接收两个相位不同的时钟信号(时钟信号的相位是由分相器来分离的)，并且可以基于两个相位不同的时钟信号产生第一电荷泵信号CPP和第二电荷泵信号CPN。
比较器1340可以通过将第一电荷泵信号CPP与第二电荷泵信号CPN进行比较来输出比较结果RES_Comp。结果，根据本发明构思的至少一个示例实施例，当输出时钟信号CLK_o或应用了代码的时钟信号CLK_C的接通时间长于其断开时间时，比较器1340可以输出具有第一逻辑电平的比较结果RES_Comp。另外，根据本发明构思的至少一个示例实施例，当输出时钟信号CLK_o或应用了代码的时钟信号CLK_C的接通时间短于其断开时间时，比较器1340可以输出具有第二逻辑电平的比较结果RES_Comp。即，根据本发明构思的至少一个示例实施例，比较器电路1300可以执行将应用了代码的时钟信号CLK_C的占空比与作为目标占空比的0.5进行间接比较的功能。比较器1340可以将比较结果RES_Comp提供给占空比误差检测电路1400。
图10示出根据本发明构思的至少一个示例实施例的在占空比校正电路中施加偏移的状况的概念图。关于图10的描述将参照图8一起进行。
占空比校正电路1000可以通过将被施加了第一占空比偏移DOS1的第一代码应用于当前时钟信号CLK_cur来生成第一时钟信号CLK_1。根据本发明构思的至少一个示例实施例，第一占空比偏移DOS1可以具有正偏移值，在此，第一占空比偏移DOS1可以增加时钟信号的占空比。
比较器电路1300可以基于第一时钟信号CLK_1来生成第一比较结果RES_Comp_1。例如，比较器电路1300可以通过将第一时钟信号CLK_1的占空比与目标占空比进行比较来生成第一比较结果RES_Comp_1。
占空比校正电路1000可以通过将被施加了第二占空比偏移DOS2的第二代码应用于当前时钟信号CLK_cur来生成第二时钟信号CLK_2。根据本发明构思的至少一个示例实施例，第二占空比偏移DOS2可以具有负偏移值，在此，第二占空比偏移DOS2可以减小时钟信号的占空比。
比较器电路1300可以基于第二时钟信号CLK_2来生成第二比较结果RES_Comp_2。例如，比较器电路1300可以通过将第二时钟信号CLK_2的占空比与目标占空比进行比较来生成第二比较结果RES_Comp_2。
占空比误差检测电路1400可以基于第一比较结果RES_Comp_1和第二比较结果RES_Comp_2来生成占空比误差检测信号DED。
图11示出根据本发明构思的至少一个示例实施例的占空比校正电路的占空比误差检测方法的流程图。特别地，图11示出了当在存储设备内部实现占空比校正电路时的流程图。关于图11的描述将参照图8一起进行。
占空比监测命令可以输入到包括占空比校正电路1000的存储设备(S420)。换句话说，当占空比监测命令输入到存储设备时，占空比校正电路1000可以如下监测时钟信号的占空比。然而，根据本发明构思的至少一些示例实施例，可以跳过操作S420，例如，可以在不输入占空比监测命令的情况下，在所有数据操作中执行占空比监测操作。
数据操作命令可以输入到包括占空比校正电路1000的存储设备(S440)。数据操作命令可以包括数据读取命令和数据写入命令。存储设备根据数据操作命令的数据操作可以包括时延间隔。可以根据存储设备的规格来不同地确定时延间隔。
根据本发明构思的至少一个示例实施例，占空比校正电路1000可以在根据数据操作的时延间隔内如操作S460中那样执行占空比监测操作。
占空比校正电路1000可以通过使用基于被施加了第一占空比偏移DOS1的第一代码生成的第一时钟信号来生成第一比较结果(S462)。例如，代码生成电路1100可以生成被施加了第一占空比偏移DOS1的第一代码，占空比调整电路1200可以通过使用第一代码生成第一时钟信号，并且比较器电路1300可以通过将第一时钟信号的占空比与目标占空比进行比较来生成第一比较结果。
占空比校正电路1000可以通过使用基于被施加了第二占空比偏移DOS2的第二代码生成的第二时钟信号来生成第二比较结果(S464)。例如，代码生成电路1100可以生成被施加了第二占空比偏移DOS2的第二代码，占空比调整电路1200可以通过使用第二代码生成第二时钟信号，并且比较器电路1300可以通过将第二时钟信号的占空比与目标占空比进行比较来生成第二比较结果。
占空比校正电路1000可以基于第一比较结果和第二比较结果来检测时钟信号的占空比误差(S466)。例如，占空比误差检测电路1400可以通过使用第一比较结果和第二比较结果执行逻辑运算来检测时钟信号的占空比误差。
依据根据本发明构思的至少一个示例实施例的占空比校正电路1000，可以在与数据操作相关的时延间隔内执行占空比监测操作。因此，由于可以在不需要额外时间的情况下监测占空比，所以可以节省额外时间的消耗。
图12示出根据本发明构思的至少一个示例实施例的阻抗校准电路2000。阻抗校准电路2000可以对应于图1的参数监测电路10。换句话说，参照图1至图7描述的实施例也可以等同地应用于阻抗校准电路2000。
阻抗校准电路2000可以包括第一代码生成电路2100_1、第二代码生成电路2100_2、第一上拉驱动器2200_1、第二上拉驱动器2200_2、下拉驱动器2200_3、第一比较器电路2300_1、第二比较器电路2300_2和检测电路2400。阻抗校准电路2000还可以包括与外部参考阻抗Rzq连接的阻抗引脚2050。阻抗引脚2050可以连接到第一上拉驱动器2200_1。
第一代码生成电路2100_1可以对应于图1的代码生成电路100。即，第一代码生成电路2100_1可以生成用于调整阻抗的上拉代码C_PU。第一代码生成电路2100_1可以将上拉代码C_PU提供给第一上拉驱动器2200_1和第二上拉驱动器2200_2。根据本发明构思的至少一个示例实施例，在第一阻抗监测模式下，第一代码生成电路2100_1可以生成被施加了第一偏移OS1的第一上拉代码和被施加了第二偏移OS2的第二上拉代码。第一代码生成电路2100_1可以将第一上拉代码和第二上拉代码提供给第一上拉驱动器2200_1和第二上拉驱动器2200_2。根据本发明构思的至少一个示例实施例，第一偏移OS1可以具有正偏移值，而第二偏移OS2可以具有负偏移值。根据本发明构思的至少一个示例实施例，第一偏移OS1的绝对值可以等于第二偏移OS2的绝对值。
第二代码生成电路2100_2也可以对应于图1的代码生成电路100。即，第二代码生成电路2100_2可以生成用于调整阻抗的下拉代码C_PD。第二代码生成电路2100_2可以将下拉代码C_PD提供给下拉驱动器2200_3。根据本发明构思的至少一个示例实施例，在第二阻抗监测模式下，第二代码生成电路2100_2可以生成被施加了第三偏移OS3的第三下拉代码和被施加了第四偏移OS4的第四下拉代码。第二代码生成电路2100_2可以将第三下拉代码和第四下拉代码提供给下拉驱动器2200_3。根据本发明构思的至少一个示例实施例，第三偏移OS3可以具有正偏移值，而第四偏移OS4可以具有负偏移值。根据本发明构思的至少一个示例实施例，第三偏移OS3的绝对值可以等于第四偏移OS4的绝对值。根据本发明构思的至少一个示例实施例，第三偏移OS3的值可以等于第一偏移OS1的值，并且第四偏移OS4的值可以等于第二偏移OS2的值。
第一上拉驱动器2200_1和第二上拉驱动器2200_2均可以对应于图1的参数调整电路200。第一上拉驱动器2200_1和第二上拉驱动器2200_2均可以通过使用上拉代码C_PU来调整阻抗值并且可以形成调整后的阻抗值。根据本发明构思的至少一个示例实施例，在第一阻抗监测模式下，第一上拉驱动器2200_1和第二上拉驱动器2200_2均可以具有基于第一上拉代码形成的第一阻抗值，然后可以具有基于第二上拉代码形成的第二阻抗值。
下拉驱动器2200_3可以对应于图1的参数调整电路200。下拉驱动器2200_3可以通过使用下拉代码C_PD来调整阻抗值，并且可以形成调整后的阻抗值。根据本发明构思的至少一个示例实施例，在第二阻抗监测模式下，下拉驱动器2200_3可以具有基于第一下拉代码形成的第三阻抗值，然后可以具有基于第二下拉代码形成的第四阻抗值。
第一比较器电路(COMP 1)2300_1可以对应于图1的比较器电路300。第一比较器电路2300_1可以将阻抗引脚2050的电压与参考电压V_ref进行比较。根据本发明构思的至少一个示例实施例，当由第一上拉驱动器2200_1形成的阻抗与目标阻抗一致时，参考电压V_ref可以等于阻抗引脚2050的电压值。第一比较器电路2300_1可以将比较的结果输出为上拉比较结果RES_Comp_PU，并且根据本发明构思的至少一个示例实施例，可以将上拉比较结果RES_Comp_PU提供给检测电路2400。根据本发明构思的至少一个示例实施例，在第一阻抗监测模式下，第一比较器电路2300_1可以通过将参考电压V_ref与由于第一上拉驱动器2200_1形成第一阻抗值而产生的阻抗引脚2050的电压进行比较来输出第一上拉比较结果，并且可以通过将参考电压V_ref与由于第二上拉驱动器2200_2形成第二阻抗值而产生的阻抗引脚2050的电压进行比较来输出第二上拉比较结果。
第二比较器电路(COMP 2)2300_2可以对应于图1的比较器电路300。第二比较器电路2300_2可以将参考电压V_ref与第二上拉驱动器2200_2和下拉驱动器2200_3共同连接到的第一节点的电压进行比较。虽然图12示出了输入到第二比较器电路2300_2的参考电压等于输入到第一比较器电路2300_1的参考电压，但是根据本发明构思的至少一些示例实施例，可以向第一比较器电路2300_1和第二比较器电路2300_2分别输入不同的参考电压。第二比较器电路2300_2可以将比较结果输出为下拉比较结果RES_Comp_PD，并且根据本发明构思的至少一个示例实施例，可以将下拉比较结果RES_Comp_PD提供给检测电路2400。根据本发明构思的至少一个示例实施例，在第二阻抗监测模式下，第二比较器电路2300_2可以通过将参考电压V_ref与由于下拉驱动器2200_3形成第三阻抗值而产生的第一节点的电压进行比较来输出第一下拉比较结果，并且可以通过将参考电压V_ref与由于下拉驱动器2200_3形成第四阻抗值而产生的第一节点的电压进行比较来输出第二下拉比较结果。
检测电路2400可以对应于图1的参数误差检测电路400。即，检测电路2400可以通过使用从第一比较器电路2300_1提供的上拉比较结果RES_Comp_PU来检测上拉阶段中的阻抗误差，并且可以通过使用从第二比较器电路2300_2提供的下拉比较结果RES_Comp_PD来检测下拉阶段中的阻抗误差。根据本发明构思的至少一个示例实施例，在第一阻抗监测模式下，检测电路2400可以通过使用第一上拉比较结果和第二上拉比较结果来输出阻抗误差检测信号ZED。另外，根据本发明构思的至少一个示例实施例，在第二阻抗监测模式下，检测电路2400可以通过使用第一下拉比较结果和第二下拉比较结果来输出阻抗误差检测信号ZED。在此，第一阻抗监测模式可以指用于监测第一上拉驱动器2200_1和第二上拉驱动器2200_2的阻抗误差的模式，第二阻抗监测模式可以指用于监测下拉驱动器2200_3的阻抗误差的模式。为此，检测电路2400可以被实现为如图5中的那样。
依据根据本发明构思的至少一个示例实施例的阻抗校准电路2000，在第一阻抗监测模式下，阻抗校准电路2000可以顺序地生成分别被施加了第一偏移OS1和第二偏移OS2的上拉代码C_PU，并且可以基于由此得到的第一上拉比较结果和第二上拉比较结果来检测上拉阶段的阻抗误差。另外，在第二阻抗监测模式下，阻抗校准电路2000可以顺序地生成分别被施加了第三偏移OS3和第四偏移OS4的下拉代码C_PD，并且可以基于由此得到的第一下拉比较结果和第二下拉比较结果来检测下拉阶段的阻抗误差。因此，阻抗校准电路2000可以在没有单独的监测设备的情况下检测或监测阻抗误差。
特别地，在阻抗校准电路2000中，从第一代码生成电路2100_1、第二代码生成电路2100_2、第一上拉驱动器2200_1、下拉驱动器2200_3、第一比较器电路2300_1和第二比较器2300_2选择的至少一些可以是除了用于阻抗监测之外还用于阻抗校准的预先提供的硬件资源。因此，阻抗校准电路2000还可以通过使用预先提供的硬件资源检测阻抗误差来提高硬件实现的效率。
图13示出了根据本发明构思的至少一个示例实施例的阻抗校准电路的阻抗误差检测方法的流程图。关于图13的描述将参照图12一起进行。
根据本发明构思的至少一个示例实施例，操作S520可以代表第一阻抗监测模式，而操作S540可以代表第二阻抗监测模式。虽然图13示出了在执行操作S520之后执行操作S540，但是本发明构思的至少一些示例实施例不限于此，并且可以在执行操作S540之后执行操作S520。
阻抗校准电路2000可以通过使用基于被施加了第一偏移OSl的第一上拉代码形成的第一阻抗来生成第一上拉比较结果(S522)。例如，第一代码生成电路2100_1可以生成被施加了第一偏移OS1的第一上拉代码，第一上拉驱动器2200_1可以通过使用第一上拉代码来形成第一阻抗，并且第一比较器电路2300_1可以通过将参考电压与由于第一阻抗的形成而产生的阻抗引脚2050的电压进行比较来生成第一上拉比较结果。
阻抗校准电路2000可以通过使用基于被施加了第二偏移OS2的第二上拉代码形成的第二阻抗来生成第二上拉比较结果(S524)。例如，第一代码生成电路2100_1可以生成被施加了第二偏移OS2的第二上拉代码，第一上拉驱动器2200_1可以通过使用第二上拉代码来形成第二阻抗，并且第一比较器电路2300_1可以通过将参考电压与由于第二阻抗的形成而产生的阻抗引脚2050的电压进行比较来生成第二上拉比较结果。
阻抗校准电路2000可以基于第一上拉比较结果和第二上拉比较结果来检测阻抗误差(S526)。例如，检测电路2400可以通过使用第一上拉比较结果和第二上拉比较结果执行逻辑运算来检测阻抗误差。特别地，阻抗校准电路2000可以检测上拉阶段中的阻抗误差。
阻抗校准电路2000可以通过使用基于被施加了第三偏移OS3的第一下拉代码形成的第三阻抗来生成第一下拉比较结果(S542)。例如，第二代码生成电路2100_2可以生成被施加了第三偏移OS3的第一下拉代码，下拉驱动器2200_3可以通过使用第一下拉代码形成第三阻抗，并且第二比较器电路2300_2可以通过将参考电压与由于第三阻抗的形成而产生的第一节点的电压进行比较来生成第一下拉比较结果。
阻抗校准电路2000可以通过使用基于被施加了第四偏移OS4的第二下拉代码形成的第四阻抗来生成第二下拉比较结果(S544)。例如，第二代码生成电路2100_2可以生成被施加了第四偏移OS4的第二下拉代码，下拉驱动器2200_3可以通过使用第二下拉代码形成第四阻抗，并且第二比较器电路2300_2可以通过将参考电压与由于第四阻抗的形成而产生的第一节点的电压进行比较来生成第二下拉比较结果。
阻抗校准电路2000可以基于第一下拉比较结果和第二下拉比较结果来检测阻抗误差(S546)。例如，检测电路2400可以通过使用第一下拉比较结果和第二下拉比较结果执行逻辑运算来检测阻抗误差。特别地，阻抗校准电路2000可以检测下拉阶段中的阻抗误差。
至此已经描述了本发明构思的示例实施例，将显而易见的是，它们可以以许多方式变化。这样的变化不应被认为脱离了本发明构思的示例实施例的预期精神和范围，并且对于本领域技术人员显而易见的是，所有这样的修改都应包括在所附权利要求的范围内。

Claims (20)

1.一种参数监测电路，包括：
代码生成电路，被配置为生成被施加了第一偏移的第一代码以及被施加了第二偏移的第二代码；
参数调整电路，被配置为通过分别将所述第一代码和所述第二代码应用于当前参数来生成第一参数和第二参数；
比较器电路，被配置为生成第一比较结果和第二比较结果，所述第一比较结果指示所述第一参数与参考参数值之间的比较结果，并且所述第二比较结果指示所述第二参数与所述参考参数值之间的比较结果；以及
参数误差检测电路，被配置为基于所述第一比较结果和所述第二比较结果来检测所述当前参数的误差。
2.根据权利要求1所述的参数监测电路，其中，
所述第一偏移具有正值，并且
所述第二偏移具有负值。
3.根据权利要求2所述的参数监测电路，其中，
所述第一偏移和所述第二偏移具有相同的大小。
4.根据权利要求1所述的参数监测电路，其中，所述比较器电路包括：
比较器，被配置为通过将所述参考参数值与应用了从所述参数调整电路提供的代码的参数进行比较来生成比较结果。
5.根据权利要求1所述的参数监测电路，其中，所述参数误差检测电路包括：
存储器，用于存储所述第一比较结果；以及
第一逻辑电路，被配置为基于所述第一比较结果和所述第二比较结果生成参数误差检测信号，所述第一比较结果被存储在所述存储器中。
6.根据权利要求5所述的参数监测电路，其中，所述第一逻辑电路包括：
异或门电路，被配置为通过使用所述第一比较结果和所述第二比较结果来执行异或操作，并生成所述异或操作的结果值作为所述参数误差检测信号。
7.根据权利要求6所述的参数监测电路，其中，所述第一逻辑电路还被配置为将所述参数误差检测信号作为误差校正引导信号输出到所述参数监测电路的外部，所述误差校正引导信号用于引导对所述当前参数的误差进行校正的操作。
8.根据权利要求7所述的参数监测电路，其中，所述代码生成电路还被配置为接收已经由所述参数监测电路外部的主机基于所述误差校正引导信号再训练后的代码。
9.根据权利要求1所述的参数监测电路，其中，
所述参数误差检测电路还被配置为基于具有正第一偏移量的所述第一偏移和具有负第一偏移量的所述第二偏移，确定所述当前参数是否处于正常状况，
所述代码生成电路还被配置为生成被施加了第三偏移的第三代码以及被施加了第四偏移的第四代码，所述第三偏移具有正第二偏移量，并且所述第四偏移具有负第二偏移量，
所述参数调整电路还被配置为通过分别将所述第三代码和所述第四代码应用于所述当前参数，来生成第三参数和第四参数，
所述比较器电路还被配置为基于所述第三参数生成第三比较结果，并基于所述第四参数生成第四比较结果，并且
所述参数误差检测电路还被配置为基于所述第三比较结果和所述第四比较结果重新检测所述当前参数的误差。
10.根据权利要求1所述的参数监测电路，其中，所述参数监测电路的工作频率为1GHz或更大。
11.一种占空比校正电路，包括：
代码生成电路，被配置为生成被施加了第一偏移的第一代码以及被施加了第二偏移的第二代码；
占空比调整电路，被配置为通过使用所述第一代码校正当前时钟信号的占空比来生成第一时钟信号，并通过使用所述第二代码校正所述当前时钟信号的所述占空比来生成第二时钟信号；
比较器电路，被配置为生成第一比较结果和第二比较结果，所述第一比较结果指示所述第一时钟信号的第一占空比与目标占空比值之间的比较结果，并且所述第二比较结果指示所述第二时钟信号的第二占空比与所述目标占空比值之间的比较结果；以及
占空比误差检测电路，被配置为基于所述第一比较结果和所述第二比较结果来检测所述当前时钟信号的占空比误差。
12.根据权利要求11所述的占空比校正电路，其中，
所述第一偏移具有正值，所述第二偏移具有负值，并且
所述第一偏移和所述第二偏移具有相同的大小。
13.根据权利要求11所述的占空比校正电路，其中，所述比较器电路包括：
电荷泵，被配置为通过基于从所述占空比调整电路提供的调整了占空比的时钟信号来执行电荷泵操作，从而生成第一电荷泵信号和第二电荷泵信号；以及
比较器，被配置为通过将所述第一电荷泵信号与所述第二电荷泵信号进行比较来输出比较结果。
14.根据权利要求11所述的占空比校正电路，其中，所述占空比误差检测电路包括：
存储器，用于存储所述第一比较结果；以及
逻辑电路，被配置为通过使用所述第一比较结果和所述第二比较结果执行异或操作，生成占空比误差检测信号。
15.根据权利要求11所述的占空比校正电路，其中，响应于从所述占空比校正电路的外部输入的占空比监测命令，所述代码生成电路生成被施加了所述第一偏移的所述第一代码，并且在生成所述第一代码之后，生成被施加了所述第二偏移的所述第二代码。
16.根据权利要求11所述的占空比校正电路，其中，
所述占空比校正电路布置在非易失性存储设备中，并且
所述代码生成电路还被配置为使得在数据操作命令被输入到所述非易失性存储设备之后，所述代码生成电路在根据所述数据操作命令的数据操作的时延间隔内生成所述第一代码和所述第二代码。
17.一种阻抗校准电路，包括：
第一代码生成电路，被配置为生成被施加了第一偏移的第一上拉代码以及被施加了第二偏移的第二上拉代码；
第一上拉驱动器，被配置为通过使用所述第一上拉代码形成第一阻抗，并且通过使用所述第二上拉代码形成第二阻抗；
阻抗引脚，所述阻抗引脚连接到所述第一上拉驱动器和外部阻抗；
第一比较器电路，被配置为基于所述阻抗引脚的电压与参考电压值生成上拉比较结果；以及
阻抗误差检测电路，被配置为基于第一上拉比较结果和第二上拉比较结果检测阻抗误差，所述第一上拉比较结果是基于由所述第一上拉驱动器形成的所述第一阻抗而生成的，并且所述第二上拉比较结果是基于由所述第一上拉驱动器形成的所述第二阻抗而生成的。
18.根据权利要求17所述的阻抗校准电路，其中，
所述第一偏移具有正值，并且
所述第二偏移具有负值。
19.根据权利要求17所述的阻抗校准电路，其中，所述第一偏移和所述第二偏移具有相同的绝对值。
20.根据权利要求17所述的阻抗校准电路，所述阻抗校准电路还包括：
第二代码生成电路，被配置为生成被施加了第三偏移的第一下拉代码以及被施加了第四偏移的第二下拉代码；
下拉驱动器，被配置为通过使用所述第一下拉代码形成第三阻抗，并且通过使用所述第二下拉代码形成第四阻抗；
第二上拉驱动器，被配置为基于由所述第一代码生成电路生成的上拉代码形成上拉阻抗；以及
第二比较器电路，被配置为通过将所述参考电压值与所述下拉驱动器和所述第二上拉驱动器共同连接到的节点的电压进行比较，生成下拉比较结果，
其中，所述阻抗误差检测电路还被配置为基于第一下拉比较结果和第二下拉比较结果来检测阻抗误差，所述第一下拉比较结果是基于由所述下拉驱动器形成的所述第三阻抗而生成的，并且所述第二下拉比较结果是基于由所述下拉驱动器形成的所述第四阻抗而生成的。
CN202010699788.5A 2019-09-11 2020-07-20 参数监测电路、占空比校正电路和阻抗校准电路 Pending CN112491398A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0113036 2019-09-11
KR1020190113036A KR20210031278A (ko) 2019-09-11 2019-09-11 파라미터의 에러를 검출하는 파라미터 모니터링 회로, 듀티 사이클 정정 회로 및 임피던스 정정 회로

Publications (1)

Publication Number Publication Date
CN112491398A true CN112491398A (zh) 2021-03-12

Family

ID=74851259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010699788.5A Pending CN112491398A (zh) 2019-09-11 2020-07-20 参数监测电路、占空比校正电路和阻抗校准电路

Country Status (3)

Country Link
US (2) US10998888B2 (zh)
KR (1) KR20210031278A (zh)
CN (1) CN112491398A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114360598A (zh) * 2021-12-28 2022-04-15 海光信息技术股份有限公司 占空比训练电路、占空比调整方法及存储器控制器
CN115938424A (zh) * 2023-03-03 2023-04-07 长鑫存储技术有限公司 一种电阻校准电路、电阻校准方法和存储器
WO2023123795A1 (zh) * 2021-12-30 2023-07-06 深圳市紫光同创电子有限公司 占空比校正电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11509338B2 (en) * 2020-03-18 2022-11-22 Analog Devices, Inc. Nested feedback for offset cancellation in a wireline receiver
KR20220094568A (ko) * 2020-12-29 2022-07-06 에스케이하이닉스 주식회사 듀티 싸이클 검출 회로 및 이를 포함하는 듀티 싸이클 보정 회로
KR20220163794A (ko) * 2021-06-03 2022-12-12 삼성전자주식회사 듀티 포인트 검출 회로 및 이의 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308632B1 (en) 2005-08-11 2007-12-11 Xilinx, Inc. Method and apparatus for measuring duty cycle distortion on an integrated circuit
JP4735992B2 (ja) 2008-03-25 2011-07-27 ソニー株式会社 信号処理装置
KR101605459B1 (ko) 2009-02-02 2016-03-23 삼성전자 주식회사 지연 고정 루프 회로 및 그를 채용한 반도체 메모리 장치
JP2011223436A (ja) 2010-04-13 2011-11-04 Elpida Memory Inc 半導体回路
KR101068572B1 (ko) * 2010-07-06 2011-10-04 주식회사 하이닉스반도체 듀티 보정 회로
US20140002156A1 (en) 2012-06-27 2014-01-02 Arm Limited Duty cycle correction within an integrated circuit
KR102070619B1 (ko) * 2013-03-13 2020-01-30 삼성전자주식회사 온다이 터미네이션 회로, 이를 포함하는 반도체 장치 및 온다이 터미네이션 방법
US9306547B2 (en) * 2013-12-12 2016-04-05 International Business Machines Corporation Duty cycle adjustment with error resiliency
KR20150128147A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 듀티 사이클 감지 회로 및 이를 구비하는 반도체 집적 회로 장치
US9263107B1 (en) 2014-11-06 2016-02-16 Qualcomm Incorporated Load isolation for pad signal monitoring
US9805773B1 (en) 2016-05-23 2017-10-31 Intel Corporation Dual-range clock duty cycle corrector

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114360598A (zh) * 2021-12-28 2022-04-15 海光信息技术股份有限公司 占空比训练电路、占空比调整方法及存储器控制器
WO2023123795A1 (zh) * 2021-12-30 2023-07-06 深圳市紫光同创电子有限公司 占空比校正电路
CN115938424A (zh) * 2023-03-03 2023-04-07 长鑫存储技术有限公司 一种电阻校准电路、电阻校准方法和存储器

Also Published As

Publication number Publication date
KR20210031278A (ko) 2021-03-19
US20210226613A1 (en) 2021-07-22
US20210075405A1 (en) 2021-03-11
US10998888B2 (en) 2021-05-04
US11336266B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
CN112491398A (zh) 参数监测电路、占空比校正电路和阻抗校准电路
US7898853B2 (en) Multi-bit data memory system and read operation
CN112905505B (zh) 用于频率模式检测和实施的系统和方法
CN108630277B (zh) 半导体器件
KR20130008169A (ko) 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법
JP6432699B2 (ja) メモリコントローラ
US20180175844A1 (en) Duty-cycle correction circuit and method
US9287855B2 (en) Semiconductor device and semiconductor system including the same
US10665318B2 (en) Semiconductor systems
US8717829B2 (en) System and method for soft error detection in memory devices
TWI537965B (zh) 取樣電路模組、記憶體控制電路單元及資料取樣方法
TWI517163B (zh) 非揮發性記憶體設備與用於處理其組態資訊的方法
US11915781B2 (en) Apparatuses and methods for ZQ calibration
CN115088036A (zh) 具有用于存储器感测的自动参考微调反馈的存储器内建自测试
US8488407B2 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
US10002677B2 (en) Test mode control circuit
US9722583B2 (en) Periodic signal generation circuit and semiconductor system including the same
US7596029B2 (en) Flash memory device including unified oscillation circuit and method of operating the device
US20130219208A1 (en) Method of correcting a duty ratio of a data strobe signal
US10483955B2 (en) Feedback system and method of operating the same
US11309046B2 (en) Semiconductor devices and semiconductor systems including the same
US9053776B2 (en) Setting information storage circuit and integrated circuit chip including the same
US20240161824A1 (en) Memory device and operating method of thereof
US8279549B2 (en) System and method for setting bias for MR head

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination