CN112470473A - 图像处理装置以及图像处理方法 - Google Patents

图像处理装置以及图像处理方法 Download PDF

Info

Publication number
CN112470473A
CN112470473A CN201980048405.3A CN201980048405A CN112470473A CN 112470473 A CN112470473 A CN 112470473A CN 201980048405 A CN201980048405 A CN 201980048405A CN 112470473 A CN112470473 A CN 112470473A
Authority
CN
China
Prior art keywords
video data
lines
image processing
data
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980048405.3A
Other languages
English (en)
Inventor
平田稔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112470473A publication Critical patent/CN112470473A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本申请涉及一种图像处理装置以及图像处理方法，能够实现抑制了成本的编解码系统。多个图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理。一个图像处理部具有数据生成部，该数据生成部通过标准规格行数中的规定行数的视频数据的、朝向其它图像处理部的输出、及来自其它图像处理部的输入、以及输出和输入两者的任一项，生成能够进行编解码处理的行数的视频数据。本申请所涉及的技术能够应用于例如8K4K图像的编解码系统。

Description

图像处理装置以及图像处理方法
技术领域
本申请涉及图像处理装置以及图像处理方法，特别是涉及能够实现抑制了成本的编解码系统的图像处理装置以及图像处理方法。
背景技术
当前，为了传输8K4K(7680×4320像素)的超高精细图像，正在推进采用了HEVC(High Efficiency Video Coding)方式的视频编解码器(也简称为编解码器)的超高清的数字广播的实用化。
其中，研究以60p或者120p对8K4K图像进行HEVC方式的编解码处理的1芯片LSI(Large Scale Integration)的开发，但是在当前时间点，从处理负载、安装上的困难度来看并不现实。
为此，研究了例如以4并行的方式使用能够以60p或者120p对4K2K(3840×2160像素)图像或者成为与其相同的处理量的8K1K(7680×1080像素)图像进行编解码处理的LSI，以实现8K4K图像的编解码系统。
作为用于显示高分辨率的图像的结构，例如在专利文献1中公开了级联连接的多个显示控制设备对影像进行分割而进行显示控制的显示系统。在该显示系统中，下游的显示控制设备基于来自上游的显示控制设备的影像所包含的控制信息，进行自身的显示区域的影像的显示控制。
现有技术文献
专利文献
专利文献1：日本特开2017-142339号公报
发明内容
发明所要解决的技术问题
在并行地使用能够对8K1K图像进行编解码处理的LSI、或者并行地使用4台编解码装置等来实现8K4K图像的编解码系统的情况下，输入到各LSI的视频数据的行数为遵照标准规格的1080行。
另一方面，各LSI所进行的编解码处理的行数例如需要为1088行、1056行等16或者64的整数倍。由于在对遵照标准规格的行数的视频数据进行编解码处理的情况下，连接系统数量变多，因此装置规模、消耗电力变大，成本变高。
本申请就是鉴于这样的状况而完成的，能够实现抑制了成本的编解码系统。
用于解决技术问题的方案
本申请的第一方面的图像处理装置具备多个图像处理部，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，一个所述图像处理部具有数据生成部，所述数据生成部通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据。
本申请的第一方面的图像处理方法为，在具备多个图像处理部的图像处理装置中，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，其中，一个所述图像处理部具有数据生成部，所述数据生成部通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据。
在本申请的第一方面中，通过标准规格行数中的规定行数的视频数据的、朝向其它图像处理部的输出、及来自其它图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行编解码处理的行数的视频数据。
本申请的第二方面的图像处理装置具备多个图像处理部，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，一个所述图像处理部具有数据生成部，所述数据生成部通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
本申请的第二方面的图像处理方法为，在具备多个图像处理部的图像处理装置中，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，其中，一个所述图像处理部通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
在本申请的第二方面中，通过能够进行编解码处理的行数中的规定行数的视频数据的、朝向其它图像处理部的输出、及来自其它图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成标准规格行数的视频数据。
本申请的第三方面的图像处理装置具备多个图像处理部，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，一个所述图像处理部具有：第一数据生成部，通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据；以及第二数据生成部，通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
本申请的第三方面的图像处理方法为，在具备多个图像处理部的图像处理装置中，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，其中，一个所述图像处理部通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据，通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
在本申请的第三方面中，通过标准规格行数中的规定行数的视频数据的、朝向其它图像处理部的输出、及来自其它图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行编解码处理的行数的视频数据，并通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
发明效果
根据本申请，能够实现抑制了成本的编解码系统。
此外，并不一定局限于此处记载的效果，也可以是本申请中记载的任意一个效果。
附图说明
图1是说明录像机和图像处理部的连接的图。
图2是说明视频数据的输入所需的连接线的图。
图3是说明视频数据的输入的图。
图4是说明视频数据的输入的图。
图5是表示对8K4K图像进行处理的图像处理装置的结构例的框图。
图6是表示对8K4K图像进行处理的图像处理装置的结构例的框图。
图7是表示应用了本申请的技术的编码装置的结构例的框图。
图8是说明视频数据生成处理的流程图。
图9是表示应用了本申请的技术的解码装置的结构例的框图。
图10是说明视频数据生成处理的流程图。
图11是说明视频数据的流动的图。
图12是说明编码装置中的数据的流动的详细情况的图。
图13是示例所传输的数据的量的图。
图14是说明解码装置中的数据的流动的详细情况的图。
图15是表示编码装置的其它结构例的框图。
图16是表示编码装置的其它结构例的框图。
图17是表示解码装置的其它结构例的框图。
图18是说明数据的流动的图。
图19是说明60p/30p转换的图。
图20是表示编码装置的其它结构例的框图。
图21是表示编解码装置的第一构成例的框图。
图22是表示编解码装置的第二构成例的框图。
图23是说明视频数据的流动的图。
图24是说明视频数据的流动的图。
具体实施方式
以下，说明用于实施本申请的方式(以下，称为实施方式)。此外，按以下顺序进行说明。
1.现有技术及其课题
2.第一实施方式(4并行处理的结构)
3.第二实施方式(2并行处理的结构)
4.第三实施方式(组合了编码装置和解码装置的结构)
5.变形例
＜1.现有技术及其课题＞
目前，为了传输8K分辨率(8K4K(7680×4320像素))的超高精细图像，正在推进采用了HEVC方式的编解码器的超高清的数字广播的实用化。
其中，正在研究以60p或者120p对8K4K图像进行HEVC方式的编解码处理的1芯片LSI的开发，但是在当前时间点，从处理负荷、安装上的困难度来看并不现实。
为此，研究了例如以4并行方式使用能够以60p或者120p对4K2K(3840×2160像素)图像或者成为与其相同的处理量的8K1K(7680×1080像素)图像进行编解码处理的芯片(图像处理部)来实现8K4K图像的编解码系统。
以下，说明能够认为是这样的编解码系统中的芯片的并行方式的示例。此外，8K4K图像的像素数是数字广播用途的7680×4320像素，但是也可以是数字电影用途的8192×4320像素。另外，4K2K图像的像素数在数字广播、UHD BD(Ultra HD Blu-ray(注册商标))等记录介质中是3840×2160像素，但是也可以是数字电影用途的4096×2160像素。
(并行方式1)
并行方式1是使能够以60p或者120p对4K2K图像进行编解码处理的芯片单纯地进行4并行同步运转，使用有线或者无线的线路等传输从各个芯片生成的比特流的方式。在接收侧，同步的4个视频数据被复原，从而被同步再现。该方式能够使用具备标准的视频数据输入输出IF的现有的设备较为简单地实现。
然而，在该方式中，比特流不是1系统而是被分为4系统份。因此，该方式虽然能够在与有限的用途、传输相关的演示中被采用，但是在未遵照8K4K的规格的方面来看，不能采用并行方式1。
(并行方式2)
并行方式2是以4并行的方式使用进行成为与4K2K图像相同处理量的8K1K(7680×1080像素)图像的编解码处理的芯片的方式。在并行方式2中，关注生成1系统的比特流，在4个芯片各自的视频数据输入输出IF中，输入输出标准规格的行数、即1080行的视频数据。
但是，各芯片所进行的编解码处理的行数存在有需要是16的整数倍这样的制约，但是1080行不满足该制约。由于接近1080行的1088行满足该制约，因此例如对在1080行的视频数据的最下部加上8行的黑像素(图像)而得的1088行的视频数据进行编码处理，生成比特流。来自4个芯片的比特流被合成而生成一个比特流。在再现侧，将一个比特流分割成4个，输出除去进行了解码处理的各图像的最下部8行而得的、标准规格的1080行的视频数据。
在并行方式2中，由于针对各芯片进行输入输出的是标准规格的1080行的视频数据，因此能够应用与并行方式1同样的输入输出IF。然而，在未遵照8K4K的规格的方面来看，关于最下部8行的处理不能采用并行方式2。
(并列方式3)
与并行方式2同样地，并行方式3是满足关于4个并行的各芯片的编解码处理的行数的制约并且不进行关于最下部8行的处理的方式。
具体而言，4个并行的各芯片对将8K4K的视频数据从上起分割成4个而得的8K1K尺寸的视频数据进行处理。
此时，将4个并行的各芯片#00、#01、#02、#03中的、从芯片#01、#02、#03所处理的从上起的3个区域的视频数据设为7680×1088像素，将芯片#04所处理的最下部的区域的视频数据设为7680×1056像素。
另外，也可以是，两个并行的各芯片对将8K4K的视频数据从上起分割成两个而得的8K2K尺寸的视频数据进行处理。
此时，将两个并行的各芯片#10、#11中的、芯片#10所处理的上侧的区域的视频数据设为7680×2176像素，将芯片#11所处理的下侧的区域的视频数据设为7680×2144像素。
并列方式3是作为各芯片与外部设备的输入输出IF的规格而将未遵循标准规格的1088、1054、2176、2144行作为新的规格并进行标准化，继而使用对应新规格的设备的方法。
在并行方式3中，也能够生成对各芯片所生成的比特流进行合成而得的一个比特流。在再现时，各芯片进行规定行数的解码处理，并从对应新规格的输入输出IF输出。
需要追加在现有的输入输出IF的规格中不存在的行数的并行方式3在技术上是能够应用的，也是对处理内容等不产生问题的方式。但是，从新规格的导入、普及所需的成本、时间等的观点来看，事实上难以实现，不能采用并列方式3。
(并行方式4)
与并列方式3同样地，并行方式4是对未遵照标准规格的行数的视频数据进行处理的方式。在并行方式4中，也与并列方式3同样，将8K1K(7680×1088、7680×1054像素)视频数据、8K2K(7680×2176、7680×2144像素)视频数据输入到各芯片而进行编码处理，生成比特流。
在并行方式4中，需要进行用于输入未遵照标准规格的行数的视频数据的输入处理。
通常，4K2K(3840×2160像素)录像机使用4系统的全HD(1920×1080像素)视频IF来进行视频数据的输入。将图像在上下左右分割成4个所得视频数据分别成为4系统份的视频数据。在此，将4K2K录像机用作水平排列4个全HD区域而成的8K1K(7680×1080像素)对应设备。
图1是说明上述录像机和对来自该录像机的视频数据进行处理的图像处理部(芯片)的连接的图。图中左侧的块表示4台录像机，图中右侧的块表示4个图像处理部#00、#01、#02、#03。
如图1所示，在图像处理部#00、#01、#02分别从4台录像机连接有两根箭头，在图像处理部#03连接有一根箭头。一根箭头表示用于传输相当于8K1K(7680×1080像素)的视频数据的连接线。作为实际的连接线，设想使用多根3G-SDI(Serial Digital Interface)、HDMI(注册商标)(High-Definition Multimedia Interface)等电缆。在业务用设备的情况下，通常利用3G-SDI电缆。以往，在业务用设备的情况下，通常利用3G-SDI电缆，但是也存在有利用HDMI电缆的情况。
例如，在帧速率为50p或者60p(59.94p)的情况下，如图2所示，在图像处理部#00、#01、#02分别需要3G-SDI电缆或者HDMI1.4a电缆的8根连接线。另外，虽未图示，但是在图像处理部#03需要4根连接线。以下，将3G-SDI电缆用作连接线。
在对图像处理部#00、#01、#02分别输入64的整数倍且是16的整数倍的1088行的视频数据(60p)的情况下，使用4根3G-SDI电缆将由标准规格定义的8K1K(7680×1080像素)份的视频数据作为全HD(1920×1080像素)4系统份的视频数据并输入。此时，由于没有输入下部8行份的视频数据，因此进一步使用4根3G-SDI电缆，将8行份的视频数据作为全HD4系统份的视频数据并输入。
参照图3以及图4，说明上述视频数据的输入。
如图3所示，在输入标准规格的1080行的视频数据的情况下，使用4根3G-SDI电缆即可。因而，在传输8K4K的视频数据时，使用16根3G-SDI电缆。
另一方面，在输入未遵循标准规格的1088行的视频数据的情况下，除了1080行的视频数据以外，还需要输入8行份的视频数据。在该情况下，如图4所示，使用能够输入2160行份的视频数据的8根3G-SDI电缆。输入的视频数据中的所需的1088行份的视频数据被处理。
另外，在输入未遵照标准规格的1056行的视频数据的情况下，使用4根3G-SDI电缆即可。输入的视频数据中的所需的1056行份的视频数据被处理。
如上所述，为了输入未遵循上述标准规格的行数的视频数据，使用28根3G-SDI电缆。
图5示出表示对上述8K4K图像进行处理的图像处理装置的结构例的框图。图5所示的4系统的块组从上起与图像处理部#00、#01、#02、#03(图1)相对应。
在图5中，向视频IO部输入的虚线箭头是与遵照标准规格的外部设备的连接线，例如被设为3G-SDI电缆等。
在图像处理部#00、#01、#02中，视频IO部对所输入的2160行份的视频数据进行串行/并行转换，并向后段的数据处理部输出。数据处理部通过削减2160行份的视频数据的行数而生成1088行份的视频数据，并向后段的编解码处理部输出。
另一方面，在图像处理部#03中，视频IO部对所输入的1080行份的视频数据进行串行/并行转换，并向后段的数据处理部输出。数据处理部通过削减1080行份的视频数据的行数而生成1056行份的视频数据，并向后段的编解码处理部输出。
各图像处理部的编解码处理部对来自数据处理部的视频数据进行编解码处理(编码处理)，并将得到的视频比特流数据向流处理部输出。流处理部将4系统的视频比特流数据转换为1系统的视频比特流数据并输出。
以上，说明了输入60p的8K4K图像的例子，但是在输入120p的8K4K图像的情况下，能够应用以2并行的方式输入60p图像的结构。
图6示出表示对120p的8K4K图像进行处理的图像处理装置的结构例的框图。
虽然省略详细的说明，但是在图6的结构中，与图5的结构相比，需要2倍的数量的连接线，装置规模也为2倍。具体而言，使用56根3G-SDI电缆。
根据上述结构，能够应对未遵照标准规格的行数的视频数据的输入，但是连接线的数量变多，装置规模、元件成本、消耗电力变大。对于进行解码处理的输出系统侧也是同样的。
这样，并行方式4只要是原理试制、技术研究的阶段就能够采用，但是在装置的产品化的阶段则无法采用。
另外，在上述结构中，存在有如下情况：在来自录像机等外部设备的输入中使用SQD(Square Division)方式，另一方面，编解码处理部以光栅方式进行编解码处理。在该情况下，需要在各图像处理部的视频IO部、数据处理部设置对数据的处理方式进行转换的SQD/光栅转换功能。
进而，在上述结构中，4台录像机通过相互进行同步运转来输入视频数据。由于通过录像机得到的图像的主要用途是画面显示，因此完全维持录像机(装置)间的同步的能力有限。因于装置之间的同步暂时紊乱而存在有在多个图像处理部进行并行动作的基础上发生帧失去同步的隐患。
以下，说明通过在图像处理部彼此之间设置输入输出规定行数的视频数据的结构来削减装置整体的连接线的数量，改善上述并行方式4的课题的结构。
＜2.第一实施方式＞
首先，说明具备以并行的方式对分割8K4K图像而得的8K1K的视频数据进行编解码处理的4并行的图像处理部的结构。
(编码装置的结构)
图7是表示应用了本申请的技术的编码装置的结构例的框图。
编码装置10进行从未图示的录像机等外部设备输入的8K4K图像的编码处理，输出视频比特流数据。
编码装置10具备图像处理部11-1至11-4。图像处理部11-1至11-4分别例如由独立的装置、基板构成。
图像处理部11-1至11-4分别输入将8K4K的视频数据从上起分割成4个而得的8K1K尺寸的视频数据、即标准规格的1080行的视频数据并进行处理。在图像处理部11-1至11-4分别连接有4根3G-SDI电缆来作为连接线，输入8K1K尺寸的视频数据。即，图像处理部11-1至11-4具备与标准规格行数对应的设备间输入IF。
图像处理部11-1具有数据生成部20-1、编解码处理部30-1以及流处理部40，图像处理部11-2具有数据生成部20-2和编解码处理部30-2。图像处理部11-3具有数据生成部20-3和编解码处理部30-3，图像处理部11-4具有数据生成部20-4和编解码处理部30-4。
数据生成部20-1至20-4分别具有视频IO部21-1至21-4、数据获取部22-1至22-4。数据生成部20-1至20-4也可以分别由例如FPGA(Field-Programmable Gate Array)等一个芯片构成。
以下，在未相互区分图像处理部11-1至11-4的情况下，简称为图像处理部11。另外，在未相互区分数据生成部20-1至20-4的情况下，简称为数据生成部20，在未相互区分编解码处理部30-1至30-4的情况下，简称为编解码处理部30。
数据生成部20通过所输入的8K1K(1080行)的视频数据中的规定行数的视频数据的、朝向其它图像处理部11的输出、及来自其它图像处理部11的输入、以及该输出和输入两者中的任一项，生成能够进行编解码处理的行数的视频数据。
具体而言，数据生成部20-1基于所输入的8K1K(1080行)的视频数据和从图像处理部11-2(数据生成部20-2)输入的8行的视频数据，生成7680×1088像素(1088行)的视频数据。该视频数据成为编码装置10内部的独立格式数据。
在数据生成部20-1中，视频IO部21-1对所输入的1080行的视频数据进行串行/并行转换，并向数据获取部22-1输出。数据获取部22-1通过对来自视频IO部21-1的1080行的视频数据和来自数据生成部20-2(视频IO部21-2)的8行的视频数据进行合成而生成1088行的视频数据。
在数据生成部20-1(数据获取部22-1)与数据生成部20-2(视频IO部21-2)之间设有传输规定行数的视频数据的传输路径51。传输路径51例如由一根3G-SDI电缆等1系统的连接线构成。
数据生成部20-2基于从所输入的8K1K(1080行)的视频数据中除去输出到图像处理部11-1的8行的视频数据而得的1072行的视频数据和从图像处理部11-3(数据生成部20-3)输入的16行的视频数据，生成7680×1088像素(1088行)的视频数据。该视频数据成为编码装置10内部的独立格式数据。
在数据生成部20-2中，视频IO部21-2对所输入的1080行的视频数据进行一次串行/并行转换，在将其中的图像上部8行的视频数据分离之后，再次进行并行/串行转换，并向图像处理部11-1(数据获取部22-1)输出。另外，视频IO部21-2在将上述1080行的剩余的图像下部1072行的视频数据分离之后，向数据获取部22-2输出。数据获取部22-2通过对来自视频IO部21-2的1072行的视频数据和从数据生成部20-3(视频IO部21-3)接收的16行的视频数据进行合成而生成1088行的视频数据。
在数据生成部20-2(数据获取部22-2)与数据生成部20-3(视频IO部21-3)之间设有传输规定行数的视频数据的传输路径52。传输路径52例如由一根3G-SDI电缆等1系统的连接线构成。
数据生成部20-3基于从所输入的8K1K(1080行)的视频数据中除去输出到图像处理部11-2的16行的视频数据而得的1064行的视频数据和从图像处理部11-4(数据生成部20-4)输入的24行的视频数据，生成7680×1088像素(1088行)的视频数据。该视频数据成为编码装置10内部的独立格式数据。
在数据生成部20-3中，视频IO部21-3对所输入的1080行的视频数据进行一次串行/并行转换，在将其中的图像上部16行的视频数据分离之后，再次进行并行/串行转换，并向图像处理部11-2(数据获取部22-2)输出。另外，视频IO部21-3在将上述1080行的剩余的图像下部1064行的视频数据分离之后，向数据获取部22-3输出。数据获取部22-3通过对来自视频IO部21-3的1064行的视频数据和从数据生成部20-4(视频IO部21-4)接收的24行的视频数据进行合成而生成1088行的视频数据。
在数据生成部20-3(数据获取部22-3)与数据生成部20-4(视频IO部21-4)之间设有传输规定行数的视频数据的传输路径53。传输路径53例如由一根3G-SDI电缆等1系统的连接线构成。
数据生成部20-4生成从所输入的8K1K(1080行)的视频数据中除去输出到图像处理部11-3的24行的视频数据而得的7680×1056像素(1056行)的视频数据。该视频数据成为编码装置10内部的独立格式数据。
在数据生成部20-4中，视频IO部21-4对所输入的1080行的视频数据进行一次串行/并行转换，在将其中的图像上部24行的视频数据分离之后，再次进行并行/串行转换，并向图像处理部11-3(数据获取部22-3)输出。另外，视频IO部21-4在将上述1080行的剩余的图像下部1056行的视频数据分离之后，向数据获取部22-4输出。数据获取部22-4获取来自数据生成部20-4的1056行的视频数据。
编解码处理部30对由数据生成部20生成的、能够进行编解码处理的行数(1088行或者1056行)的视频数据进行编解码处理(编码处理)，将得到的视频比特流数据向图像处理部11-1的流处理部40输出。各编解码处理部30分别由一个LSI构成。
图像处理部11-1的流处理部40将各图像处理部11的4系统的视频比特流数据转换为1系统的视频比特流数据并输出。流处理部40由一个LSI构成。在图像处理部11-1中，编解码处理部30-1和流处理部40也可以由一个LSI构成。
以上，传输路径51、52、53由3G-SDI电缆等1系统的连接线构成，但是也可以由HDMI电缆等能够传输相当于全HD以下的视频数据量的连接IF、利用了独立IF的传输路径构成。
(编码装置的动作)
图8是说明编码装置10中的视频数据生成处理的流程图。图8的处理既可以通过硬件来执行，也可以通过软件来执行。在通过软件来执行该处理的情况下，构成该软件的程序也可以安装于构成数据生成部20的FPGA。
在步骤S11中，各图像处理部11的数据生成部20接收从外部设备输入的8K1K(1080行)的视频数据。
在步骤S12中，各数据生成部20从其它图像处理部11接收8K1K的视频数据中的规定行数的视频数据、或者进一步朝向其它图像处理部11发送、或者进行这两者。
在步骤S13中，各数据生成部20基于从其它图像处理部11接收的、或者朝向其它图像处理部11发送的、或者通过进行这两者而得到的视频数据，生成能够进行编码处理的1088行或者1056行的视频数据。
根据以上的结构以及处理，由于在图像处理部彼此之间传输规定行数的视频数据，因此即使不输入未遵照标准规格的行数的视频数据，也能够满足编解码处理的行数的制约。其结果是，能够将装置整体的连接线的数量从图5的结构中的28根削减为19根，能够抑制装置规模、元件成本、消耗电力，能够实现抑制了成本的编解码系统。
特别是由于在图像处理部彼此之间传输的视频数据份最大为24行份，因此只要能够传输相当于全HD的视频数据的传输路径为一根、且位于图像处理部彼此之间即可。在该情况下，至多成为24行的4倍的96行份在传输所消耗。
(解码装置的结构)
图9是表示应用了本申请的技术的解码装置的结构例的框图。
解码装置60将通过上述编码装置10等输出的视频比特流数据分割为各图像处理部用的视频比特流数据，并向各图像处理部提供，从而进行解码处理。进而，解码装置60重构在各图像处理部中复原的视频数据，并输出8K4K图像。
解码装置60具备图像处理部61-1至61-4。图像处理部61-1至61-4分别例如由独立的装置、基板构成。
图像处理部61-1至61-4分别输出将8K4K的视频数据从上起分割成4个而得的8K1K尺寸的视频数据、即标准规格的1080行的视频数据。在图像处理部61-1至61-4分别连接有4根3G-SDI电缆等来作为连接线，输出8K1K尺寸的视频数据。即，图像处理部61-1至61-4具备与标准规格行数对应的设备间输出IF。
图像处理部61-1具有对视频比特流数据进行处理的流处理部70、编解码处理部80-1以及数据生成部90-1，图像处理部61-2具有编解码处理部80-2和数据生成部90-2。图像处理部61-3具有编解码处理部80-3和数据生成部90-3，图像处理部61-4具有编解码处理部80-4和数据生成部90-4。
数据生成部90-1至90-4分别具有数据获取部91-1至91-4、视频IO部92-1至92-4。数据生成部90-1至90-4也可以分别由例如FPGA等一个芯片构成。
以下，在不相互区分图像处理部61-1至61-4的情况下，简称为图像处理部61。此外，在不相互区分编解码处理部80-1至80-4的情况下，简称为编解码处理部80，在不相互区分数据生成部90-1至90-4的情况下，简称为数据生成部90。
图像处理部61-1的流处理部70将1系统的视频比特流数据分割为各图像处理部61的4系统的视频比特流数据并输出。流处理部70也可以由一个LSI构成。
编解码处理部80对由流处理部70分割而成的视频比特流数据进行编解码处理(解码处理)，将能够进行编解码处理的行数(1088行或者1056行)的视频数据向数据生成部90输出。该视频数据成为解码装置60内部的独立格式数据。各编解码处理部80分别由一个LSI构成。在图像处理部61-1中，流处理部70和编解码处理部80-1也可以由一个LSI构成。
数据生成部90通过来自编解码处理部80的能够进行编解码处理的行数的视频数据的、朝向其它图像处理部61的输出、及来自其它图像处理部61的输入、以及该输出和输入两者中的任一项，生成标准规格行数(1080行)的视频数据。
具体而言，数据生成部90-1根据从进行了编解码处理(解码处理)的1088行的视频数据除去输出到图像处理部61-2(视频IO部92-2)的8行的视频数据而得的1080行的视频数据，生成8K1K的视频数据。
在数据生成部90-1中，数据获取部91-1将来自编解码处理部80-1的1088行的视频数据中的1080行的视频数据向视频IO部92-1输出，并且对成为图像上部的剩余的8行的视频数据进行并行/串行转换，并向数据生成部90-2(视频IO部92-2)输出。视频IO部92-1对来自数据获取部91-1的1080行视频数据进行并行/串行转换，并输出8K1K视频数据。
在数据生成部90-1(数据获取部91-1)与数据生成部90-2(视频IO部92-2)之间设有传输规定行数的视频数据的传输路径101。传输路径101例如由一根3G-SDI电缆等1系统的连接线构成。
数据生成部90-2基于从图像处理部61-1(数据生成部90-1)输入的8行的视频数据和从进行了编解码处理(解码处理)的1088行的视频数据除去输出到图像处理部61-3(视频IO部92-3)的16行的视频数据而得的1072行的视频数据，生成8K1K的视频数据。
在数据生成部90-2中，数据获取部91-2从编解码处理部80-2接收1088行的视频数据。数据获取部91-2将成为其中的图像下部的1072线的视频数据向视频IO部92-2输出，并且对成为图像上部的剩余的16行的视频数据进行并行/串行转换，并向数据生成部90-3(视频IO部92-3)输出。视频IO部92-2通过对来自数据获取部91-2的成为图像下部的1072行的视频数据和来自图像处理部61-1(数据生成部90-1)的成为图像上部的8行的视频数据进行合成而复原标准规格行数(1080行)的视频数据，进而进行并行/串行转换，从而输出8K1K的视频数据。
在数据生成部90-2(数据获取部91-2)与数据生成部90-3(视频IO部92-3)之间设有传输规定行数的视频数据的传输路径102。传输路径102例如由一个3G-SDI电缆等1系统的连接线构成。
数据生成部90-3基于从图像处理部61-2(数据生成部90-1)输入的16行的视频数据和从进行了编解码处理(解码处理)的1088行的视频数据除去输出到图像处理部61-4(视频IO部92-4)的24行的视频数据而得的1064行的视频数据，生成8K1K的视频数据。
在数据生成部90-3中，数据获取部91-3从编解码处理部80-3接收1088行的视频数据。数据获取部91-3将其中的成为图像下部的1064行的视频数据向视频IO部92-3输出，并且对成为图像上部的剩余的24行的视频数据进行并行/串行转换，并向数据生成部90-4(视频IO部92-4)输出。视频IO部92-3通过对来自数据获取部91-3的成为图像下部的1064行的视频数据和来自图像处理部61-2(数据生成部90-2)的成为图像上部的16行的视频数据进行合成而复原标准规格行数(1080行)的视频数据，进而进行并行/串行转换，从而输出8K1K的视频数据。
在数据生成部90-3(数据获取部91-3)与数据生成部90-4(视频IO部92-4)之间设有传输规定行数的视频数据的传输路径103。传输路径104例如由一根3G-SDI电缆等1系统的连接线构成。
数据生成部90-4基于从图像处理部61-3(数据生成部90-3)输入的24行的视频数据和进行了编解码处理(解码处理)的1056行的视频数据，生成8K1K的视频数据。
在数据生成部90-4中，数据获取部91-4从编解码处理部80-4接收1056行的视频数据，作为成为图像下部的视频数据而向视频IO部92-4输出。视频IO部92-4通过对来自数据获取部91-4的成为图像下部的1056行的视频数据和来自图像处理部61-3(数据生成部90-3)的成为图像上部的24行的视频数据进行合成而复原标准规格行数(1080行)的视频数据，进而进行并行/串行转换，从而输出8K1K尺寸的视频数据。
以上，传输路径101、102、103由3G-SDI电缆构成，但是也可以由HDMI电缆等能够传输相当于全HD的视频数据的传输路径构成。
(解码装置的动作)
图10是说明解码装置60中的视频数据生成处理的流程图。图10的处理既可以通过硬件来执行，也可以通过软件来执行。在通过软件执行该处理的情况下，构成该软件的程序也可以安装于构成数据生成部90的FPGA。
在步骤S21中，各图像处理部61的数据生成部90接收由编解码处理部80进行了解码处理的1088行或者1056行的视频数据。
在步骤S22中，各数据生成部90从其它图像处理部61接收进行了解码处理的视频数据中的规定行数的视频数据、或者进一步朝向其它图像处理部61发送、或者进行这两者。
在步骤S23中，各数据生成部90基于从其它图像处理部61接收的、或者朝向其它图像处理部61发送的、或者通过进行这两者而得到的视频数据，生成遵照标准规格的行数的8K1K的视频数据。
根据以上的结构以及处理，由于在图像处理部彼此之间传输规定行数的视频数据，因此能够满足编解码处理的行数的制约，并且输出遵照标准规格的行数的视频数据。其结果是，能够削减装置整体的连接线的数量，能够抑制装置规模、元件成本、消耗电力，能够实现抑制了成本的编解码系统。
(视频数据的流动)
图11是说明上述编码装置10与解码装置60之间的视频数据的流动的图。
在图中左侧示出了从4台4K2K录像机(Rec#0至#3)输入的、标准规格行数的8K1K(7680×1080像素)视频数据。
来自Rec#0的1080行的视频数据通过编码装置10(图像处理部11-1)与来自Rec#1的8行份的视频数据合成，以1088行的视频数据为基础进行编解码处理，并作为视频比特流数据而被输出。
来自Rec#1的、除去上部8行份的视频数据而得的1072行的视频数据通过编码装置10(图像处理部11-2)与来自Rec#2的16行份的视频数据合成，以1088行的视频数据为基础进行编解码处理，并作为视频比特流数据而被输出。
来自Rec#2的、除去上部16行份的视频数据而得的1064行的视频数据通过编码装置10(图像处理部11-3)与来自Rec#3的24行份的视频数据合成，以1088行的视频数据为基础进行编解码处理，作为视频比特流数据而被输出。
来自Rec#3的、除去上部24行份的视频数据而得的1056行的视频数据通过编码装置10(图像处理部11-4)进行编解码处理，作为视频比特流数据而被输出。
如上所述，根据标准规格行数的视频数据，生成能够进行编解码处理的行数的视频数据。
另一方面，来自图像处理部11-1的1088行的视频比特流数据被解码装置60(图像处理部61-1)分割为1080行的视频数据与下部8行的视频数据。其中，1080行的视频数据在编解码处理之后作为标准规格行数(1080行)的复原后的视频数据而被输出。
来自图像处理部11-2的1088行的视频比特流数据被解码装置60(图像处理部61-2)分割为1072行的视频数据与下部16行的视频数据。其中，1072行的视频数据与来自图像处理部61-1的8行的视频数据合成，在编解码处理之后，作为标准规格行数(1080行)的复原后的视频数据而被输出。
来自图像处理部11-3的1088行的视频比特流数据被解码装置60(图像处理部61-3)分割为1064行的视频数据与下部24行的视频数据。其中，将1064行的视频数据与来自图像处理部61-2的16行的视频数据合成，在编解码处理之后，作为标准规格行数(1080行)的复原后的视频数据而被输出。
来自图像处理部11-4的1056行的视频比特流数据通过解码装置60(图像处理部61-4)与来自图像处理部61-3的24行的视频数据合成，在编解码处理之后，作为标准规格行数(1080行)的复原后的视频数据而被输出。
如上所述，根据能够进行编解码处理的行数的视频比特流数据，重新生成标准规格行数的视频数据。
(编码装置中的数据的流动的详细情况)
图12是说明编码装置10中的数据的流动的详细情况的图。
在图12中，最上段的“Write#n”、“Read#n”分别表示第n帧的视频数据的、相对于编码装置10内部的存储器的写入、读取的定时。
另外，在图12中，Sys-0至Sys-3分别表示上述图像处理部11-1至11-4。
进而，Sys-0至Sys-3各自中的“Input 8K/1080”表示由各图像处理部11写入存储器的视频数据。“Mem read”表示由各图像处理部11从存储器读取的视频数据，“Codec IN#x”(x为0至3)表示朝向进行编解码处理(编码处理)的编解码处理部30输入的视频数据。
在Sys-0至Sys-3各自中，在各帧的写入的定时依次写入8K/1080行的视频数据。
另一方面，各帧的视频数据的读取例如可以在Sys-3中最初进行。
具体而言，当在Read#0的定时开始第0帧的读取时，在Sys-3中，从所读取的8K/1080行的视频数据中分割24行的视频数据。如箭头c32所示，被分割的24行的视频数据与表示帧编号0的数据一起被传输到Sys-2。另外，从8K/1080行除去24行而得的8K/1056行的视频数据被朝向后段的编码处理部30-4输入，进行编码处理。
接着，在Sys-2中，当从Sys-3传输数据时，从所读取的8K/1080行的视频数据中分割16行的视频数据。如箭头c21所示，分割而得的16行的视频数据与表示帧编号0的数据一起被传输到Sys-1。另外，从8K/1080行除去16行而得的8K/1064行的视频数据与来自Sys-3的24行的视频数据合成，并朝向后段的编码处理部30-3输入，进行编码处理。
进而，在Sys-1中，当从Sys-2传输数据时，从所读取的8K/1080行的视频数据中分割8行的视频数据。如箭头c10所示，被分割的8行的视频数据与表示帧编号0的数据一起被传输到Sys-0。另外，从8K/1080行除去8行而得的8K/1072行的视频数据与来自Sys-2的16行的视频数据合成，并朝向后段的编码处理部30-2输入，进行编码处理。
而且，在Sys-0中，当从Sys-1传输数据时，所读取的8K/1080行的视频数据与来自Sys-1的8行的视频数据合成，并朝向后段的编码处理部30-1输入，进行编码处理。
这样，进行第0帧的编码处理。对于第一帧以后也同样地进行编码处理。
以上，在各图像处理部11(Sys-0至Sys-3)中，传输的数据是24行的视频数据和表示帧编号的数据，从数据量最多的Sys-3开始读取。
图13是示例从Sys-3向Sys-2传输的数据份的图。
如上所述，在Sys-3与Sys-2之间设有能够传输相当于全HD的视频数据的传输路径。
图13左侧示例了例如以29.97p、30p、59.94p或者60p等HD格式传输的数据的水平像素数，图13右侧示例了行数(垂直扫描行数)。水平像素数为在有效像素数1920像素中加上消隐区域的280像素而得的2200像素，行数为在有效行数1080行中加上消隐区域的上侧40行和下侧5行而得的1125行。
由于在以上述格式传输8K/24行的视频数据的情况下，需要在水平方向上进行4分割，因此消耗成为24行的4倍的96行份。另外，在表示帧编号的数据的传输中，消耗1行份。
即，作为从Sys-3向Sys-2传输的数据，如图13右侧所示，只不过是传输在消隐区域45行份的数据中加上97行份的数据而得的142行份的数据。
因而，在各图像处理部11(Sys-0至Sys-3)之间，只要有一根能够传输相当于全HD的视频数据的传输路径，就能够充分地传输视频数据。
另外，在各图像处理部11(Sys-0至Sys-3)的数据生成部20中，在写入以SQD方式输入的各帧的1080行的视频数据之后，在读取该视频数据时，生成能够进行光栅方式的编解码处理的地址。由此，无需追加设置SQD/光栅转换功能等结构就能够进行无时间差的编解码处理。
进而，如上所述，在各图像处理部11(Sys-0至Sys-3)的数据生成部20各自之间，各帧的帧编号与规定行数的视频数据一起被传输。由此，即使在录像机等外部设备间的同步暂时紊乱的情况下，也能够在各图像处理部11进行并行动作的基础上防止产生帧失去同步。
(解码装置中的数据的流动的详细情况)
图14是说明解码装置60中的数据的流动的详细情况的图。
在图14中，最上段的“Write#n”、“Read#n”分别表示第n帧的视频数据的、相对于解码装置60内部的存储器的写入、读取的定时。
另外，在图14中，Sys-0至Sys-3分别表示上述图像处理部61-1至61-4。
进而，Sys-0至Sys-3各自中的“Codec OUT”表示进行了编解码处理(解码处理)的视频数据。“Mem read”表示由各图像处理部61从存储器读取的视频数据，“Output-x”(x为0至3)表示从各图像处理部61输出的视频数据。
在Sys-0至Sys-3各自中，在各帧的写入的定时依次写入进行了解码处理的视频数据。
另一方面，各帧的视频数据的读取例如从Sys-0开始依次进行。
具体而言，当在Read#0的定时开始第0帧的读取时，在Sys-0中，从进行了解码处理的1088行的视频数据中分割8行的视频数据。如箭头d01所示，被分割的8行的视频数据与表示帧编号0的数据一起被传输到Sys-1。另外，从1088行除去8行而得的1080行的视频数据作为标准规格行数的视频数据而被输出。
接着，在Sys-1中，当从Sys-0传输数据时，从所读取的1088行的视频数据分割16行的视频数据。如箭头d12所示，被分割的16行的视频数据与表示帧编号0的数据一起被传输到Sys-2。另外，从1088行除去16行而得的1072行的视频数据与来自Sys-0的8行的视频数据合成，作为标准规格行数(1080行)的视频数据而被输出。
进而，在Sys-2中，当从Sys-1传输数据时，从所读取的1088行的视频数据分割24行的视频数据。如箭头d23所示，被分割的24行的视频数据与表示帧编号0的数据一起被传输到Sys-3。另外，从1088行除去24行而得的1064行的视频数据与来自Sys-1的16行的视频数据合成，作为标准规格行数的视频数据(1080行)而被输出。
然后，在Sys-3中，当从Sys-2传输数据时，所读取的1056行的视频数据与来自Sys-2的24行的视频数据合成，作为标准规格行数的视频数据(1080行)而被输出。
这样，进行第0帧的解码处理。对于第一帧以后也同样地进行解码处理。
在图14中，在各图像处理部61(Sys-0至Sys-3)的数据生成部90中，在写入以光栅方式进行了编解码处理的视频数据之后，在读取该视频数据时，生成能够以SQD方式输出1帧份的1080行的视频数据的地址。由此，无需追加设置SQD/光栅转换功能等结构就能够进行无时间差的编解码处理。进而，在各图像处理部61(Sys-0至Sys-3)的数据生成部90各自之间，各帧的帧编号与规定行数的视频数据一起被传输。由此，能够在各图像处理部61进行并行动作的基础上防止产生帧失去同步。
(对120p的8K4K图像进行处理的结构)
以上，说明了对60p的8K4K图像进行处理的结构，但是在对120p的8K4K图像进行处理的情况下，能够应用以2并行的方式对60p图像进行处理的结构。
图15是表示对120p的8K4K图像进行处理的编码装置的结构例的框图。
编码装置10’具备图像处理部11’-1至11’-4。
在图15的编码装置10’中，以对相同的数字标注了“’”的附图标记来表示与图7的编码装置10的各结构对应的块，省略对同样的功能的说明。
图像处理部11’-1至11’-4分别对将8K4K的视频数据从上起分割成4个而得的8K1K尺寸的视频数据、即标准规格的1080行的视频数据进行处理。但是，由于与图7的编码装置10相比，每单位时间输入2倍的视频数据，因此在图像处理部11’-1至11’-4分别连接有8根3G-SDI电缆来作为连接线，以2并行的方式输入8K1K尺寸的视频数据。
各图像处理部11’所具有的数据生成部20’(视频IO部21’以及数据获取部22’)构成为，图7的数据生成部20(视频IO部21以及数据获取部22)以2并行的方式进行动作。
连接各图像处理部11’所具有的数据生成部20’各自之间的传输路径51’、52’、53’也可以分别通过以2并行的方式连接图7的传输路径51、52、53(例如3G-SDI电缆)而构成。另外，传输路径51’、52’、53’也可以分别与图7的传输路径51、52、53同样地由各一根传输路径构成，以时分复用的方式进行数据传输。
在图15的结构中，由于在图像处理部彼此之间传输规定行数的视频数据，因此即使不输入未遵照标准规格的行数的视频数据，也能够满足编解码处理的行数的制约。其结果是，能够将装置整体的连接线的数量从图6的结构中的56根削减至35根，能够抑制装置规模、元件成本、消耗电力。
另外，在图15的结构中，在图像处理部彼此之间传输的视频数据的量最大为24行份。在图15的结构中，在以HD格式传输24行的视频数据的情况下，消耗在图13的例子中说明的96行份的2倍的192行份。另外，在表示帧编号的数据的传输中，消耗2行份。
在该情况下，只不过是传输在消隐区域45行份的数据中加上194行份的数据而得的239行份的数据。
因而，在图15的结构中，只要能够在各图像处理部11’之间传输相当于全HD的视频数据的传输路径为1系统份，就能够充分地传输视频数据。
另外，如上所述，通过在各图像处理部11’的数据生成部20’各自之间传输各帧的帧编号，能够在各图像处理部11’进行并行动作的基础上防止产生帧失去同步。
＜3.第二实施方式＞
以下，说明具备以并行的方式对分割8K4K图像而得的8K2K的视频数据进行编解码处理的2并行的图像处理部的结构。
(编码装置的结构)
图16是表示具备2并行的输入IF的编码装置的结构例的框图。
编码装置110对从未图示的录像机等外部设备输入的8K4K图像进行编码处理，输出视频比特流数据。
编码装置110具备图像处理部111-1、111-2。图像处理部111-1、111-2分别例如由独立的装置、基板构成。
图像处理部111-1、111-2分别对将8K4K的视频数据从上方起分割成两个而得的8K2K尺寸的视频数据、即标准规格的1080行的2倍的2160行的视频数据进行处理。在图像处理部111-1、111-2分别连接有8根3G-SDI电缆等来作为连接线，输入8K2K尺寸的视频数据。即，图像处理部111-1、111-2具备与标准规格行数对应的设备间输入IF。
图像处理部111-1具有数据生成部120-1、编解码处理部130-1以及流处理部140，且图像处理部111-2具有数据生成部120-2和编解码处理部130-2。
数据生成部120-1具有视频IO部121-1和数据获取部122-10、122-11，数据生成部120-2具有视频IO部121-2和数据获取部122-20、122-21。数据生成部120-1、120-2也可以分别由例如FPGA等一个芯片构成。
以下，在不相互区分图像处理部111-1、111-2的情况下，简称为图像处理部111。另外，在不相互区分数据生成部120-1、120-2的情况下，简称为数据生成部120，在不相互区分编解码处理部130-1、130-2的情况下，简称为编解码处理部130。
数据生成部120根据所输入的8K2K(2160行)的视频数据中的规定行数的视频数据的、朝向其它图像处理部111的输出、以及来自其它图像处理部111的输入中的任一项，生成能够进行编解码处理的行数的视频数据。
具体而言，数据生成部120-1基于所输入的8K2K(2160行)的视频数据和从图像处理部111-2(数据生成部120-2)输入的16行的视频数据，生成7680×2176像素(2176行)的视频数据。该视频数据成为编码装置110内部的独立格式数据。
在数据生成部120-1中，视频IO部121-1对所输入的2160行的视频数据进行串行/并行转换，并向数据获取部122-10、122-11输出。数据获取部122-10、122-11通过对来自视频IO部121-1的2160行的视频数据和来自数据生成部120-2(视频IO部121-2)的16行的视频数据进行合成而生成2176行的视频数据。
在数据生成部120-1(数据获取部122-1)与数据生成部120-2(视频IO部121-2)之间设有传输规定行数的视频数据的传输路径151。传输路径151例如由一根3G-SDI电缆等1系统的连接线构成。
数据生成部120-2基于从所输入的8K2K(2160行)的视频数据除去输出到图像处理部111-1的16行的视频数据而得的2144行的视频数据，生成7680×2144像素(2144行)的视频数据。该视频数据成为编码装置110内部的独立格式数据。
在数据生成部120-2中，视频IO部121-2对所输入的2160行的视频数据进行一次串行/并行转换，在将其中的上部16行的视频数据分离之后，再次进行并行/串行转换，并向图像处理部111-1(数据获取部122-10、122-11)输出。另外，视频IO部21-2在将上述1080行的剩余的下部2144行的视频数据分离之后，进行串行/并行转换，并向数据获取部122-20、122-21输出。数据获取部122-20、122-21获取来自视频IO部121-1的2144行的视频数据。
编解码处理部130对由数据生成部120生成的、能够进行编解码处理的行数(2176行或者2144行)的视频数据进行编解码处理(编码处理)，将得到的视频比特流数据向图像处理部111-1的流处理部140输出。各编解码处理部130分别由一个LSI构成。
图像处理部111-1的流处理部140将各图像处理部111的2系统的视频比特流数据转换为1系统的视频比特流数据并输出。流处理部140由一个LSI构成。在图像处理部111-1中，编解码处理部130-1和流处理部140也可以由一个LSI构成。
详细内容见后述，数据获取部122-10、122-11和数据获取部122-20、122-21分别进行将60p的8K2K视频数据转换为30p的8K2K视频数据的60p/30p转换，并以2并行的方式进行处理。此外，数据获取部122-10、122-11和数据获取部122-20、122-21也可以分别将30p的8K2K视频数据作为60p的8K1K视频数据并以2并行的方式进行处理。
在图16的结构中，由于在图像处理部彼此之间传输规定行数的视频数据，因此即使不输入未遵照标准规格的行数的视频数据，也能够满足编解码处理的行数的制约。其结果是，能够削减装置整体的连接线的数量，能够抑制装置规模、元件成本、消耗电力。
另外，在图16的结构中，在图像处理部彼此之间传输的视频数据的量最大为16行份，因此能够传输相当于全HD的视频数据的传输路径为1系统份、且位于图像处理部彼此之间即可。在该情况下，在传输中只不过消耗成为16行的4倍的64行份。
(解码装置的结构)
图17是表示具备2并行的图像处理部的解码装置的结构例的框图。
解码装置160对由上述编码装置110等输出的视频比特流数据进行分割，进行该视频比特流数据的解码处理，并输出8K4K图像。
解码装置160具备图像处理部161-1、161-2。图像处理部161-1、161-2分别例如由独立的装置、基板构成。
图像处理部161-1、161-2分别进行将8K4K的视频比特流数据从上起分割成两个而得的8K2K尺寸的视频比特流数据的解码处理。进而，图像处理部161-1、161-2复原分割成两个的8K2K尺寸的视频数据，对标准规格的1080行的2倍的2160行的视频数据进行处理。在图像处理部161-1、161-2分别连接有8根3G-SDI电缆等来作为连接线，输出8K2K尺寸的视频数据。即，图像处理部161-1、161-2具备与标准规格行数对应的设备间输出IF。
图像处理部161-1具有流处理部170、编解码处理部180-1以及数据生成部190-1，图像处理部161-2具有编解码处理部180-2和数据生成部190-2。
数据生成部190-1具有数据获取部191-10、191-11和视频IO部192-1，数据生成部190-2具有数据获取部191-20、191-21和视频IO部192-2。
以下，在不相互区分图像处理部161-1、161-2的情况下，简称为图像处理部161。另外，在不相互区分编解码处理部180-1、180-2的情况下，简称为编解码处理部180，在不相互区分数据生成部190-1、190-2的情况下，简称为数据生成部190。
图像处理部161-1的流处理部170将1系统的视频比特流数据分割为各图像处理部161的2系统的视频比特流数据并输出。流处理部170由一个LSI构成。
编解码处理部180进行被流处理部170分割后的视频比特流数据的编解码处理(解码处理)，复原能够进行编解码处理的行数(2176行或者2144行)的视频数据，并向数据生成部190输出。该视频数据成为解码装置160内部的独立格式数据。各编解码处理部180分别由一个LSI构成。在图像处理部161-1中，流处理部170和编解码处理部180-1也可以由一个LSI构成。
数据生成部190通过来自编解码处理部180的能够进行编解码处理的行数的视频数据的、朝向其它图像处理部161的输出、以及来自其它图像处理部161的输入中的任一项，生成标准规格行数(2160行)的视频数据。
具体而言，数据生成部190-1基于从进行了编解码处理(解码处理)的2176行的视频数据除去输出到图像处理部161-2(视频IO部192-2)的16行的视频数据而得的2160行的视频数据，生成8K2K的视频数据。
在数据生成部190-1中，数据获取部191-10、191-11将来自编解码处理部80-1的2176行的视频数据中的2160行的视频数据向视频IO部192-1输出，并且对成为图像上部的剩余的16行的视频数据进行并行/串行转换，并向数据生成部190-2(视频IO部192-2)输出。视频IO部192-1通过对来自数据获取部91-1的2160行的视频数据进行并行/串行转换而输出8K2K的视频数据。
在数据生成部190-1(数据获取部191-10、191-11)与数据生成部190-2(视频IO部192-2)之间设有传输规定行数的视频数据的传输路径201。传输路径201例如由一根3G-SDI电缆等1系统的连接线构成。
数据生成部190-2基于从图像处理部161-1(数据生成部190-1)输入的成为图像上部的16行的视频数据和进行了编解码处理(解码处理)的成为图像下部的2144行的视频数据，生成8K2K的视频数据。
在数据生成部190-2中，数据获取部191-20、191-21将来自编解码处理部180-2的2144行的视频数据向视频IO部192-2输出。视频IO部192-2对来自数据获取部191-2的2144行的视频数据进行并行/串行转换，并与来自图像处理部161-1(数据生成部190-1)的16行视频数据合成，从而输出8K2K视频数据。
此外，在数据获取部191-10、191-11和数据获取部191-20、191-21中，进行将30p的视频数据转换为60p的视频数据的30p/60p转换。
在图17的结构中，由于在图像处理部彼此之间传输规定行数的视频数据，因此能够满足编解码处理的行数的制约，并且输出遵照标准规格的行数的视频数据。其结果是，能够削减装置整体的连接线的数量，能够抑制装置规模、元件成本、消耗电力。
(视频数据的流动)
图18是说明上述编码装置110和解码装置160之间的视频数据的流动的图。
图中左侧表示从4台4K2K录像机(Rec#0至#3)输入的、标准规格行数的8K1K(7680×1080像素)视频数据。
来自Rec#0的成为图像上部的1080行的视频数据和来自Rec#1的成为图像下部的1080行的视频数据通过编码装置110(图像处理部111-1)与来自Rec#2的成为图像最下部的16行份的视频数据合成。通过编码装置110(编解码处理部130-1)对所合成的2176行的视频数据进行编码处理，生成2176行的视频比特流数据并输出。
来自Rec#2的、除上部16行份的视频数据以外的下部1064行的视频数据和来自Rec#3的1080行的视频数据由编码装置110(图像处理部111-2)合成。通过编码装置110(编解码处理部130-2)对所合成的2144行的视频数据进行编码处理，生成2144行的视频比特流数据并输出。
如上所述，根据标准规格行数的视频数据，生成能够进行编解码处理的行数的视频数据，进而，由编解码处理部生成视频比特流数据。
另一方面，来自图像处理部111-1的2176行份的视频比特流数据由解码装置160(图像处理部161-1)进行解码处理，复原2176行的视频数据。2176行的视频数据被分割为上部2160行的视频数据和下部16行的视频数据。其中，2160行的视频数据作为标准规格行数(2160行或者1080行这两段)的视频数据而被输出。
通过解码装置160(图像处理部161-2)对来自图像处理部111-2的2144行份的视频比特流数据进行解码处理，复原2144行的视频数据。2144行的视频数据与来自图像处理部161-1的16行的视频数据合成，作为标准规格行数(2160行或者1080行这两段)的视频数据而被输出。
如上所述，根据能够进行编解码处理的行数的视频比特流数据，重新生成标准规格行数的视频数据。
(60p/30p转换)
在此，参照图19，说明将编码装置110中的、60p的8K2K视频数据转换为30p的8K2K视频数据的60p/30p转换。
在图19的例子中，4台外部设备分别是输入在上下左右将8K4K图像分割成4份而得的4K2K视频数据而非8K1K视频数据的设备。
在图19中，从最上段所示的外部设备#0输入8K4K图像的左上的4K2K视频数据，从第二段所示的外部设备#1输入8K4K图像的右上的4K2K视频数据。即，从外部设备#0、#1输入60p的8K2K视频数据。
另外，在图19中，从第三段所示的外部设备#2输入8K4K图像的左下的上部16行的视频数据，从第四段所示的外部设备#3输入8K4K图像的右下的上部16行的视频数据。
即，图19示出了基于图像处理部111-1的数据获取部122-10、122-11的60p/30p转换的例子。
在60p/30p转换中，如图中的中央所示，各帧的数据被分为偶数帧和奇数帧且以并行的方式进行处理。具体而言，各帧的数据被分为图19所示的图像上部的8K2K数据(7680像素×2176行)和未图示的图像下部的8K2K数据(7680像素×2144行)并进行处理。其中，图像上部的数据由上部两个3840像素×2160行的4K2K数据和下部两个3840像素×16行的数据这4个数据构成。此外，图像下部的数据由除去上述16行份的数据而得的两个3840像素×2144行的4K2K数据构成。
在图19中，第0帧的8K2K数据(Frame-0)由上部两个4K2K数据L0-0、L1-0和下部16行的数据L2-0、L3-0构成。数据L0-0被从外部设备#0供给并成为图像上部的左上部。数据L0-0也可以由视频数据Ch0-0、Ch1-0、Ch2-0、Ch3-0这4个2K全HD的数据构成。数据L1-0被从外部设备#1供给并成为图像上部的右上部。数据L1-0也可以由视频数据Ch0-0、Ch1-0、Ch2-0、Ch3-0这4个2K全HD的数据构成。下部16行的数据L2-0、L3-0也可以由来自外部设备#2、#3的2系统的数据构成。数据L2-0是来自外部设备#2的、第0帧的8K2K数据左下的视频数据Ch0-0、Ch1-0的上部16行份，也可以是2系统的2K1K数据或者1系统的4K1K数据。数据L3-0是来自外部设备#3的、第0帧的8K2K数据右下的视频数据Ch0-0、Ch1-0的上部16行份，也可以是2系统的2K1K数据或者1系统的4K1K数据。另外，虽未图示，但是在来自外部设备#2、#3的数据L2-0、L3-0中还包含表示帧编号0的数据。在以60p进行动作的基础上，将来自4台外部设备#0、#1、#2、#3的偶数帧作为发生源而生成第0帧。
在图19中，第一帧的8K2K数据(Frame-1)由上部两个4K2K数据L0-1、L1-1和下部16行的数据L2-1、L3-1构成。数据L0-1从外部设备#0被供给并成为图像上部的左上部。数据L0-1也可以由视频数据Ch0-1、Ch1-1、Ch2-1、Ch3-1这4个2K全HD的数据构成。数据L1-1从外部设备#1被供给并成为图像上部的右上部。数据L1-1也可以由视频数据Ch0-1、Ch1-1、Ch2-1、Ch3-1这4个2K全HD的数据构成。下部16行的数据L2-1、L3-1也可以由来自外部设备#2、#3的2系统的数据构成。数据L2-1是来自外部设备#2的、第0帧的8K2K数据左下的视频数据Ch0-1、Ch1-1的上部16行份，也可以是2系统的2K1K数据或者1系统的4K1K数据。数据L3-1是来自外部设备#3的右下的视频数据Ch0-1、Ch1-1的上部16行份，也可以是2系统的2K1K数据或者1系统的4K1K数据。另外，虽未图示，但是在来自外部设备#2、#3的数据L2-1、L3-1中还包含表示帧编号1的数据。在以60p进行动作的基础上，将来自4台外部设备#0、#1、#2、#3的奇数帧作为发生源而生成第一帧。
第二帧的数据(Frame-2)、第三帧的数据(Frame-3)也同样地构成。
这样，在图19中，通过并行地处理2176行的偶数帧和奇数帧而将60p的8K2K视频数据转换为30p的8K2K视频数据。
在图19中，示出了基于图像处理部111-1的数据获取部122-10、122-11的60p/30p转换的例子。同样地，基于图像处理部111-2的数据获取部122-20、122-21的、针对来自外部设备#2、#3的视频数据的60p/30p转换也是依据图19中的流程来进行的。此时，由于在图像处理部111-1与图像处理部111-2之间传输各帧的帧编号，因此能够防止发生帧失去同步，并且能够使60p/30p转换的开始定时一致。
以上，说明了编码装置110中的60p/30p转换，但是在解码装置160中，以与图19的例子相反的流程进行30p/60p转换。
(对120p的8K4K图像进行处理的结构)
以上，说明了对60p的8K4K图像进行处理的结构，但是在对120p的8K4K图像进行处理的情况下，能够应用以2并行的方式对60p图像进行处理的结构。
图20是表示对120p的8K4K图像进行处理的编码装置的结构例的框图。
编码装置110’具备图像处理部111’-1、111’-2。
在图20的编码装置110’中，以对相同的数字标注了“’”的附图标记来表示与图16的编码装置110的各结构对应的块，省略对同样的功能的说明。
图像处理部111’-1、111’-2分别对从上起将8K4K的视频数据分割成两个而得的8K2K尺寸的视频数据、即标准规格的1080行的2倍的视频数据进行处理。但是，由于与图16的编码装置110相比，每单位时间输入2倍的视频数据，因此，在图像处理部111’-1、111’-2分别连接16根3G-SDI电缆来作为连接线，以2并行的方式输入8K2K尺寸的视频数据。
在各图像处理部111’所具有的数据生成部120’中，分别各设有两个视频IO部121’以及数据获取部122’。与此对应地，在各图像处理部111’中，编解码处理部130’也各设有两个。
即，图20的编码装置110’的视频IO部121’、数据获取部122’、编解码处理部130’以及流处理部140’采用与图15的编码装置10’的视频IO部21’、数据获取部22’、编解码处理部30’以及流处理部40’各自对应的结构。
但是，与图15的编码装置10’中的传输路径51’、53’对应的连接线分别成为图像处理部111’-1、111’-2内部的连接线。在内部的连接中，无需使用标准规格的输入输出IF，作为连接线，可以使用3G-SDI电缆，也可以使用消耗电力更低的独立的输入输出IF。在该情况下，与同样地对120p的8K4K图像进行处理的图15的编码装置10’相比，能够抑制元件成本和消耗电力。
连接各图像处理部111’所具有的数据生成部120’各自之间的传输路径151’也可以通过以2并行的方式连接图16的传输路径151(例如3G-SDI电缆)而构成。另外，传输路径151’也可以与图16的传输路径151同样地由各一根传输路径构成，通过进行时分复用而进行数据传输。
在图20的结构中，在图像处理部彼此之间传输的视频数据的量最大为16行份。在图20的结构中，在以HD-SDI格式传输16行的视频数据的情况下，消耗16行份的4倍的64行份的2系统份、即128行份。即使在表示帧编号的数据的传输中消耗2行份，也能够将在图像处理部彼此之间传输的数据量收入130行份的数据中。
＜4.第三实施方式＞
以上，说明了进行8K4K图像的编码处理和解码处理中的任一项的结构。以下，说明进行8K4K图像的编码处理和解码处理这两者的结构。
(第一结构例)
图21是表示进行120p的8K4K图像的编码处理和解码处理这两者的编解码装置的第一结构例的框图。
编解码装置300具备图像处理部310、320。图像处理部310、320分别例如由独立的装置、基板构成。
在图像处理部310、320各自的输入侧连接有16根3G-SDI电缆来作为连接线，以2并行的方式输入8K2K尺寸的视频数据。同样地，在图像处理部310、320各自的输出侧也连接有16根3G-SDI电缆等来作为连接线，以2并行的方式输出8K2K尺寸的视频数据。
虽然省略了详细的说明，但是在图像处理部310、320中，从各自的输入侧至流处理部311的结构进行编码处理，从流处理部312至各自的输出侧的结构进行解码处理。编码处理侧的结构构成为与图20的编码装置110’同样。
通过这样的结构，编解码装置300能够同时进行编码处理和解码处理。
在图21的例子中，在图像处理部320中设有主机CPU/存储器系统321。从流处理部311输出的视频比特流数据被保存在主机CPU/存储器系统321中，并且由流处理部312读取。
另外，在图像处理部310、320分别设有路径切换部313、322。作为视频数据，路径切换部313、322在解码处理侧的数据生成部切换是输入编码处理前的视频数据还是输入编码/解码处理后的视频数据。此外，路径切换部313、322也可以调整切换对象的2系统的信号的定时，具有2系统的信号间的信号比较电路以及/或者信号统计量的计测电路。
在这样的结构中，通过进行基于各自的视频数据的图像的比较等，能够调整/确认图像处理部310、320各自所具有的编解码处理部的参数、编解码处理的效果。在该情况下，流处理部311和流处理部312也可以直接连接。
(第二结构例)
图22是表示进行120p的8K4K图像的编码处理和解码处理这两者的编解码装置的第二结构例的框图。
编解码装置400具备图像处理部410、420。图像处理部410、420分别例如由独立的装置、基板构成。
图22的图像处理部410、420在编解码处理侧和解码处理侧的结构各自的编解码处理部成为一个编解码处理部这一点上，与图21的图像处理部310、320不同。
因而，编解码装置400无法同时进行编码处理和解码处理。
在图22的例子中，在图像处理部420中设有主机CPU/存储器系统421。从流处理部411输出的视频比特流数据被保存在主机CPU/存储器系统421中，并且由流处理部411读取。
另外，在图像处理部410、420分别设有路径切换部412、422。作为视频数据，路径切换部412、422在解码处理侧的数据生成部切换是输入编码处理前的视频数据还是输入编码/解码处理后的视频数据。此外，路径切换部412、422也可以调整切换对象的2系统的信号的定时，具有2系统的信号间的信号比较电路以及/或者信号统计量的计测电路。
在这样的结构中，通过进行基于各自的视频数据的图像的比较等，能够调整/确认图像处理部410、420各自所具有的编解码处理部的参数、编解码处理的效果。
以上，作为组合了编码装置和解码装置的结构，采用了与图20的编码装置110’对应的结构，但是也可以采用与上述实施方式中的其它编码装置、解码装置对应的结构。
＜5.变形例＞
以下，说明上述实施方式的变形例。
(1)并行数
以上，说明了以4并行或者2并行的方式对视频数据进行处理的结构，但是处理的并行数并不局限于此，也可以实现以5并行、6并行的方式进行处理的结构。
图23是说明进行5并行处理的编码装置和解码装置之间的视频数据的流动的图。
在图中左侧示出了从4台4K2K录像机(Rec#0至#3)输入的、标准规格行数的8K1K(7680×1080像素)视频数据。
生成来自Rec#0的、除去下部216行份的视频数据而得的864行的视频数据，并向编解码装置(编码装置)#0输入。进而，通过编码装置#0，生成864行的视频比特流数据并输出。
对来自Rec#0的下部216行份的视频数据和来自Rec#1的、除去下部432行份的视频数据而得的648行的视频数据进行合成，生成864行的视频数据，并向编解码装置(编码装置)#1输入。进而，通过编码装置#1，生成864行的视频比特流数据并输出。
对来自Rec#1的下部432行份的视频数据和来自Rec#2的上部432行份的视频数据进行合成，生成864行的视频数据，并向编解码装置(编码装置)#2输入。进而，通过编码装置#2，生成864行的视频比特流数据并输出。
对来自Rec#2的、除去上部432行份的视频数据而得的648行的视频数据和来自Rec#3的上部216行份的视频数据进行合成，生成864行的视频数据，并向编解码装置(编码装置)#3输入。进而，通过编码装置#3生成864行的视频比特流数据并输出。
生成来自Rec#3的、除去上部216行份的视频数据而得的864行的视频数据，并向编解码装置(编码装置)#4输入。进而，通过编码装置#4，生成864行的视频比特流数据并输出。
如上所述，根据标准规格行数的视频数据，生成能够进行编解码处理的846行的视频数据，通过编码装置生成并输出视频比特流数据并输出。
另一方面，图中第一段的864行的视频比特流数据由编解码装置(解码装置)#0进行解码处理，复原864行的视频数据。被复原的864行的视频数据与从由编解码装置(解码装置)#1复原的第二段的864行的视频数据分割而得的上部216行的视频数据合成，作为标准规格行数(1080行)的视频数据而被输出。
通过解码装置#1对第二段的864行的视频比特流数据进行解码处理，复原864行的视频数据。从被复原的864行的视频数据分割而得的下部648行的视频数据与从由编解码装置(解码装置)#2复原的第三段的864行的视频数据分割而得的上部432行的视频数据合成，作为标准规格行数(1080行)的视频数据而被输出。
通过解码装置#2对第三段的864行的视频比特流数据进行解码处理，复原864行的视频数据。从被复原的864行的视频数据分割而得的下部432行的视频数据与从由编解码装置(解码装置)#3复原的第四段的864行的视频数据分割而得的上部648行的视频数据合成，作为标准规格行数(1080行)的视频数据而被输出。
通过解码装置#3对第四段的864行的视频比特流数据进行解码处理，复原864行的视频数据。从被复原的864行的视频数据分割而得的下部216行的视频数据与由编解码装置(解码装置)#4从视频比特流数据复原的第五段的864行的视频数据合成，作为标准规格行数(1080行)的视频数据而被输出。
如上所述，通过从能够进行编解码处理的846行的视频比特流数据合成来自多个编解码装置的视频数据而重新生成标准规格行数的视频数据。
图24是说明进行6并行处理的编码装置和解码装置之间的视频数据的流动的图。
在图中左侧示出了从4台4K2K录像机(Rec#0至#3)输入的、标准规格行数的8K1K(7680×1080像素)视频数据。
生成来自Rec#0的、除去下部360行份的视频数据而得的720行的视频数据，并向编解码装置(编码装置)#0输入。进而，通过编码装置#0生成720行的视频比特流数据并输出。
对来自Rec#0的下部360行的视频数据和来自Rec#1的360行份的视频数据进行合成，生成720行的视频数据，并向编解码装置(编码装置)#1输入。进而，通过编码装置#1生成720行的视频比特流数据并输出。
生成来自Rec#1的、除去上部360行份的视频数据而得的720行的视频数据，并向编解码装置(编码装置)#2输入。进而，通过编码装置#2生成720行的视频比特流数据并输出。
生成来自Rec#2的、除去下部360行份的视频数据而得的720行的视频数据，并向编解码装置(编码装置)#3输入。进而，通过编码装置#3生成720行的视频比特流数据并输出。
对来自Rec#2的下部360行份的视频数据和来自Rec#3的360行份的视频数据进行合成，生成720行的视频数据，并向编解码装置(编码装置)#4输入。进而，通过编码装置#4生成720行视频比特流数据并输出。
生成来自Rec#3的、除去上部360行份的视频数据而得的720行的视频数据，并向编解码装置(编码装置)#5输入。进而，通过编码装置#5生成720行的视频比特流数据并输出。
如上所述，根据标准规格行数的视频数据，生成能够进行编解码处理的720行的视频数据，通过编码装置生成视频比特流数据并输出。
另一方面，图中第一段的720行的视频比特流数据由编解码装置(解码装置)#0进行解码处理，720行的视频数据被复原。被复原的720行的视频数据与从由编解码装置(解码装置)#1复原的第二段的720行的视频数据分割而得的上部360行的视频数据合成，作为标准规格行数(1080行)的视频数据而被输出。
第二段的720行的视频比特流数据由解码装置#1进行解码处理，720行的视频数据被复原。从被复原的720行的视频数据中分割而得的下部360行的视频数据与由编解码装置(解码装置)#2从视频比特流数据复原的第三段的720行的视频数据合成，作为标准规格行数(1080行)的视频数据而被输出。
第四段的720行的视频比特流数据由编解码装置(解码装置)#3进行解码处理，720行的视频数据被复原。被复原的720行的视频数据与从由编解码装置(解码装置)#4复原的第五段的720行的视频数据分割而得的上部360行的视频数据合成，作为标准规格行数(1080行)的视频数据而被输出。
第五段的720行的视频比特流数据由解码装置#4进行解码处理，720行的视频数据被复原。从被复原的720行的视频数据分割而得的下部360行的视频数据与由编解码装置(解码装置)#5从视频比特流数据复原的第六段的720行的视频数据合成，作为标准规格行数(1080行)的视频数据而被输出。
如上所述，通过从能够进行编解码处理的720行的视频比特流数据合成来自多个编解码装置的视频数据而重新生成标准规格行数的视频数据。
(2)HFR(高帧速率)对应
如上所述，在对120p的8K4K图像进行处理的情况下，应用以2并行的方式对60p图像进行处理的结构。例如180p以上等的、帧速率更高的图像的处理能够通过增加并行数来实现。
(3)同步动作
作为设于图像处理部彼此之间的传输路径，通过应用3G-SDI电缆等的、传输距离为100m以上的外部设备连接输入输出IF，能够在远离的场所进行同步动作。
另外，通过图像处理部彼此之间的传输路径，除了规定行数的视频数据和表示帧编号的数据以外，还可以传输音频数据、用于控制各图像处理部的元数据等。
进而，也可以通过将上述传输路径与声源、机械、交通工具等其它设备连接来进行与这些其它设备的同步动作。
本申请所涉及的技术上的实施方式并不局限于上述实施方式，在不脱离本申请的技术的主旨的范围内能够进行各种变更。
另外，本说明书中记载的效果只是示例，也可以具有其它效果。
此外，本申请所涉及的技术能够采取如下的结构。
(1)
一种图像处理装置，
具备多个图像处理部，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，
一个所述图像处理部具有数据生成部，所述数据生成部通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据。
(2)
根据(1)所述的图像处理装置，其中，
所述图像是8K4K图像。
(3)
根据(1)或(2)所述的图像处理装置，其中，
在多个所述图像处理部所具有的所述数据生成部各自之间具备传输所述规定行数的所述视频数据的1系统的传输路径。
(4)
根据(3)所述的图像处理装置，其中，
所述传输路径由能够传输相当于全HD的视频数据的传输路径构成。
(5)
根据(3)或(4)所述的图像处理装置，其中，
所述传输路径将构成所述视频数据的各帧的帧编号与所述规定行数的所述视频数据一起传输。
(6)
根据(2)至(5)中任一项所述的图像处理装置，其中，
所述数据生成部在写入以SQD方式输入的1帧份的所述标准规格行数的所述视频数据之后，在读取所述视频数据时，生成能够进行光栅方式的所述编解码处理的地址。
(7)
根据(2)至(6)中任一项所述的图像处理装置，其中，
所述图像处理装置具备第一图像处理部至第四图像处理部，所述第一图像处理部至所述第四图像处理部以并行的方式对将所述图像在垂直方向上分割成4个而得的8K1K视频数据进行编解码处理，
所述第一图像处理部的所述数据生成部基于所述8K1K视频数据和从所述第二图像处理部输入的8行的视频数据，生成1088行的视频数据，
所述第二图像处理部的所述数据生成部基于从所述8K1K视频数据除去输出到所述第一图像处理部的所述8行的视频数据而得的1072行的视频数据和从所述第三图像处理部输入的16行的视频数据，生成1088行的视频数据，
所述第三图像处理部的所述数据生成部基于从所述8K1K视频数据除去输出到所述第二图像处理部的所述16行的视频数据而得的1064行的视频数据和从所述第四图像处理部输入的24行的视频数据，生成1088行的视频数据，
所述第四图像处理部的所述数据生成部生成从所述8K1K视频数据除去输出到所述第三图像处理部的所述24行的视频数据而得的1056行的视频数据。
(8)
根据(2)至(6)中任一项所述的图像处理装置，其中，
所述图像处理装置具备第一图像处理部以及第二图像处理部，所述第一图像处理部以及所述第二图像处理部以并行的方式对将所述图像在垂直方向上分割成两个而得的8K2K视频数据进行编解码处理，
所述第一图像处理部的所述数据生成部基于所述8K2K视频数据和从所述第二图像处理部输入的16行的视频数据，生成2176行的视频数据，
所述第二图像处理部的所述数据生成部生成从所述8K2K视频数据除去输出到所述第一图像处理部的所述16行的视频数据而得的2144行的视频数据。
(9)
一种图像处理方法，
在具备多个图像处理部的图像处理装置中，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，其中，
一个所述图像处理部具有数据生成部，所述数据生成部通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据。
(10)
一种图像处理装置，
具备多个图像处理部，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，
一个所述图像处理部具有数据生成部，所述数据生成部通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
(11)
根据(10)所述的图像处理装置，其中，
所述图像是8K4K图像。
(12)
根据(10)或(11)所述的图像处理装置，其中，
在多个所述图像处理部所具有的所述数据生成部各自之间具备传输所述规定行数的所述视频数据的1系统的传输路径。
(13)
根据(12)所述的图像处理装置，其中，
所述传输路径由能够传输相当于全HD的视频数据的传输路径构成。
(14)
根据(12)或(13)所述的图像处理装置，其中，
所述传输路径将构成所述视频数据的各帧的帧编号与所述规定行数的所述视频数据一起传输。
(15)
根据(11)至(14)中的任一项所述的图像处理装置，其中，
所述数据生成部在写入以光栅方式进行了所述编解码处理的所述视频数据之后，在读取所述视频数据时，生成能够以SQD方式输出1帧份的所述标准规格行数的所述视频数据的地址。
(16)
根据(11)至(15)至中任一项所述的图像处理装置，其中，
所述图像处理装置具备第一图像处理部至第四图像处理部，所述第一图像处理部至所述第四图像处理部以并行的方式对将所述图像在垂直方向上分割成4个而得的8K1K视频数据进行编解码处理，
所述第一图像处理部的所述数据生成部基于从进行了所述编解码处理的1088行的视频数据除去输出到所述第二图像处理部的8行的视频数据而得的1080行的视频数据，生成所述8K1K视频数据，
所述第二图像处理部的所述数据生成部基于从所述第一图像处理部输入的所述8行的视频数据和从进行了所述编解码处理的1088行的视频数据除去输出到所述第三图像处理部的16行的视频数据而得的1072行的视频数据，生成所述8K1K视频数据，
所述第三图像处理部的所述数据生成部基于从所述第二图像处理部输入的所述16行的视频数据和从进行了所述编解码处理的1088行的视频数据除去输出到所述第四图像处理部的24行的视频数据而得的1064行的视频数据，生成所述8K1K视频数据，
所述第四图像处理部的所述数据生成部基于从所述第三图像处理部输入的所述24行的视频数据和进行了所述编解码处理的1056行的视频数据，生成所述8K1K视频数据。
(17)
根据(11)至(15)中任一项所述的图像处理装置，其中，
所述图像处理装置具备第一图像处理部以及第二图像处理部，所述第一图像处理部以及所述第二图像处理部以并行的方式对将所述图像在垂直方向上分割成两个而得的8K2K视频数据进行编解码处理，
所述第一图像处理部的所述数据生成部基于从进行了所述编解码处理的2176行的视频数据中除去输出到所述第二图像处理部的16行的视频数据而得的2160行的视频数据，生成所述8K2K视频数据，
所述第二图像处理部的所述数据生成部基于从所述第一图像处理部输入的所述16行的视频数据和进行了所述编解码处理的2144行的视频数据，生成所述8K2K视频数据。
(18)
一种图像处理方法，
在具备多个图像处理部的图像处理装置中，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，其中，
一个所述图像处理部通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
(19)
一种图像处理装置，具备多个图像处理部，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，其中，
一个所述图像处理部具有：
第一数据生成部，通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据；以及
第二数据生成部，通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
(20)
根据(19)所述的图像处理装置，其中，
所述图像处理部还具有路径切换部，所述路径切换部将由所述第一数据生成部生成的所述编解码处理前的所述视频数据和所述编解码处理后的所述视频数据中的任一个向所述第二数据生成部输入。
(21)
根据(20)所述的图像处理装置，其中，
所述路径切换部具有用于切换对象的2系统的信号间的信号比较以及/或者信号统计量的计测的电路。
(22)
一种图像处理方法，
在具备多个图像处理部的图像处理装置中，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，其中，
一个所述图像处理部通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据，
所述一个所述图像处理部通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
附图标记说明
10…编码装置；11-1～11-4…图像处理部；20-1～20-4…数据生成部；21-1～21-4…视频IO部；22-1～22-4…数据获取部；30-1～30-4…编解码处理部；40…流处理部；60…解码装置；61-1～61-4…图像处理部；70…流处理部；80-1～80-4…编解码处理部；90-1～90-4…数据生成部；91-1～91-4…数据获取部；92-1～92-4…视频IO部。

Claims (22)

1.一种图像处理装置，
具备多个图像处理部，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，
一个所述图像处理部具有数据生成部，所述数据生成部通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据。
2.根据权利要求1所述的图像处理装置，其中，
所述图像是8K4K图像。
3.根据权利要求2所述的图像处理装置，其中，
在多个所述图像处理部所具有的所述数据生成部各自之间具备传输所述规定行数的所述视频数据的1系统的传输路径。
4.根据权利要求3所述的图像处理装置，其中，
所述传输路径由能够传输相当于全HD的视频数据的传输路径构成。
5.根据权利要求3所述的图像处理装置，其中，
所述传输路径将构成所述视频数据的各帧的帧编号与所述规定行数的所述视频数据一起传输。
6.根据权利要求2所述的图像处理装置，其中，
所述数据生成部在写入以SQD方式输入的1帧份的所述标准规格行数的所述视频数据之后，在读取所述视频数据时，生成能够进行光栅方式的所述编解码处理的地址。
7.根据权利要求2所述的图像处理装置，其中，
所述图像处理装置具备第一图像处理部至第四图像处理部，所述第一图像处理部至所述第四图像处理部以并行的方式对将所述图像在垂直方向上分割成4个而得的8K1K视频数据进行编解码处理，
所述第一图像处理部的所述数据生成部基于所述8K1K视频数据和从所述第二图像处理部输入的8行的视频数据，生成1088行的视频数据，
所述第二图像处理部的所述数据生成部基于从所述8K1K视频数据除去输出到所述第一图像处理部的所述8行的视频数据而得的1072行的视频数据和从所述第三图像处理部输入的16行的视频数据，生成1088行的视频数据，
所述第三图像处理部的所述数据生成部基于从所述8K1K视频数据除去输出到所述第二图像处理部的所述16行的视频数据而得的1064行的视频数据和从所述第四图像处理部输入的24行的视频数据，生成1088行的视频数据，
所述第四图像处理部的所述数据生成部生成从所述8K1K视频数据除去输出到所述第三图像处理部的所述24行的视频数据而得的1056行的视频数据。
8.根据权利要求2所述的图像处理装置，其中，
所述图像处理装置具备第一图像处理部以及第二图像处理部，所述第一图像处理部以及所述第二图像处理部以并行的方式对将所述图像在垂直方向上分割成两个而得的8K2K视频数据进行编解码处理，
所述第一图像处理部的所述数据生成部基于所述8K2K视频数据和从所述第二图像处理部输入的16行的视频数据，生成2176行的视频数据，
所述第二图像处理部的所述数据生成部生成从所述8K2K视频数据除去输出到所述第一图像处理部的所述16行的视频数据而得的2144行的视频数据。
9.一种图像处理方法，
在具备多个图像处理部的图像处理装置中，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，其中，
一个所述图像处理部具有数据生成部，所述数据生成部通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据。
10.一种图像处理装置，
具备多个图像处理部，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，
一个所述图像处理部具有数据生成部，所述数据生成部通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
11.根据权利要求10所述的图像处理装置，其中，
所述图像是8K4K图像。
12.根据权利要求11所述的图像处理装置，其中，
在多个所述图像处理部所具有的所述数据生成部各自之间具备传输所述规定行数的所述视频数据的1系统的传输路径。
13.根据权利要求12所述的图像处理装置，其中，
所述传输路径由能够传输相当于全HD的视频数据的传输路径构成。
14.根据权利要求12所述的图像处理装置，其中，
所述传输路径将构成所述视频数据的各帧的帧编号与所述规定行数的所述视频数据一起传输。
15.根据权利要求11所述的图像处理装置，其中，
所述数据生成部在写入以光栅方式进行了所述编解码处理的所述视频数据之后，在读取所述视频数据时，生成能够以SQD方式输出1帧份的所述标准规格行数的所述视频数据的地址。
16.根据权利要求11所述的图像处理装置，其中，
所述图像处理装置具备第一图像处理部至第四图像处理部，所述第一图像处理部至所述第四图像处理部以并行的方式对将所述图像在垂直方向上分割成4个而得的8K1K视频数据进行编解码处理，
所述第一图像处理部的所述数据生成部基于从进行了所述编解码处理的1088行的视频数据除去输出到所述第二图像处理部的8行的视频数据而得的1080行的视频数据，生成所述8K1K视频数据，
所述第二图像处理部的所述数据生成部基于从所述第一图像处理部输入的所述8行的视频数据和从进行了所述编解码处理的1088行的视频数据除去输出到所述第三图像处理部的16行的视频数据而得的1072行的视频数据，生成所述8K1K视频数据，
所述第三图像处理部的所述数据生成部基于从所述第二图像处理部输入的所述16行的视频数据和从进行了所述编解码处理的1088行的视频数据除去输出到所述第四图像处理部的24行的视频数据而得的1064行的视频数据，生成所述8K1K视频数据，
所述第四图像处理部的所述数据生成部基于从所述第三图像处理部输入的所述24行的视频数据和进行了所述编解码处理的1056行的视频数据，生成所述8K1K视频数据。
17.根据权利要求11所述的图像处理装置，其中，
所述图像处理装置具备第一图像处理部以及第二图像处理部，所述第一图像处理部以及所述第二图像处理部以并行的方式对将所述图像在垂直方向上分割成两个而得的8K2K视频数据进行编解码处理，
所述第一图像处理部的所述数据生成部基于从进行了所述编解码处理的2176行的视频数据中除去输出到所述第二图像处理部的16行的视频数据而得的2160行的视频数据，生成所述8K2K视频数据，
所述第二图像处理部的所述数据生成部基于从所述第一图像处理部输入的所述16行的视频数据和进行了所述编解码处理的2144行的视频数据，生成所述8K2K视频数据。
18.一种图像处理方法，
在具备多个图像处理部的图像处理装置中，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，其中，
一个所述图像处理部通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
19.一种图像处理装置，
具备多个图像处理部，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，
一个所述图像处理部具有：
第一数据生成部，通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据；以及
第二数据生成部，通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
20.根据权利要求19所述的图像处理装置，其中，
所述图像处理部还具有路径切换部，所述路径切换部将由所述第一数据生成部生成的所述编解码处理前的所述视频数据和所述编解码处理后的所述视频数据中的任一个向所述第二数据生成部输入。
21.根据权利要求20所述的图像处理装置，其中，
所述路径切换部具有用于进行切换对象的2系统的信号间的信号比较以及/或者信号统计量的计测的电路。
22.一种图像处理方法，
在具备多个图像处理部的图像处理装置中，多个所述图像处理部以并行的方式对分割规定的分辨率的图像而得的标准规格行数的视频数据进行编解码处理，其中，
一个所述图像处理部通过所述标准规格行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成能够进行所述编解码处理的行数的所述视频数据，
所述一个所述图像处理部通过能够进行所述编解码处理的行数中的规定行数的所述视频数据的、朝向其它所述图像处理部的输出、及来自其它所述图像处理部的输入、以及所述输出和所述输入两者中的任一项，生成所述标准规格行数的所述视频数据。
CN201980048405.3A 2018-07-27 2019-07-12 图像处理装置以及图像处理方法 Pending CN112470473A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018140947 2018-07-27
JP2018-140947 2018-07-27
PCT/JP2019/027642 WO2020022101A1 (ja) 2018-07-27 2019-07-12 画像処理装置および画像処理方法

Publications (1)

Publication Number Publication Date
CN112470473A true CN112470473A (zh) 2021-03-09

Family

ID=69181005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980048405.3A Pending CN112470473A (zh) 2018-07-27 2019-07-12 图像处理装置以及图像处理方法

Country Status (3)

Country Link
JP (1) JP7350744B2 (zh)
CN (1) CN112470473A (zh)
WO (1) WO2020022101A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114257838B (zh) * 2021-11-29 2024-04-16 新奥特（北京）视频技术有限公司 一种视频数据处理方法、装置、电子设备和存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226672A (ja) * 2009-03-25 2010-10-07 Nippon Hoso Kyokai <Nhk> 画像分割装置、分割画像符号化装置及びプログラム
CN102300089A (zh) * 2010-06-25 2011-12-28 索尼公司 信息处理装置和信息处理方法
US20120237132A1 (en) * 2011-03-15 2012-09-20 Fujitsu Limited Image-encoding method, image-encoding device, and computer-readable recording medium storing image-encoding program
JP2014003491A (ja) * 2012-06-19 2014-01-09 Nippon Hoso Kyokai <Nhk> 広帯域映像信号の送信装置、受信装置及びプログラム
US20160345013A1 (en) * 2014-02-10 2016-11-24 Nec Corporation Video encoding device, video encoding method, and program
WO2017051492A1 (ja) * 2015-09-24 2017-03-30 日本電気株式会社 映像符号化装置及び映像復号装置
WO2017158850A1 (ja) * 2016-03-18 2017-09-21 株式会社ソシオネクスト 画像処理装置、および画像処理方法
JP2017208674A (ja) * 2016-05-17 2017-11-24 キヤノン株式会社 映像処理装置及び映像処理方法
JP2018014750A (ja) * 2017-09-20 2018-01-25 日本電気株式会社 映像符号化装置、映像復号装置、映像システム、映像符号化方法、及び映像符号化プログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207862A (ja) * 2002-12-24 2004-07-22 Nippon Telegr & Teleph Corp <Ntt> 映像符号化装置及び映像復号化装置及びその方法並びにそのプログラム
JP5537293B2 (ja) 2009-07-03 2014-07-02 パナソニック株式会社 画像符号化装置及び画像復号化装置
JP6206280B2 (ja) * 2014-03-24 2017-10-04 富士通株式会社 動画像符号化装置及び動画像符号化器
CN105704407B (zh) 2016-01-29 2017-12-22 京东方科技集团股份有限公司 一种显示处理装置、设备及方法
CN109714598B (zh) * 2019-01-31 2021-05-14 上海国茂数字技术有限公司 视频的编码方法、解码方法、处理方法以及视频处理系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226672A (ja) * 2009-03-25 2010-10-07 Nippon Hoso Kyokai <Nhk> 画像分割装置、分割画像符号化装置及びプログラム
CN102300089A (zh) * 2010-06-25 2011-12-28 索尼公司 信息处理装置和信息处理方法
US20120237132A1 (en) * 2011-03-15 2012-09-20 Fujitsu Limited Image-encoding method, image-encoding device, and computer-readable recording medium storing image-encoding program
JP2014003491A (ja) * 2012-06-19 2014-01-09 Nippon Hoso Kyokai <Nhk> 広帯域映像信号の送信装置、受信装置及びプログラム
US20160345013A1 (en) * 2014-02-10 2016-11-24 Nec Corporation Video encoding device, video encoding method, and program
WO2017051492A1 (ja) * 2015-09-24 2017-03-30 日本電気株式会社 映像符号化装置及び映像復号装置
WO2017158850A1 (ja) * 2016-03-18 2017-09-21 株式会社ソシオネクスト 画像処理装置、および画像処理方法
JP2017208674A (ja) * 2016-05-17 2017-11-24 キヤノン株式会社 映像処理装置及び映像処理方法
JP2018014750A (ja) * 2017-09-20 2018-01-25 日本電気株式会社 映像符号化装置、映像復号装置、映像システム、映像符号化方法、及び映像符号化プログラム

Also Published As

Publication number Publication date
JP7350744B2 (ja) 2023-09-26
WO2020022101A1 (ja) 2020-01-30
JPWO2020022101A1 (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
US8774265B2 (en) Encoding apparatus, decoding apparatus, encoding method, decoding method, program of encoding method, program of decoding method, recording medium in which program of encoding method is recorded, and recording medium in which program of decoding method is recorded
JPH05207460A (ja) 画像信号の多重化伝送装置及びシステム
JP2014146924A (ja) ソース機器、シンク機器、通信システムおよび画像送信方法
US20150139614A1 (en) Input/output system for editing and playing ultra-high definition image
CN111447394A (zh) 一种视频数据的处理方法、电子设备和存储介质
US7411617B2 (en) Image processing apparatus, image processing method, recording medium, and program
CN101577806A (zh) 一种视频终端
CN111479154A (zh) 音画同步的实现设备、方法及计算机可读存储介质
US8179421B2 (en) Image synthesizing device and method and computer readable medium
US11259036B2 (en) Video decoder chipset
US20110242291A1 (en) Information processing apparatus, information processing method, reproduction apparatus, reproduction method, and program
CN112470473A (zh) 图像处理装置以及图像处理方法
US8755410B2 (en) Information processing apparatus, information processing method, and program
JP2009296410A (ja) 高解像度の映像再生装置
KR20100054586A (ko) 그래픽스 가속을 통한 고화질 영상의 스테레오스코픽 다중화 및 저비율 압축 전송 장치 및 그 방법과 그 프로그램 소스를 저장한 기록매체
JPH11239347A (ja) 画像データ符号化装置及び画像データ符号化方法
JP2013247582A (ja) 映像合成方法、映像記録方法、映像合成装置、映像記録装置、映像表示システム
JP4947198B2 (ja) 情報再生装置および情報再生方法
KR101148044B1 (ko) 초고화질 영상 서비스에서의 부가 정보 제공 시스템 및 그 방법
JP4947192B2 (ja) 情報再生装置および情報再生方法
JP2001211432A (ja) 画像復号装置、半導体装置、及び画像復号方法
JPH10155123A (ja) 圧縮復号データ表示システム
KR20160144061A (ko) 초고선명 텔레비전용 보급형 메인보드
JP2000050265A (ja) 画像伝送装置および画像符号化装置
CN117278778A (zh) 一种图像处理方法、装置、拼接控制器及图像处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination