JP2017208674A - 映像処理装置及び映像処理方法 - Google Patents
映像処理装置及び映像処理方法 Download PDFInfo
- Publication number
- JP2017208674A JP2017208674A JP2016099083A JP2016099083A JP2017208674A JP 2017208674 A JP2017208674 A JP 2017208674A JP 2016099083 A JP2016099083 A JP 2016099083A JP 2016099083 A JP2016099083 A JP 2016099083A JP 2017208674 A JP2017208674 A JP 2017208674A
- Authority
- JP
- Japan
- Prior art keywords
- video
- output
- video signal
- unit
- video signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】メモリの帯域を増大させずに、異なるフォーマットで映像信号を出力できるようにする。【解決手段】フレーム毎に分配された映像信号を入力する映像入力部と、入力された映像信号をそれぞれ記憶する複数のメモリと、複数のメモリに対する映像信号の書き込み及び読み出しを行うメモリコントローラ部と、それぞれ複数のメモリから読み出された映像信号を、入力フレームレートより高い出力フレームレートの映像信号として互いに異なるフォーマットで出力する第1の映像出力部及び第2の映像出力部とを有し、第1の映像出力部及び第2の映像出力部に応じたフォーマットに従って複数のメモリから映像信号の読み出しを行うとともに、一つのメモリから第1の映像出力部及び第2の映像出力部に対する映像信号の読み出しが時間的に重ならないように、複数のメモリからの映像信号の読み出しを制御する。【選択図】図6
Description
本発明は、映像処理装置及び映像処理方法に関する。
近年、フルハイビジョン(水平画素1920×垂直画素1080)の4倍の解像度(水平画素3840×垂直画素2160)を有する4Kと呼ばれる高解像度の映像システムが普及し始め、4K放送も開始されるようになってきた。さらに、フルハイビジョンの16倍の解像度(水平画素7680×垂直画素4320)を有する8Kと呼ばれる超高解像度の映像システムも開発が進んでいる。
業務用ビデオカメラにおいても4Kや8Kの映像を撮影して記録及び出力するシステムの要求がある。業務用ビデオカメラには、映像出力のための外部端子が多数装備されており、用途に応じて使い分けることが多い。例えば、撮像した映像そのものを外部レコーダーに記録させるための記録用映像出力端子や、OSD(On Screen Display)等の文字や記号の付加映像を重畳して画角確認やメニュー選択等の画面表示を行うためのモニタ用映像出力端子等がある。出力端子の規格も、アナログコンポジット映像端子、SDI(Serial Digital Interface)規格を用いた端子、HDMI(登録商標)(High Definition Multimedia Interface)規格を用いた端子等がある。
これら様々な規格は、映像同期タイミングをはじめとした映像フォーマットが異なっており、共通の信号として送出することができないため、それぞれ独立の出力制御が必要となる。複数の映像フォーマットに対応するための出力制御は、例えば、撮像して得られた映像信号を一旦、メモリに記憶し、出力したい映像フォーマットに合うようにタイミング等も調整して映像信号をメモリから読み出せばよい。それぞれの映像フォーマット毎に読み出し制御を行えば複数の映像フォーマットに対応可能である。映像信号が記憶されたメモリからみれば、一旦書き込まれた映像信号を複数回読み出されることと同意となる。このような一度書き込んだ映像信号を複数回読み出して何らかの処理を行うという技術が提案されている(特許文献1参照)。
メモリに映像信号を一時的に記憶し、同じフレームの映像信号を複数回読み出すことは技術的に可能である。しかし、メモリとのインターフェースにおいて転送可能な単位時間当たりのデータ量(データレート)には上限があり(帯域上限)、この上限を超えてしまうとメモリに対する書き込みや読み出しが間に合わなくなって映像が壊れてしまう。4Kや8Kといった多画素の映像信号はデータ量が多くなるため、読み出しを複数回行うことすらできないことが考えられる。このような映像信号のデータ量が多くなるシステムにおいても、メモリの帯域上限を超えないように制御して、所望の映像フォーマットで映像信号を出力できるようにしなければならない。本発明は、メモリの帯域を増大させずに、異なるフォーマットで映像信号を出力できるようにすることを目的とする。
本発明に係る映像処理装置は、それぞれが第1のフレームレートの2系統の映像信号を入力する入力手段と、前記入力手段に入力された2系統の映像信号をそれぞれ記憶する複数の記憶手段と、前記複数の記憶手段に対する前記映像信号の書き込み及び読み出しを行う制御手段と、それぞれ前記複数の記憶手段から読み出された映像信号を、前記第1のフレームレートより高い第2のフレームレートの映像信号として出力する出力手段であって、互いに異なる出力形式で前記第2のフレームレートの映像信号を出力する第1の出力手段及び第2の出力手段とを有し、前記制御手段は、前記第1の出力手段及び前記第2の出力手段に応じた出力形式に従って前記複数の記憶手段から映像信号の読み出しを行うとともに、一つの前記記憶手段から前記第1の出力手段及び前記第2の出力手段に対する映像信号の読み出しが時間的に重ならないように、前記複数の記憶手段からの映像信号の読み出しを制御することを特徴とする。
本発明によれば、記憶されている映像信号の読み出しを、出力手段に応じて時間を異ならせて行うことで、メモリの帯域を増大させずに、異なるフォーマットでの映像信号の出力が可能となる。
以下、本発明の実施形態を図面に基づいて説明する。
図1は、本発明の一実施形態における映像処理装置100の構成例を示すブロック図である。映像処理装置100は、映像の入力から出力までを行う各手段を有する。撮像部101は、ズームやフォーカスなど入力される被写体の光学像を光学的に処理するレンズや、レンズを通った光学像を電気信号に変換する撮像素子を有する。撮像素子は、例えばCCDセンサー(Charge Coupled Device)やCMOSセンサー(Complementary Metal Oxide Semiconductor)等である。また、撮像部101は、光学像を変換して得られたアナログの電気信号(映像信号)をデジタル値に変換する機能を有する。
図1は、本発明の一実施形態における映像処理装置100の構成例を示すブロック図である。映像処理装置100は、映像の入力から出力までを行う各手段を有する。撮像部101は、ズームやフォーカスなど入力される被写体の光学像を光学的に処理するレンズや、レンズを通った光学像を電気信号に変換する撮像素子を有する。撮像素子は、例えばCCDセンサー(Charge Coupled Device)やCMOSセンサー(Complementary Metal Oxide Semiconductor)等である。また、撮像部101は、光学像を変換して得られたアナログの電気信号(映像信号)をデジタル値に変換する機能を有する。
プログラマブルロジックIC102、113は、内部回路の構成を外部から設定することが可能なプログラマブルな集積回路部品である。プログラマブルロジックIC102、113は、例えばFPGA(Field Programmable Gate Array)やCPLD(Complex Programmable Logic Device)である。プログラマブルロジックICは、設計自由度が高いだけでなく、開発期間や開発コストを大幅に短縮できるという利点を持つ。
プログラマブルロジックIC102、113の内部構成例を図2に示す。図2には、映像処理装置100での処理を実現するための機能回路を実装した一例を示している。図2に示すようにプログラマブルロジックICは、映像入力部201、汎用I/O202、同期信号生成部203、メモリコントローラ部204、映像処理部205、映像出力部206、SRAM207、及び制御部208を有する。
映像入力部201は、外部から映像信号を入力するインターフェース部である。汎用I/O202は外部デバイスと相互に通信を行い、同期信号生成部203は入出力される映像信号に係る同期信号を生成する。メモリコントローラ部204は、外部に接続したメモリ素子を駆動し、メモリに対する映像信号の書き込みや読み出しを行う。映像処理部205は映像信号に対して様々な補正や調整等の処理を行い、映像出力部206は映像信号を外部に出力する。SRAM(Static Random Access Memory)207は、簡易的なデータを保存しておけるメモリである。制御部208は、プログラマブルロジックIC内の各機能部を制御する。
なお、図2に示した構成は一例であり、プログラマブルロジックICが、図示しているもの以外にも様々な機能を持った機能部を有していても良い。また、プログラマブルロジックICが有する映像入力部201、メモリコントローラ部204、映像出力部206等は単一である必要はなく、複数実装可能である。
メモリ103、111、112は、映像信号を記憶するのに十分な記憶容量を有する大容量のメモリである。メモリ103、111、112としては、例えばDDR3−SDRAM(Double Data Rate 3 − Synchronous Dynamic Random Access memory)等が用いられる。DDR3−SDRAMは高速、大容量、安価という優れた点が多くあるため、映像信号を扱う機器では一般的によく使われている。
ASIC(Application Specific Integrated Circuit)104、105、106は、高度にカスタム化された多機能ICである。ASICは、それ単体ですべての機能を完成させることを目的に設計されており、プログラマブルロジックICのような汎用性には乏しいが、回路の最適化により小型、低消費電力デバイスという点で優れている。なお、図1に示す映像処理装置100においてASICを複数、並列で用いているのは、4Kや8K等の多画素の映像信号をフレーム毎に分配して並列処理を行うことでASICへの負荷を分散させることを想定しているためである。
ASIC104、105、106の内部構成例を図3に示す。図3に示すようにASICは、映像入力部301、汎用I/O302、同期信号生成部303、メモリコントローラ部304、映像処理部305、エンコーダ・デコーダ部306、マイコン307、映像出力部308、及びOSD重畳部309を有する。
映像入力部301は、外部から映像信号を入力するインターフェース部である。汎用I/O302は外部デバイスと相互に通信を行い、同期信号生成部303は入出力される映像信号に係る同期信号を生成する。メモリコントローラ部304は外部に接続したメモリ素子を駆動し、映像処理部305は映像信号に対して様々な補正や調整等の処理を行う。エンコーダ・デコーダ部306は映像信号に係る圧縮処理や伸張処理を行い、マイコン307はCPU(Central Processing Unit)等を含み各種制御を行う。映像出力部308は映像信号を外部に出力し、OSD重畳部309は映像にOSDを重畳するための処理を行う。
図1においてはASIC106に接続されるものを図示しているが、各ASIC104、105、106には、ROM(Read Only Memory)107やRAM(Random Access Memory)108が接続されている。ROM107は不揮発性の記憶素子であり、ASICを動作させるためのプログラムや各種パラメータ等が記憶されている。ROM107から読み出されたプログラムは、揮発性のRAM108に展開されて実行される。RAM108は、メモリ103、111、112に比べて、低速、低容量のものが使用される。
また、ASIC104、105、106には操作部109や表示部110等が接続されている。操作部109は、電源スイッチやモード切り替えスイッチ等を含む、映像処理装置100とユーザーとのインターフェース部であり、例えばメカニカルなボタンやスイッチ等である。操作部109として、タッチパネルと呼ばれる抵抗膜式や静電容量式の薄膜素子等も利用可能である。表示部110は、ユーザーが視認することができる表示デバイスであり、例えばASICの映像処理部305で処理された映像や設定メニュー等を表示する。表示デバイスとしては、例えばLCD(Liquid Crystal Display)や有機EL(Organic Electroluminescence)といった小型で低消費電力のデバイスが利用される。表示部110での表示によってユーザーは映像処理装置100の動作状況を確認することができる。
映像出力インターフェース(I/F)114、115は、映像処理装置100の外部に映像信号を出力するインターフェース部である。映像処理装置100には複数の映像出力I/Fが備えられており、外部機器とケーブル等で接続することで映像信号を出力することができる。映像出力I/F114、115は、例えば外部で記録するためのレコーダーとの接続や、表示部110よりも大型の外部モニタとの接続等に利用される。様々な規格の映像インターフェースに対応可能なように複数の映像出力I/Fを有している。映像出力I/Fは、例えばSDI端子やHDMI端子やDisplayPort端子等の映像端子である。また、複数の映像出力I/Fは、4Kや8Kといった多画素の映像を分割して出力するといった方法にも利用できる。例えば4Kの映像を田の字のように4つに分割して、2K相当の映像信号を4本のインターフェースで送出するという用途にも適応できる。なお、後述の説明のため、本実施形態では映像出力I/F114がSDI端子(4本構成)であるとし、映像出力I/F115がHDMI端子であるとする。即ち、映像出力I/F114と映像出力I/F115は、互いに異なるフォーマットで映像信号やその他の情報を外部機器に出力する。
映像処理装置100は、前述した機能部以外にも電源部116や発振部117等を有している。電源部116は、外部から供給される商用電源やバッテリー等からの電力を任意の電圧に変換して分配する機能を有し、映像処理装置100内の各機能部に電力を供給する。発振部117は、例えばクリスタルと呼ばれる発振素子であり、プログラマブルロジックICやASIC等に供給されるクロック等を出力する。
次に、映像信号の流れに合わせて、本実施形態における映像処理装置の動作について説明する。以下の説明では、撮像部101で撮像できる映像の画素サイズは4K(水平画素4096×垂直画素2160)であるとし、そのフレームレートは60Hzであるとする。つまり、本実施形態における映像処理装置の撮像部101は、1秒間に4Kの映像が60枚撮像できる。また、映像信号は順次走査(Progressive)の映像信号であるとし、以後フレームレートを60pと表記する。
撮像部101での撮像により得られた1系統の60pの映像信号は、プログラマブルロジックIC102に送られる。以下、図4を参照して、プログラマブルロジックIC102内部の信号の流れを説明する。映像入力部401を介して入力された映像信号は、メモリコントローラ部403によって外部に接続されているメモリ<A>103に記憶される。その後、メモリ<A>103に記憶された映像信号をメモリコントローラ部403によって読み出すが、本実施形態では、複数ある映像出力部404、405、406に映像信号を分配するように制御を行う。各映像出力部404、405、406はASICと接続されている。本実施形態では、映像出力部<A>404はASIC<A>104と接続され、映像出力部<B>405はASIC<B>105と接続され、映像出力部<C>406はASIC<C>106と接続されているものとする。
メモリ<A>103に記憶された映像信号は、同期信号生成部408によって生成される同期信号に同期してメモリ<A>103から読み出される。このメモリ<A>103からの読み出しにおいて、どのフレームの映像信号を読み出すかは、ASIC等から汎用I/O402によって受信した指示信号を基に、制御部407が制御する。この制御部407による制御に従って、図5に示すように、メモリコントローラ部403によってメモリ<A>103から読み出された映像信号がフレーム毎に映像出力部404、405、406に分配される。なお、図4において、映像出力部<B>405と映像出力部<C>406は同じ映像信号が供給されるようになっているが、これは後続のASICの役割によるものであり詳細は後述する。
図5は、プログラマブルロジックIC102における映像信号のフレームの分配の例を示す図である。撮像部101の同期信号は60pの周期(周波数60Hz)で駆動されており、その同期信号に合わせて映像信号が撮像部101からプログラマブルロジックIC102へ送信されてくる。そして、この60pの映像信号がメモリ<A>103に記憶される。
一方、プログラマブルロジックIC102の映像出力部404〜406の同期信号は同期信号生成部408によって30pの周期(周波数30Hz)で駆動されており、メモリ<A>103に記憶された映像信号は30pの映像信号として読み出されている。このように周波数的には60Hzから30Hzへ半分となるが、メモリ<A>103に記憶された映像信号の読み出しを2系統とすることで、合わせて60pの映像信号を後段へ送出することができる。なお、入力された映像信号は一旦メモリ<A>103に記憶してから読み出すため、撮像部101の映像信号に対して映像出力部404〜406の映像信号は時間的な遅延を持たせて読み出す必要がある。
このように、フレーム毎に分配された2系統の映像信号は、プログラマブルロジックIC102からASIC104〜106に送られる。図5に示したように、ASIC<A>104とASIC<B>105には30pの映像信号が送られることになり、ASIC<A>104とASIC<B>105は映像処理を並列で行うことが可能となる。なお、ASIC<C>106にはASIC<B>105と同じ映像信号が送られるが、ASIC<C>106に送られた映像信号は例えば表示部110等でユーザーが状況を視認するために使われる。
ASIC<A>104及びASIC<B>105に送られた30pの映像信号は、ASIC<A>104やASIC<B>105で映像補正や調整等の処理が施された後、それぞれのASICからプログラマブルロジックIC113に送出される。以下、図6を参照して、プログラマブルロジックIC113内部の信号の流れを説明する。ASIC104、105から送られてくる30pの映像信号は、映像入力部601、602から入力され、プログラマブルロジックIC113に実装された2系統のメモリコントローラ部605、606によって外部のメモリ111、112に記憶される。
具体的にはASIC<A>104からの映像信号は、映像入力部<A>601を介してメモリコントローラ部<A>605によってメモリ<B>111に書き込まれる。また、ASIC<B>105からの映像信号は、映像入力部<B>602を介してメモリコントローラ部<B>606によってメモリ<C>112に書き込まれる。この後、これらメモリ111、112から再び映像信号を読み出す。メモリ111、112からの映像信号の読み出しは、プログラマブルロジックIC102と同様に、同期信号生成部611によって生成される同期信号に同期して制御部604がメモリコントローラ部605、606を制御して行われる。メモリ111、112から読み出された映像信号は、映像出力部609、610に送出され、それぞれ接続されている映像出力I/F114、115を介して映像処理装置の外部に出力される。
ここで、前述したようにASIC104、105から送出される30pの映像信号は、もとは60pの映像信号がフレーム毎に各ASIC104、105に分配されて処理されたものであり、それらがメモリ111、112に一時的に記憶されている。すなわち、メモリ111、112の1つあたりに記憶されている映像信号は30pずつの映像信号である。そのため、映像出力I/F114や115から2倍のフレームレートである60pの映像信号を出力するには、フレーム毎に分配された2系統の映像信号を結合し直して映像出力部609や610に送る必要がある。そこで、本実施形態では制御部604が、ASICから汎用I/O603を通して入力される指示信号に従って、メモリコントローラ部605、606及び映像切替部607、608を制御することで、分配されたフレームを結合して60pの映像信号を得る。
具体的には、映像出力部<A>609に着目すると、メモリコントローラ部<A>605がメモリ<B>111から1フレーム分の映像信号を読み出した後、次はメモリコントローラ部<B>606がメモリ<C>112から1フレーム分の映像信号を読み出す。そして、またメモリコントローラ部<A>605がメモリ<B>111から1フレーム分の映像信号を読み出す。このようにしてメモリ111、112からの映像信号の交互読み出しを行い、この交互読み出しに合わせて映像切替部607が、映像出力部609に対して出力する映像信号を選択的に切り替える。
映像出力I/F114と映像出力I/F115とが全く同じ出力形式(フォーマット)の映像信号を出力するのであれば、前述した交互読み出しにより読み出された映像信号を共通で送出すれば良い。しかし、映像出力I/F114と映像出力I/F115とで異なる形式の映像信号を出力する場合、共通化できないので、1つのメモリコントローラ部に対してそれぞれの出力形式に応じた2種類の独立した読み出し制御を行う必要がある。
1つのメモリコントローラ部に対して2種類の独立した読み出し制御を行う例を図7(A)、(B)を参照して説明する。4Kの映像信号を映像出力I/Fに送出するには様々な手法があるが、ここではRaster方式とSquare Division方式を例に説明する。図7(A)はRaster方式の例を示しており、4Kの映像信号を1ラインずつ上から順に読み出している。この読み出し手法は、HDMI等のインターフェースでは標準の方式である。多画素化に伴って転送データ量が増えるが、1画面の映像信号を画面の上から順番に読み出すという単純な順序であるため、様々な映像インターフェースの基本となる方式である。
これに対し、図7(B)はSquare Division方式の例を示したものである。これは4Kの映像信号を図7(B)に示すように4つの領域に分割して4つの伝送路で送る方式であり、SDI等のインターフェースで多画素化に対応するために策定された方式である。1つの領域あたりでみると2K(水平画素2048×垂直画素1080)相当の画素サイズになるため、伝送するデータ量を小さくでき、伝送路1本あたりのデータ転送量の上限が低くてもそのまま伝送できるといったメリットがある。他方で、伝送路の本数が増えることや、Raster方式と異なり4つの映像信号を同時に送信する必要があるため、水平方向のちょうど中央から読み出しを開始したり、垂直方向のちょうど中央から読み出しを開始したりという独立した制御が必要となる。そのため、メモリからの映像信号の読み出し方をRaster方式とは共通化することはできない。
図6においては、映像出力部<A>609はSquare Division方式での映像信号を出力し、映像出力部<B>610はRaster方式での映像信号を出力する例を示している。このような異なるフォーマットでの映像出力を行う場合、メモリコントローラ部605、606は、Raster方式に応じた映像信号の読み出しと、Square Division方式に応じた映像信号の読み出しとをふたつ同時に行わなければならない。これはメモリコントローラ部やメモリが処理しなければならないデータ量が増えることを意味する。メモリコントローラ部やメモリが十分な転送帯域を有していればよいが、帯域上限を超えてしまう場合、映像出力I/F114や115に出力すべき映像信号の読み出しが間に合わず、映像が壊れてしまう。そこで、本実施形態では、このような場合でも図8に一例を示すように読み出しタイミングを制御することで映像信号の読み出しに係る転送帯域を平滑化し異なるフォーマットで映像信号を出力できるようにする。
図8は、映像信号のタイミング位相と実際に出力している映像信号のフレーム番号の関係を示す図である。まず、プログラマブルロジックIC113において、映像入力部<A>601と映像入力部<B>602にフレーム毎に分配された、それぞれ30pの映像信号が入力されている。説明の便宜上、映像入力部<A>601に入力される映像信号を偶数番目のフレーム(0、2、4、6、・・・)とし、映像入力部<B>602に入力される映像信号を奇数番目のフレーム(1、3、5、7、・・・)として区別する。これら映像信号が一旦、メモリ111、112にそれぞれ記憶され、映像出力部609、610に向けて読み出される。
メモリ111、112からの映像信号の読み出しタイミングは、同期信号生成部611によって生成される同期信号に同期させる。この例では60pの周期(周波数60Hz)の同期信号となっており、入力される映像信号の同期信号よりも早い周波数となる。また、メモリ111、112から読み出す映像信号のフレーム番号は、制御部604によって制御される。
ここで、映像出力部<A>609に着目すると、まず、フレーム番号「0」の映像信号を出力するために、メモリコントローラ部<A>605は、メモリ<B>111から映像信号を読み出す。次に、次のフレームでフレーム番号「1」の映像信号を出力するために、メモリコントローラ部<B>606は、メモリ<C>112から映像信号を読み出す。続けて、次のフレームでフレーム番号「2」の映像信号を出力するために、メモリコントローラ部<A>605は、メモリ<B>111から映像信号を読み出す。
このようにアクセスするメモリをフレーム毎に切り替えることで、60pのSquare Division方式での映像信号を取り出すことができる。なお、制御部604が、アクセスするメモリに応じて映像切替部607を制御して接続されるメモリ(映像信号が読み出されるメモリ)が切り替わるので、必要な映像信号を映像出力部<A>609から出力できる。図8に示した例では、映像切替部607は、入力される制御信号をハイレベルにすると、メモリコントローラ部<A>605によって読み出された映像信号を選択して出力する。また、映像切替部607は、入力される制御信号をローレベルにすると、メモリコントローラ部<B>606によって読み出された映像信号を選択して出力する。
次に、映像出力部<B>610に着目する。本実施形態では、制御部604は、映像出力部<A>609に接続されるメモリと、映像出力部<B>610に接続されるメモリとが、ちょうど排他状態になるように制御する。すなわち、制御部604は、映像出力部<A>609に接続されるメモリと、映像出力部<B>610に接続されるメモリとが排他的に切り替えられるように制御する。例えば、点線枠で示したようにメモリコントローラ部<A>605側がフレーム番号「3」の映像信号をSquare Division方式で読み出す時、メモリコントローラ部<B>606側はフレーム番号「2」の映像信号をRaster方式で読み出す。
このように制御することで、映像出力部<A>609及び映像出力部<B>610に出力する映像信号を読み出すためにアクセスすべきメモリは必ず排他関係となる。つまり、ひとつのメモリに対し、映像出力部<A>609に対する映像信号の読み出しと映像出力部<B>610に対する映像信号の読み出しが重なることがない。そのため、Raster方式とSquare Division方式といった異なる読み出し方式を共存させながら映像出力I/Fに映像信号を出力することが可能となる。図からもわかるように、30pの周期の中に60pの周期は2つ入る。本実施形態では、この周期の差を利用して、映像信号が記憶されたメモリからの映像信号の読み出しタイミングを制御し、メモリの稼働率を平滑化している。なお、入力された映像信号は一旦、メモリ111、112に記憶してから読み出すため、映像入力部501、502の映像信号に対して映像出力部509、510の映像信号は時間的な遅延を持たせて読み出す必要がある。
以上のように、フレーム毎に分配された映像信号を複数のメモリに記憶し、映像出力I/F毎にタイミングをずらしメモリから映像信号を読み出すよう制御する。これにより、メモリ帯域を平滑化し、メモリ帯域を増大させずに複数のフォーマットの映像出力が可能となる。
(本発明の他の実施形態)
本発明は、前述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は、前述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
100:映像処理装置 101:撮像部 102、113:プログラマブルロジックIC 103、111、112:メモリ 104、105、106:ASIC 114、115:映像出力インターフェース 601、602:映像入力部 604:制御部 605、606:メモリコントローラ部 607、608:映像切替部 609、610:映像出力部 611:同期信号生成部
Claims (8)
- それぞれが第1のフレームレートの2系統の映像信号を入力する入力手段と、
前記入力手段に入力された2系統の映像信号をそれぞれ記憶する複数の記憶手段と、
前記複数の記憶手段に対する前記映像信号の書き込み及び読み出しを行う制御手段と、
それぞれ前記複数の記憶手段から読み出された映像信号を、前記第1のフレームレートより高い第2のフレームレートの映像信号として出力する出力手段であって、互いに異なる出力形式で前記第2のフレームレートの映像信号を出力する第1の出力手段及び第2の出力手段とを有し、
前記制御手段は、前記第1の出力手段及び前記第2の出力手段に応じた出力形式に従って前記複数の記憶手段から映像信号の読み出しを行うとともに、一つの前記記憶手段から前記第1の出力手段及び前記第2の出力手段に対する映像信号の読み出しが時間的に重ならないように、前記複数の記憶手段からの映像信号の読み出しを制御することを特徴とする映像処理装置。 - 前記出力手段は、前記映像信号が読み出された前記記憶手段に応じて、映像信号を出力する映像出力端子を切り替えることを特徴とする請求項1記載の映像処理装置。
- 前記2系統の第1のフレームレートの映像信号に対して並列して映像処理を行い前記入力手段に出力する複数の処理手段を有することを特徴とする請求項1又は2記載の映像処理装置。
- 前記制御手段は、前記複数の記憶手段のうちの第1の記憶手段から前記第1の出力手段に応じた第1の形式に従って前記第1の出力手段に対して映像信号を読み出しながら、前記複数の記憶手段のうちの第2の記憶手段から前記第2の出力手段に応じた第2の形式に従って前記第2の出力手段に対して映像信号を読み出し、前記第1の記憶手段から前記第2の形式に従って前記第2の出力手段に対して映像信号を読み出しながら、前記第2の記憶手段から前記第1の形式に従って前記第1の出力手段に対して映像信号を読み出すことを特徴とする請求項1〜3の何れか1項に記載の映像処理装置。
- 1系統の映像信号における偶数番目のフレームが前記2系統の映像信号の一方に含まれ、前記1系統の映像信号における奇数番目のフレームが前記2系統の映像信号の他方に含まれるように分配され、
前記一方の映像信号が前記複数の記憶手段のうちの第1の記憶手段に記憶され、前記他方の映像信号が前記複数の記憶手段のうちの第2の記憶手段に記憶されることを特徴とする請求項1記載の映像処理装置。 - 前記制御手段は、前記第1の記憶手段に記憶された同じフレームを、前記第1の出力手段に応じた第1の形式に従って前記第1の出力手段に対して出力した後に前記第2の出力手段に応じた第2の形式に従って前記第2の出力手段に対して出力し、前記第2の記憶手段に記憶された同じフレームを、前記第1の出力手段に応じた第1の形式に従って前記第1の出力手段に対して出力した後に前記第2の出力手段に応じた第2の形式に従って前記第2の出力手段に対して出力することを特徴とする請求項5記載の映像処理装置。
- 前記第2のフレームレートは、前記第1のフレームレートの2倍のフレームレートであることを特徴とする請求項1〜6の何れか1項に記載の映像処理装置。
- それぞれが第1のフレームレートの2系統の映像信号を入力する入力工程と、
前記入力工程にて入力された2系統の映像信号をそれぞれ記憶する複数の記憶手段に対する前記映像信号の書き込み及び読み出しを行う制御工程と、
それぞれ前記複数の記憶手段から読み出された映像信号を、前記第1のフレームレートより高い第2のフレームレートの映像信号として出力する出力工程であって、互いに異なる出力形式で前記第2のフレームレートの映像信号を第1の出力手段及び第2の出力手段が出力する出力工程とを有し、
前記制御工程では、前記第1の出力手段及び前記第2の出力手段に応じた出力形式に従って前記複数の記憶手段から映像信号の読み出しを行うとともに、一つの前記記憶手段から前記第1の出力手段及び前記第2の出力手段に対する映像信号の読み出しが時間的に重ならないように、前記複数の記憶手段からの映像信号の読み出しを制御することを特徴とする映像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016099083A JP2017208674A (ja) | 2016-05-17 | 2016-05-17 | 映像処理装置及び映像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016099083A JP2017208674A (ja) | 2016-05-17 | 2016-05-17 | 映像処理装置及び映像処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017208674A true JP2017208674A (ja) | 2017-11-24 |
Family
ID=60417402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016099083A Pending JP2017208674A (ja) | 2016-05-17 | 2016-05-17 | 映像処理装置及び映像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017208674A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112470473A (zh) * | 2018-07-27 | 2021-03-09 | 索尼半导体解决方案公司 | 图像处理装置以及图像处理方法 |
-
2016
- 2016-05-17 JP JP2016099083A patent/JP2017208674A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112470473A (zh) * | 2018-07-27 | 2021-03-09 | 索尼半导体解决方案公司 | 图像处理装置以及图像处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9569160B2 (en) | Display processing device and imaging apparatus | |
US9658815B2 (en) | Display processing device and imaging apparatus | |
JP6305169B2 (ja) | 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体 | |
JP4788381B2 (ja) | 映像出力装置およびこれを備えるデジタルカメラ | |
CN102625086B (zh) | 一种用于高清数字矩阵的ddr2存储方法和系统 | |
US9609215B2 (en) | Moving-image recording/reproduction apparatus | |
JP2014096746A (ja) | 画像処理装置及び画像処理方法 | |
US8908060B2 (en) | Imaging apparatus generating evaluation values at a high frame rate and having a live view function of displaying a video smoothly at a low frame rate | |
US10771681B2 (en) | Imaging pickup apparatus of which display start timing and display quality are selectable, method of controlling the same | |
US8970766B2 (en) | Imaging device | |
JP2017208674A (ja) | 映像処理装置及び映像処理方法 | |
JP2007135102A (ja) | 撮像装置 | |
JP6274901B2 (ja) | 撮像装置及びその制御方法 | |
JP5972016B2 (ja) | 撮像装置 | |
US9729786B2 (en) | Image processing apparatus and image capture apparatus using a plurality of integrated circuits for image processing | |
JP6489802B2 (ja) | 撮像装置およびその制御方法、プログラム、並びに記憶媒体 | |
JP6351382B2 (ja) | 映像処理装置、その制御方法、およびプログラム | |
JP6021556B2 (ja) | 画像処理装置 | |
JP6659195B2 (ja) | 撮像装置およびその制御方法、プログラム | |
JP2017022546A (ja) | 通信装置 | |
JP2006005596A (ja) | 半導体集積回路装置及び撮像装置 | |
JP2018201104A (ja) | 制御システム | |
JP2005123810A (ja) | 画像処理装置及び画像処理方法 | |
JP2013219623A (ja) | 撮像装置 |