CN112468146A - 一种用于逐次逼近寄存器型模数转换器的校调方法及设备 - Google Patents

Abstract

本申请通过一种用于逐次逼近寄存器型模数转换器的校调方法及设备，所述模数转换器包括采样/保持电路，由电容阵列组成的N位数模转换器，比较器，N位SAR，逻辑电路，所述电容阵列包括与SAR对应的N个电容，N为正整数，且从MSB至LSB，对应的相邻电容之间的权重的比值大于或等于1.3，小于2。从电容阵列中随机选定第一电容阵列并采样，通过SAR运算获取第二电容阵列；根据所述第一电容阵列与所述第二电容阵列的输出比较结果调整所述电容阵列中相关电容的权重值；重复上述步骤，直至权重值的调整量符合预设阈值，和/或调整次数达到预设次数，以完成对所述模数转换器的校调。通过所述校调方法，可准确获得电容阵列的每个电容的权重值，从而可显著提高所述模数转换器的线性精度。

Description

一种用于逐次逼近寄存器型模数转换器的校调方法及设备

技术领域

本申请涉及模数转换器芯片设计技术领域，尤其涉及一种用于逐次逼近寄存器型模数转换器的校调技术。

背景技术

随着信息技术的发展，各种模拟信号都需要转换成数字信号才能被电子设备处理。各种电子设备通常都使用特定采样率、精度、功耗和尺寸的ADC(Analog-to-DigitalConverter，模数转换器)，ADC把各种模拟信号经过采样、量化转换为与之对应的数字编码信号，以便于后续处理。

现有ADC包括积分型、Pipeline(流水线)型、Delta-Sigma调制型、SAR(SuccessiveApproximation Register，逐次逼近寄存器)型等。各类型的ADC在电路结构、算法原理、性能、功耗以及硬件成本等方面都有显著的差异。不同应用也往往会基于设计目标及成本控制等因素，选择与之相适应的ADC结构。而SAR型ADC作为一种具有中高速度、中高精度、低功耗且结构简单的常见模数转换器，正得到越来越多应用的青睐。

SAR型ADC一般主要由DAC(Digital-to-Analog Converter，数模转换器)，逐次逼近控制逻辑和比较器等组成。根据其中数模转换器中采用的元器件类型的不同，可将其分为电容型SAR型ADC、电阻型SAR型ADC、电容电阻混合型SAR型ADC和电流型SAR型ADC等类型。其中，由于功耗较低，电容型SAR型ADC是最常见的结构。

由于电路中元器件的失配、电路版图布局的合理性，以及生产制造工艺的一致性等原因，不可避免地都会影响到SAR型ADC的线性精度。现有市场上性能处于领先的SAR型ADC产品，基于现有的校调方法，其校准的线性精度能达到96～98dB，但很难达到100dB以上，而且基于其尺寸及算法的限制，很难再提高。

发明内容

本申请的目的是提供一种用于逐次逼近寄存器型模数转换器的校调方法及设备，用以解决现有的SAR型ADC的线性精度很难再提高的技术问题。

根据本申请的一个方面，提供了一种用于逐次逼近寄存器型模数转换器的校调方法，所述逐次逼近寄存器型模数转换器包括采样/保持电路，由电容阵列组成的N位数模转换器，比较器，N位逐次逼近寄存器，逻辑电路，所述电容阵列包括与所述逐次逼近寄存器对应的N个电容，N为正整数，且从最高有效位至最低有效位，对应的相邻电容之间的权重初值的比值大于或等于1.3，小于2；其中，所述方法包括：

步骤1，从所述电容阵列的N个电容中确定一组电容为第一电容阵列，其中，所述第一电容阵列包括的电容和电容数量是随机确定的；

步骤2，基于所述第一电容阵列对第一预设信号进行采样，并基于所述电容阵列中除所述第一电容阵列之外的电容对第二预设信号进行采样，其中，所述第一预设信号小于或者大于第二预设信号；

步骤3，基于所述第一电容阵列对第一预设信号的采样及所述电容阵列中除所述第一电容阵列之外的电容对第二预设信号的采样，进行逐次逼近运算，以确定所述逐次逼近寄存器的输出值；

步骤4，基于所述逐次逼近寄存器的输出值，从所述电容阵列中确定第二电容阵列；

步骤5，参照所述第一预设信号与所述第二预设信号之间的大小关系，并基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果调整所述电容阵列中相关电容的权重值；

步骤6，重复上述步骤，直至权重值的调整量符合预设阈值，和/或调整次数达到预设次数，以完成对所述逐次逼近寄存器型模数转换器的校调。

可选地，其中，所述步骤4包括：

基于所述逐次逼近寄存器的输出值，从所述电容阵列中选择出与所述逐次逼近寄存器的输出值符合预设阈值的有效位所对应的电容；

将所有选择出的所述电容组合，确定为第二电容阵列。

可选地，所述从所述电容阵列中选择出与所述逐次逼近寄存器的输出值符合预设阈值的有效位所对应的电容包括以下任一项：

从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为1的有效位所对应的电容；

从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为0的有效位所对应的电容。

可选地，其中，当组成所述第二电容阵列的电容包括从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为1的有效位所对应的电容时，所述步骤5包括：

若所述第一预设信号大于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

若所述第一预设信号小于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果：

若所述第一电容阵列的输出大于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

若所述第一电容阵列的输出小于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值。

可选地，其中，所述调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容包括以下任一项：

减小所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

加大所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

减小所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值，同时加大所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值。

可选地，其中，当组成所述第二电容阵列的电容包括从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为0的有效位所对应的电容时，所述步骤5包括：

若所述第一预设信号大于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果：

若所述第一电容阵列的输出大于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

若所述第一电容阵列的输出小于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

若所述第一预设信号小于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值。

可选地，其中，所述调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容包括以下任一项：

加大所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

减小所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

加大所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值，同时减小所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值。

可选地，其中，所述电容阵列中相关电容的权重值的调整包括：

按预设规则来调整所述电容阵列中相关电容的权重值，其中，所述预设规则包括：

每次各个电容权重值的调整量或者调整比例是相同的，以及随着校调次数的增加，逐步减小相关电容权重值的调整量或者调整比例。

可选地，其中，所述步骤5包括：

对所述比较器的输出进行滤波，参照所述第一预设信号与所述第二预设信号之间的大小关系，并基于滤波后的所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果调整所述电容阵列中相关电容的权重值。

可选地，其中，所述对所述比较器的输出进行滤波包括以下任一项：

对所述比较器的输出进行计数滤波；

对所述比较器的输出进行累加平均；

对所述比较器的输出进行模拟滤波；

对所述比较器的输出进行数字滤波。

可选地，其中，所述电容阵列还包括一个或多个桥接电容。

可选地，其中，所述模数转换器包括以下任一项：

单端模数转换器；

差分模数转换器。

可选地，所述模数转换器还包括随机数发生器，其中，所述随机数发生器包括以下任一项：

伪随机数发生器；

真随机数发生器。

与现有技术相比，本申请通过一种用于逐次逼近寄存器型模数转换器的校调方法及设备，所述逐次逼近寄存器型模数转换器包括采样/保持电路，由电容阵列组成的N位数模转换器，比较器，N位逐次逼近寄存器，逻辑电路，所述电容阵列包括与所述逐次逼近寄存器对应的N个电容，N为正整数，且从最高有效位至最低有效位，对应的相邻电容之间的权重初值的比值大于或等于1.3，小于2；首先从所述电容阵列中确定第一电容阵列；接着基于所述第一电容阵列对第一预设信号进行采样，并基于所述电容阵列中除所述第一电容阵列之外的电容对第二预设信号进行采样，进行SAR运算，确定所述逐次逼近寄存器的输出值；然后基于所述逐次逼近寄存器的输出值，从所述电容阵列中确定第二电容阵列；再接着参照所述第一预设信号与所述第二预设信号之间的大小关系，并基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果调整所述电容阵列中相关电容的权重值；重复上述步骤，直至权重值的调整量符合预设阈值，和/或调整次数达到预设次数，以完成对所述逐次逼近寄存器型模数转换器的校调。通过所述校调方法，可准确获得所述电容阵列的每个电容的权重值，从而可显著提高所述逐次逼近寄存器型模数转换器的线性精度。采用本申请的校调方法，理论上可将所述逐次逼近寄存器型模数转换器的线性精度提高到110～120dB。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1示出根据本申请一个方面的一种逐次逼近寄存器型模数转换器的基本结构框图；

图2示出根据本申请一个实施例的一种逐次逼近寄存器型模数转换器的单端数模转换器示意图；

图3示出根据本申请另一个实施例的一种逐次逼近寄存器型模数转换器的单端数模转换器示意图；

图4示出根据本申请又一个实施例的一种逐次逼近寄存器型模数转换器的差分数模转换器示意图；

图5示出根据本申请另一个方面的一种逐次逼近寄存器型模数转换器的基本结构框图；

图6示出根据本申请又一个方面的一种逐次逼近寄存器型模数转换器校调方法流程图；

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

为更进一步阐述本申请所采取的技术手段及取得的效果，下面结合附图及可选实施例，对本申请的技术方案，进行清楚和完整的描述。

图1示出本申请一个方面的一种逐次逼近寄存器型模数转换器的基本结构框图，所述逐次逼近寄存器型模数转换器包括：采样/保持电路110，由电容阵列组成的数模转换器120，比较器130，N位逐次逼近寄存器140，逻辑电路150，其特征在于，所述电容阵列包括与所述逐次逼近寄存器140对应的N个电容，N为正整数，且从最高有效位至最低有效位，对应的相邻电容之间的权重初值的比值大于或等于1.3，小于2。

可选地，其中，所述电容阵列还包括一个或多个桥接电容。

可选地，所述数模转换器包括以下任一项：

单端数模转换器；

差分数模转换器。

例如，一种10位单端逐次逼近寄存器型模数转换器，其中包含的数模转换器由C0～C9共10个电容，以及桥接电容Cb组成，如图2所示。其中，C0对应逐次逼近寄存器的MSB(Most Significant Bit，最高有效位)，C9对应逐次逼近寄存器的LSB(Least SignificantBit，最低有效位)。

另一种10位单端逐次逼近寄存器型模数转换器，其中包含的数模转换器由C0～C9共10个电容，以及桥接电容Cb1和Cb2组成，如图3所示。其中，C0对应逐次逼近寄存器的MSB，C9对应逐次逼近寄存器的LSB。

又一种10位差分逐次逼近寄存器型模数转换器，其中包含的数模转换器由两组电容C0～C9及C’0～C’9共20个电容组成，如图4所示。其中，C0及C’0对应逐次逼近寄存器的MSB，C9及C’9对应逐次逼近寄存器的LSB。

可选地，所述逐次逼近寄存器型模数转换器还包括随机数发生器。

一种逐次逼近寄存器型模数转换器，在如图1所示的一种逐次逼近寄存器型模数转换器基础上，还包含随机数发生器160，其基本结构如图5所示。

可选地，其中，所述随机数发生器包括以下任一项：

伪随机数发生器；

真随机数发生器。

图6示出根据本申请一个方面的一种用于逐次逼近寄存器型模数转换器的校调方法流程图，所述逐次逼近寄存器型模数转换器包括采样/保持电路，由电容阵列组成的N位数模转换器，比较器，N位逐次逼近寄存器，逻辑电路，所述电容阵列包括与所述逐次逼近寄存器对应的N个电容，N为正整数，且从最高有效位至最低有效位，对应的相邻电容之间的权重初值的比值大于或等于1.3，小于2，其结构如图1所示，其中，所述方法包括：

S61从所述电容阵列的N个电容中确定一组电容为第一电容阵列，其中，所述第一电容阵列包括的电容和电容数量是随机确定的；

S62基于所述第一电容阵列对第一预设信号进行采样，并基于所述电容阵列中除所述第一电容阵列之外的电容对第二预设信号进行采样，其中，所述第一预设信号小于或者大于第二预设信号；

S63基于所述第一电容阵列对第一预设信号的采样及所述电容阵列中除所述第一电容阵列之外的电容对第二预设信号的采样，进行逐次逼近运算，确定所述逐次逼近寄存器的输出值；

S64基于所述逐次逼近寄存器的输出值，从所述电容阵列中确定第二电容阵列；

S65参照所述第一预设信号与所述第二预设信号之间的大小关系，并基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果调整所述电容阵列中相关电容的权重值；

S66重复上述步骤，直至权重值的调整量符合预设阈值，和/或调整次数达到预设次数，以完成对所述逐次逼近寄存器型模数转换器的校调。

其中，当N为10时，所述由电容阵列组成的N位数模转换器的结构如图2所示。以下是对一种数模转换器结构如图2所示的10位单端逐次逼近寄存器型模数转换器的校调方法的实施例说明。所述实施例中的数模转换器结构还可以是如图3一种10位单端逐次逼近寄存器型模数转换器，也可以是如图4所示一种10位差分逐次逼近寄存器型模数转换器，或者是其它结构的逐次逼近寄存器型模数转换器。在此，不对数模转换器的具体结构做限定，任何结构的数模转换器如适用本申请，都应包含在本申请的保护范围内。

本申请的所有实施例中，数模转换器电容阵列各电容从最高有效位至最低有效位对应的相邻电容之间的权重初值的比值可被设定为1.8。

在该实施例的所述步骤S61中，从所述逐次逼近寄存器型模数转换器的数模转换器电容阵列中随机确定一组电容为第一电容阵列，比如，随机选择C0、C4、C7组成第一电容阵列。还可以通过随机数发生器产生一组与数模转换器的电容阵列对应的随机码，如1000100100，根据得到的随机码，选择C0、C4、C7组成第一电容阵列。其中，所述随机数发生器可以是伪随机数发生器，也可以是真随机数发生器，在此不做限定，任何可产生所述数模转换器的电容阵列可以使用的随机数发生器如适用本申请，都应包含在本申请的保护范围内。

在该实施例的所述步骤S62中，基于步骤S61确定的第一电容阵列，对第一预设信号V1进行采样，并基于电容阵列中除所述第一电容阵列之外的电容对第二预设信号V2进行采样。其中，所述第一预设信号V1及第二预设信号V2通常选择固定值的稳定电压信号，并且，第一预设信号V1小于或者大于第二预设信号V2，两者的取值不相等。根据预设的采样周期，在采样周期开始时导通与第一电容阵列C0、C4、C7连接的开关S2，导通与电容阵列中除所述第一电容阵列之外的电容C1、C2、C3、C5、C6、C8、C9连接的开关S3，同时导通开关Ss；在采样周期结束时关断开关Ss，关断与第一电容阵列C0、C4、C7连接的开关S2，关断与电容阵列中除所述第一电容阵列之外的电容C1、C2、C3、C5、C6、C8、C9连接的开关S3，以完成基于第一电容阵列C0、C4、C7对第一预设信号V1的采样，以及基于电容阵列中除所述第一电容阵列之外的电容C1、C2、C3、C5、C6、C8、C9对第二预设信号V2的采样。

在该实施例的所述步骤S63中，基于第一电容阵列C0、C4、C7对第一预设信号V1的采样及电容阵列中除所述第一电容阵列之外的电容C1、C2、C3、C5、C6、C8、C9对第二预设信号V2的采样，进行逐次逼近运算，以获得所述逐次逼近寄存器每一位的输出值，然后基于所述逐次逼近寄存器每一位的输出值，确定所述逐次逼近寄存器的输出值。

在步骤S62中完成采样后，如果所述第一预设信号V1大于所述第二预设信号V2，首先将与逐次逼近寄存器的MSB对应的电容C0连接的开关S2导通，接入第一预设信号V1，与数模转换器电容阵列MSB以下位的电容连接的开关S3导通，连接到第二预设信号V2，以进行逐次逼近寄存器的MSB位运算，检查此时比较器的输出，如果比较器输出为高电平(1)，则保留逐次逼近寄存器的MSB位为1，否则将逐次逼近寄存器的MSB位设置为0；接着进行逐次逼近寄存器的MSB-1位的运算，将与逐次逼近寄存器的MSB-1对应的电容C1连接的开关S2导通，接入第一预设信号V1，与数模转换器电容阵列MSB-1以下位的电容连接的开关S3导通，连接到第二预设信号V2，如果MSB位寄存器为1，则MSB位的开关S2导通，接入第一预设信号V1，反之MSB位寄存器为0，则MSB位的开关S3导通，连接到第二预设信号V2，以进行逐次逼近寄存器的MSB-1位的运算，检查此时比较器的输出，如果比较器输出为高电平(1)，则保留逐次逼近寄存器的MSB-1位为1，否则将逐次逼近寄存器的MSB-1位设置为0；顺序依次从MSB至LSB对逐次逼近寄存器的各位作逐次逼近运算，以获得逐次逼近寄存器每一位的输出值；

如果所述第一预设信号V1小于所述第二预设信号V2，首先将与逐次逼近寄存器的MSB对应的电容C0连接的开关S3导通，接入第二预设信号V2，与数模转换器MSB以下位的电容阵列其余电容连接的开关S2导通，连接到第一预设信号V1，以进行逐次逼近寄存器的MSB位运算，检查此时比较器的输出，如果比较器输出为高电平(1)，则保留逐次逼近寄存器的MSB位为1，否则将逐次逼近寄存器的MSB位设置为0；接着进行逐次逼近寄存器的MSB-1位的运算，将与逐次逼近寄存器的MSB-1对应的电容C1连接的开关S3导通，接入第二预设信号V2，与数模转换器电容阵列MSB-1以下位的电容连接的开关S2导通，连接到第一预设信号V1，如果MSB位寄存器为1，则MSB位的开关S3导通，接入第二预设信号V2，反之MSB位寄存器为0，则MSB位的开关S2导通，连接到第一预设信号V1，以进行逐次逼近寄存器的MSB-1位的运算，检查此时比较器的输出，如果比较器输出为高电平(1)，则保留逐次逼近寄存器的MSB-1位为1，否则将逐次逼近寄存器的MSB-1位设置为0；顺序依次从MSB至LSB对逐次逼近寄存器的各位作逐次逼近运算，以获得逐次逼近寄存器每一位的输出值。

基于上述所述逐次逼近寄存器每一位的输出值，确定所述逐次逼近寄存器的输出值。

在该实施例的所述步骤S64中，基于所述逐次逼近寄存器的输出值，从所述电容阵列中确定第二电容阵列。

可选地，其中，所述步骤S64包括：

基于所述逐次逼近寄存器的输出值，从所述电容阵列中选择出与所述逐次逼近寄存器的输出值符合预设阈值的有效位所对应的电容；

将所有选择出的所述电容组合，确定为第二电容阵列。

可选地，其中，所述从所述电容阵列中选择出与所述逐次逼近寄存器的输出值符合预设阈值的有效位所对应的电容包括以下任一项：

从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为1的有效位所对应的电容；

从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为0的有效位所对应的电容。

在该实施例的一次应用中，经过所述步骤S63的逐次逼近运算，得到逐次逼近寄存器的输出值为0111010110，若预设阈值为1，那么从数模转换器电容阵列中对应选择出所有与逐次逼近寄存器的输出值为1的有效位对应的电容，即为C1、C2、C3、C5、C7、C8，将C1、C2、C3、C5、C7、C8确定为组成第二电容阵列的电容，确定第二电容阵列；若预设阈值为0，则从数模转换器电容阵列中对应选择出所有与逐次逼近寄存器的输出值为0的有效位对应的电容，即为C0、C4、C6、C9，将C0、C4、C6、C9确定为组成第二电容阵列的电容，确定第二电容阵列。

可选地，其中，当组成所述第二电容阵列的电容包括从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为1的有效位所对应的电容时，所述步骤S65包括：

若所述第一预设信号大于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

若所述第一预设信号小于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果：

若所述第一电容阵列的输出大于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

若所述第一电容阵列的输出小于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值。。

在所述步骤S65中，如果比较器输出为高电平(1)，则代表第一电容阵列的输出大于第二电容阵列的输出。相反，比较器输出为低电平(0)，则代表第一电容阵列的输出小于第二电容阵列的输出。

例如，上述如图2的一种10位单端逐次逼近寄存器型模数转换器校调的实施例的一个应用中，如果所述第一预设信号V1大于所述第二预设信号V2，随机选择的第一电容阵列包含C0、C4、C7，经过步骤S61至步骤S64，得到逐次逼近寄存器的输出值为0111010110，从电容阵列中选择出与逐次逼近寄存器的输出值为1的有效位所对应的电容组成第二电容阵列，确定的第二电容阵列包含C1、C2、C3、C5、C7、C8，其中C7同时存在于第一电容阵列及第二电容阵列中。则在步骤S65中，基于所述逐次逼近寄存器型模数转换器的比较器的输出，调整第一电容阵列中C0、C4的权重值和/或第二电容阵列中C1、C2、C3、C5、C8的权重值，不调整C7的权重值，C7的权重值保持不变。

如果所述第一预设信号V1小于所述第二预设信号V2，随机选择的第一电容阵列包含C1、C5、C8，经过步骤S61至步骤S64，得到逐次逼近寄存器的输出值为1100010100，从电容阵列中选择出与逐次逼近寄存器的输出值为1的有效位所对应的电容组成第二电容阵列，确定的第二电容阵列包含C0、C1、C5、C7，其中电容C1、C5同时存在于第一电容阵列和第二电容阵列。

则基于比较器的输出，若比较器的输出是高电平(1)，表明第一电容阵列C1、C5、C8的输出大于第二电容阵列C0、C1、C5、C7的输出，则可以采取如下调整方式：

加大同时存在于第一电容阵列C1、C5、C8和所述第二电容阵列C0、C1、C5、C7的相关电容C1、C5的权重值；或者，

减小排除第一电容阵列C1、C5、C8和所述第二电容阵列C0、C1、C5、C7的相关电容C2、C3、C4、C6、C9的权重值；或者，

加大C1、C5的权重值，同时减小C2、C3、C4、C6、C9的权重值。

若比较器的输出是低电平(0)，表明第一电容阵列C1、C5、C8的输出小于第二电容阵列C0、C1、C5、C7的输出，则可以采取如下调整方式：

加大排除第一电容阵列C1、C5、C8和第二电容阵列C0、C1、C5、C7的相关电容C2、C3、C4、C6、C9的权重值；或者，

减小同时存在于第一电容阵列C1、C5、C8和第二电容阵列C0、C1、C5、C7的相关电容C1、C5的权重值；或者，

加大C2、C3、C4、C6、C9的权重值，同时减小C1、C5的权重值。

可选地，其中，所述调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值包括：

减小所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

加大所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

减小所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值，同时加大所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值。

例如，上述实施例的一个应用中，如果所述第一预设信号V1大于所述第二预设信号V2，随机选择的第一电容阵列包含C0、C4、C7，经过步骤S61至步骤S64，得到逐次逼近寄存器的输出值为0111010110，从电容阵列中选择出与逐次逼近寄存器的输出值为1的有效位所对应的电容组成第二电容阵列，确定的第二电容阵列包含C1、C2、C3、C5、C7、C8，其中C7同时存在于第一电容阵列及第二电容阵列中，基于所述逐次逼近寄存器型模数转换器的比较器的输出，可以采取如下调整方式：

若比较器的输出是高电平(1)，表明第一电容阵列C0、C4、C7的输出大于第二电容阵列C1、C2、C3、C5、C7、C8的输出，则，

减小第一电容阵列中C0、C4的权重值；或者，

加大第二电容阵列中C1、C2、C3、C5、C8的权重值；或者，

减小C0、C4的权重值，同时加大C1、C2、C3、C5、C8的权重值。

若比较器的输出是低电平(0)，表明第一电容阵列C0、C4、C7的输出小于第二电容阵列C1、C2、C3、C5、C7、C8的输出，则，

减小第二电容阵列中C1、C2、C3、C5、C8的权重值；或者，

加大第一电容阵列中C0、C4的权重值；或者，

减小C1、C2、C3、C5、C8的权重值，同时加大C0、C4的权重值。

可选地，其中，当组成所述第二电容阵列的电容包括从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为0的有效位所对应的电容时，所述步骤S65包括：

若所述第一预设信号大于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果：

若所述第一电容阵列的输出大于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

若所述第一电容阵列的输出小于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

若所述第一预设信号小于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值。

例如，在对如图2的一种10位单端逐次逼近寄存器型模数转换器校调的实施例的一个应用中，第一预设信号V1大于第二预设信号V2，若随机选择的第一电容阵列包含C0、C4、C7，经过步骤S61至步骤S64，得到逐次逼近寄存器的输出值为0111010110，从电容阵列中选择出与逐次逼近寄存器的输出值为0的有效位所对应的电容组成第二电容阵列，确定的第二电容阵列包含C0、C4、C6、C9，其中，电容C0、C4同时存在于第一电容阵列和第二电容阵列。

在步骤S65中，可通过如下方式调整所述电容阵列中相关电容的权重值：

若比较器的输出是高电平(1)，表明第一电容阵列C0、C4、C7的输出大于第二电容阵列C0、C4、C6、C9的输出，则，

减小同时存在于第一电容阵列C0、C4、C7和第二电容阵列C0、C4、C6、C9的相关电容C0、C4的权重值；或者，

加大排除第一电容阵列C0、C4、C7和第二电容阵列C0、C4、C6、C9后的相关电容C1、C2、C3、C5、C8的权重值；或者，

减小C0、C4的权重值，同时加大C1、C2、C3、C5、C8的权重值。

若比较器的输出是低电平(0)，表明第一电容阵列C0、C4、C7的输出小于第二电容阵列C0、C4、C6、C9的输出，则，

加大同时存在于第一电容阵列C0、C4、C7和第二电容阵列C0、C4、C6、C9的相关电容C0、C4的权重值；或者，

减小排除第一电容阵列C0、C4、C7和第二电容阵列C0、C4、C6、C9后的相关电容C1、C2、C3、C5、C8的权重值；或者，

加大C0、C4的权重值，同时减小C1、C2、C3、C5、C8的权重值。

可选地，其中，若所述第一预设信号小于所述第二预设信号，所述调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值包括以下任一项：

加大所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

减小所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

加大所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值，同时减小所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值。

例如，如图2的一种10位单端逐次逼近寄存器型模数转换器校调的实施例的一个应用中，如果所述第一预设信号V1小于所述第二预设信号V2，随机选择的第一电容阵列包含C1、C5、C8，经过步骤S61至步骤S64，得到逐次逼近寄存器的输出值为1100010100，从电容阵列中选择出与逐次逼近寄存器的输出值为0的有效位所对应的电容组成第二电容阵列，确定的第二电容阵列包含C2、C3、C4、C6、C8、C9，其中C8同时存在于第一电容阵列及第二电容阵列中。

则步骤S65中，可通过如下方式调整第一电容阵列C1、C5、C8或者第二电容阵列C2、C3、C4、C6、C8、C9中相关电容的权重值：

若比较器的输出是高电平(1)，表明第一电容阵列C1、C5、C8的输出大于第二电容阵列C2、C3、C4、C6、C8、C9的输出，则，

加大第一电容阵列C1、C5、C8中排除同时存在于第一电容阵列C1、C5、C8和第二电容阵列C2、C3、C4、C6、C8、C9的电容C8后的相关电容C1、C5的权重值；或者，

减小第二电容阵列C2、C3、C4、C6、C8、C9中排除同时存在于第一电容阵列C1、C5、C8和第二电容阵列C2、C3、C4、C6、C8、C9的电容C8后的相关电容C2、C3、C4、C6、C9的权重值；或者，

加大C1、C5的权重值，同时减小C2、C3、C4、C6、C9的权重值。

若比较器的输出是低电平(0)，表明第一电容阵列C1、C5、C8的输出小于第二电容阵列C2、C3、C4、C6、C8、C9的输出，则，

加大第二电容阵列C2、C3、C4、C6、C8、C9中排除同时存在于第一电容阵列C1、C5、C8和第二电容阵列C2、C3、C4、C6、C8、C9的电容C8后的相关电容C2、C3、C4、C6、C9的权重值；或者，

减小第一电容阵列C1、C5、C8中排除同时存在于第一电容阵列C1、C5、C8和第二电容阵列C2、C3、C4、C6、C8、C9的电容C8后的相关电容C1、C5的权重值；或者，

加大C2、C3、C4、C6、C9的权重值，同时减小C1、C5的权重值。

可选地，其中，所述第一电容阵列和/或所述第二电容阵列中相关电容的权重值的调整包括：

按预设规则来调整所述电容阵列中相关电容的权重值，其中，所述预设规则包括：

每次各个电容权重值的调整量或者调整比例是相同的，以及随着校调次数的增加，逐步减小相关电容权重值的调整量或者调整比例。

其中，对所述电容阵列中相关电容的权重值的调整，可以每次按照固定调整量调整相关电容的权重值，比如每次调整K个LSB，也可以按照固定的调整比例调整相关电容的权重值，比如，每次调整比例可以是1％。而且随着校调次数的增加，逐步减小相关电容权重值的调整量或者调整比例。

在此，对电容的权重值的调整方式不作限定，任何其它调整方式如适用于本申请，都应包含在本申请的保护范围内。

继续该实施例，在该实施例的所述步骤S66中，重复上述步骤，直至相关电容的权重值的调整量减小到符合预设阈值，例如预设阈值是1LSB的50％，和/或调整次数达到预设次数，例如预设次数为10次，以完成对所述逐次逼近寄存器型模数转换器的校调。

为了排除各种噪声带来的干扰影响，还可以对比较器的输出进行滤波后再判断输出结果。

可选地，其中，所述步骤S65包括：

对所述比较器的输出进行滤波，参照所述第一预设信号与所述第二预设信号之间的大小关系，并基于滤波后的所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果，调整所述电容阵列中相关电容的权重值。

可选地，其中，所述对所述比较器的输出进行滤波包括以下任一项：

对所述比较器的输出进行计数滤波；

对所述比较器的输出进行累加平均；

对所述比较器的输出进行模拟滤波；

对所述比较器的输出进行数字滤波。

根据本申请的又一个方面，一种设备，其特征在于，所述设备包含如权利要求1至10中任一项所述模数转换器。

根据本申请的再一方面，还提供了一种计算机可读介质，所述计算机可读介质存储有计算机可读指令，所述计算机可读指令可被处理器执行以实现前述方法。

根据本申请的还一方面，还提供了一种设备，其中，该设备包括：

一个或多个处理器；以及

存储有计算机可读指令的存储器，所述计算机可读指令在被执行时使所述处理器执行如前述方法的操作。

例如，计算机可读指令在被执行时使所述一个或多个处理器，用以对一种逐次逼近寄存器型模数转换器进行校调：从所述逐次逼近寄存器型模数转换器的数模转换器电容阵列中随机确定一组电容作为第一电容阵列；基于所述第一电容阵列对第一预设信号进行采样，并基于所述数模转换器电容阵列中除所述第一电容阵列之外的电容对第二预设信号进行采样；基于采样结果进行逐次逼近运算，确定所述逐次逼近寄存器型模数转换器的逐次逼近寄存器的输出值；基于所述逐次逼近寄存器的输出值，从所述数模转换器电容阵列中确定第二电容阵列；参照所述第一预设信号与第二预设信号之间的大小关系，基于所述逐次逼近寄存器型模数转换器的比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，并参照所述比较结果调整所述电容阵列中相关电容的权重值；重复上述步骤，直至权重值的调整量符合预设阈值，和/或调整次数达到预设次数，以完成对所述逐次逼近寄存器型模数转换器的校调。

其中，所述计算机为计算机设备和/或云，所述计算机设备包括但不限于个人计算机、笔记本电脑、工业计算机、网络主机、单个网络服务器、多个网络服务器集；所述云由基于云计算(Cloud Computing)的大量计算机或网络服务器构成，其中，云计算是分布式计算的一种，由一群松散耦合的计算机集组成的一个虚拟超级计算机。在此，所述计算机设备和/或云仅为举例，其它现有的或者今后可能出现的设备和/或资源共享平台如适用于本申请，都应包含在本申请的保护范围内，在此，以引用的方式包含于此。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其它的具体形式实现本发明，例如，本发明所记载的SAR型ADC校调方法不仅适用于示范性实施例，也适用于如电阻型、电容电阻混合型、电流型等其它类型的SAR型ADC。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其它单元或步骤，单数不排除复数。装置权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件和/或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (12)

1.一种用于逐次逼近寄存器型模数转换器的校调方法，所述逐次逼近寄存器型模数转换器包括采样/保持电路，由电容阵列组成的N位数模转换器，比较器，N位逐次逼近寄存器，逻辑电路，所述电容阵列包括与所述逐次逼近寄存器对应的N个电容，N为正整数，且从最高有效位至最低有效位，对应的相邻电容之间的权重的比值大于或等于1.3，小于2，其特征在于，所述方法包括：

步骤1，从所述电容阵列的N个电容中确定一组电容为第一电容阵列，其中，所述第一电容阵列包括的电容和电容数量是随机确定的；

步骤2，基于所述第一电容阵列对第一预设信号进行采样，并基于所述电容阵列中除所述第一电容阵列之外的电容对第二预设信号进行采样，其中，所述第一预设信号小于或者大于第二预设信号；

步骤3，基于所述第一电容阵列对第一预设信号的采样及所述电容阵列中除所述第一电容阵列之外的电容对第二预设信号的采样，进行逐次逼近运算，确定所述逐次逼近寄存器的输出值；

步骤4，基于所述逐次逼近寄存器的输出值，从所述电容阵列中确定第二电容阵列；

步骤5，参照所述第一预设信号与所述第二预设信号之间的大小关系，并基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果调整所述电容阵列中相关电容的权重值；

步骤6，重复上述步骤，直至权重值的调整量符合预设阈值，和/或调整次数达到预设次数，以完成对所述逐次逼近寄存器型模数转换器的校调。

2.根据权利要求1所述的方法，其特征在于，所述步骤4包括：

基于所述逐次逼近寄存器的输出值，从所述电容阵列中选择出与所述逐次逼近寄存器的输出值符合预设阈值的有效位所对应的电容；

将所有选择出的所述电容组合，确定为第二电容阵列。

3.根据权利要求2所述的方法，其特征在于，所述从所述电容阵列中选择出与所述逐次逼近寄存器的输出值符合预设阈值的有效位所对应的电容包括以下任一项：

从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为1的有效位所对应的电容；

从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为0的有效位所对应的电容。

4.根据权利要求3所述的方法，其特征在于，当组成所述第二电容阵列的电容包括从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为1的有效位所对应的电容时，所述步骤5包括：

若所述第一预设信号大于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

若所述第一预设信号小于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果：

若所述第一电容阵列的输出大于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

若所述第一电容阵列的输出小于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值。

5.根据权利要求4所述的方法，其特征在于，所述调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值包括以下任一项：

减小所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

加大所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

减小所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值，同时加大所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值。

6.根据权利要求3所述的方法，其特征在于，当组成所述第二电容阵列的电容包括从所述电容阵列中选择出与所述逐次逼近寄存器的输出值为0的有效位所对应的电容时，所述步骤5包括：

若所述第一预设信号大于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果：

若所述第一电容阵列的输出大于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

减小所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时加大所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

若所述第一电容阵列的输出小于所述第二电容阵列的输出，调整所述电容阵列中相关电容的权重值包括以下任一项：

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值；

减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

加大所述电容阵列中同时存在于所述第一电容阵列和所述第二电容阵列的相关电容的权重值，同时减小所述电容阵列中排除所述第一电容阵列和所述第二电容阵列后的相关电容的权重值；

若所述第一预设信号小于所述第二预设信号，基于所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，参照所述比较结果调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值。

7.根据权利要求6所述的方法，其特征在于，所述调整所述电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值包括以下任一项：

加大所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

减小所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值；

加大所述第一电容阵列与所述第二电容阵列中所对应的输出较大的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值，同时减小所述第一电容阵列与所述第二电容阵列中所对应的输出较小的一个电容阵列中排除同时存在于所述第一电容阵列和所述第二电容阵列的电容后的相关电容的权重值。

8.根据权利要求1至7中任一项所述的方法，其特征在于，所述电容阵列中相关电容的权重值的调整包括：

按预设规则来调整所述电容阵列中相关电容的权重值，其中，所述预设规则包括：

每次各个电容权重值的调整量或者调整比例是相同的，以及随着校调次数的增加，逐步减小相关电容权重值的调整量或者调整比例。

9.根据权利要求8所述的方法，其特征在于，所述步骤5包括：

对所述比较器的输出进行滤波，参照所述第一预设信号与所述第二预设信号之间的大小关系，并基于滤波后的所述比较器的输出，确定所述第一电容阵列的输出与所述第二电容阵列的输出比较结果，并参照所述比较结果调整所述电容阵列中相关电容的权重值。

10.根据权利要求9所述的方法，其特征在于，所述对所述比较器的输出进行滤波包括以下任一项：

对所述比较器的输出进行计数滤波；

对所述比较器的输出进行累加平均；

对所述比较器的输出进行模拟滤波；

对所述比较器的输出进行数字滤波。

11.一种计算机可读介质，其特征在于，

其上存储有计算机可读指令，所述计算机可读指令可被处理器执行以实现如权利要求1至10中任一项所述的方法。

12.一种设备，其特征在于，所述设备包括：

一个或多个处理器；以及

存储有计算机可读指令的存储器，所述计算机可读指令在被执行时使所述处理器执行如权利要求1至10中任一项所述方法的操作。

Images