CN112468128A - 驱动电路及半导体装置 - Google Patents
驱动电路及半导体装置 Download PDFInfo
- Publication number
- CN112468128A CN112468128A CN202010742869.9A CN202010742869A CN112468128A CN 112468128 A CN112468128 A CN 112468128A CN 202010742869 A CN202010742869 A CN 202010742869A CN 112468128 A CN112468128 A CN 112468128A
- Authority
- CN
- China
- Prior art keywords
- line
- potential
- potential line
- output
- low potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0021—Modifications of threshold
- H03K19/0027—Modifications of threshold in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Abstract
本发明提供驱动电路及半导体装置。期望即使施加于低电位端子的电位有变动,也可保护驱动电路。提供驱动电路,该驱动电路控制输出部,该输出部根据输入的第1控制信号与输出线的电压之间的电位差,切换是否对输出线提供电流,其中,该驱动电路包括:控制线,该控制线将第1控制信号传送到输出部;低电位线,该低电位线施加有预定的基准电位;第1连接切换部,该第1连接切换部根据第2控制信号来切换是否连接控制线和低电位线;及切断部,该切断部在控制线与低电位线之间与第1连接切换部串联设置,基于低电位线的电位,切断控制线和低电位线。
Description
技术领域
本发明涉及驱动电路及半导体装置。
背景技术
以往,已知有驱动MOSFET或IGBT(绝缘栅型双极晶体管)等功率半导体的驱动电路(例如参照专利文献1、2)。驱动电路具有连接到接地电位等低电位的低电位端子。
专利文献1:日本专利特开2009-10477号公报
专利文献2:日本专利特开平8-83909号公报
发明内容
发明所要解决的技术问题
期望即使施加于低电位端子的电位有变动,也可保护驱动电路。
解决技术问题的技术方案
为了解决上述问题,本发明的第1方式中提供一种驱动电路,该驱动电路控制输出部,该输出部根据输入的第1控制信号与输出线的电压之间的电位差,切换是否对输出线提供电流。驱动电路可以包括将第1控制信号传送到输出部的控制线。驱动电路可以包括施加有预定的基准电位的低电位线。驱动电路可以包括根据第2控制信号来切换是否连接控制线和低电位线的第1连接切换部。驱动电路可以包括切断部,该切断部在控制线与低电位线之间与第1连接切换部串联设置,基于低电位线的电位,切断控制线和低电位线。
切断部可以在低电位线的电位比第1阈值电位要高的情况下,与第2控制信号的值无关地切断控制线和低电位线。
驱动电路可以包括施加有比第1阈值电位要高的高电位的高电位线。驱动电路可以包括前级控制部,该前级控制部设置在高电位线与低电位线之间,将高电位线和低电位线中的某一个的电位作为第2控制信号输入到第1连接切换部。第1连接切换部可以具有在从前级控制部输入的电位比第2阈值电位要高的情况下成为导通状态的MOSFET。
前级控制部可以具有第1逆变器,该第1逆变器设置在高电位线与低电位线之间,根据输入的信号来选择高电位线和低电位线中的某一个的电位并进行输出。前级控制部可以具有第2逆变器,该第2逆变器设置在高电位线与低电位线之间,根据第1逆变器的输出来选择高电位线和低电位线中的某一个的电位,并将该高电位线和低电位线中的某一个的电位作为第2控制信号来输入到第1连接切换部的MOSFET。切断部可以在第1逆变器的输出比第1阈值电位要高的情况下,切断控制线和低电位线。
前级控制部可以具有第1逆变器,该第1逆变器设置在高电位线与低电位线之间,根据输入的信号来选择高电位线和低电位线中的某一个的电位并进行输出。前级控制部可以具有第2逆变器,该第2逆变器设置在高电位线与低电位线之间,根据第1逆变器的输出来选择高电位线和低电位线中的某一个的电位,并将该高电位线和低电位线中的某一个的电位作为第2控制信号来输入到第1连接切换部的MOSFET。前级控制部可以具有第3逆变器,该第3逆变器设置在高电位线与低电位线之间,根据第2逆变器的输出来选择高电位线和低电位线中的某一个的电位,并将该高电位线和低电位线中的某一个的电位输入到切断部。切断部可以在第3逆变器的输出比第1阈值电位要高的情况下,切断控制线和低电位线。
前级控制部可以具有第1逆变器,该第1逆变器设置在高电位线与低电位线之间,根据输入的信号来选择高电位线和低电位线中的某一个的电位并进行输出。前级控制部可以具有第2逆变器,该第2逆变器设置在高电位线与低电位线之间,根据第1逆变器的输出来选择高电位线和低电位线中的某一个的电位,并将该高电位线和低电位线中的某一个的电位作为第2控制信号来输入到第1连接切换部的MOSFET。前级控制部可以具有第3逆变器,该第3逆变器设置在高电位线与低电位线之间,根据向第1逆变器的输入来选择高电位线和低电位线中的某一个的电位,并将该高电位线和低电位线中的某一个的电位输入到切断部。切断部可以在第3逆变器的输出比第1阈值电位要高的情况下,切断控制线和低电位线。
驱动电路可以包括切换是否连接控制线和输出线的第2连接切换部。驱动电路可以包括后级控制部,该后级控制部在前级控制部输出了高于预定的第3阈值电位的电压的情况下,使第2连接切换部连接控制线和输出线。
后级控制部可以设置在高电位线与输出线之间,根据前级控制部输出的电压,选择高电位线和输出线中的某一个的电位,并将该高电位线和输出线中的某一个的电位输入到第2连接切换部。
前级控制部可以具有第1逆变器,该第1逆变器设置在高电位线与低电位线之间,根据输入的信号来选择高电位线和低电位线中的某一个的电位并进行输出。前级控制部可以具有第2逆变器,该第2逆变器设置在高电位线与低电位线之间,根据第1逆变器的输出来选择高电位线和低电位线中的某一个的电位,并将该高电位线和低电位线中的某一个的电位作为第2控制信号来输入到第1连接切换部的MOSFET。前级控制部可以具有第3逆变器,该第3逆变器设置在高电位线与低电位线之间,根据第2逆变器的输出来选择高电位线和低电位线中的某一个的电位,并将该高电位线和低电位线中的某一个的电位输入到切断部。前级控制部可以具有第4逆变器,该第4逆变器设置在高电位线与低电位线之间,根据第1逆变器的输出来选择高电位线和低电位线中的某一个的电位,并将该高电位线和低电位线中的某一个的电位输入到后级控制部。切断部可以在第3逆变器的输出比第1阈值电位要高的情况下,切断控制线和低电位线。
前级控制部可以具有第1逆变器,该第1逆变器设置在高电位线与低电位线之间,根据输入的信号来选择高电位线和低电位线中的某一个的电位并进行输出。前级控制部可以具有第2逆变器,该第2逆变器设置在高电位线与低电位线之间,根据第1逆变器的输出来选择高电位线和低电位线中的某一个的电位,并将该高电位线和低电位线中的某一个的电位输入到第1连接切换部的MOSFET和后级控制部。前级控制部可以具有第3逆变器,该第3逆变器设置在高电位线与低电位线之间,根据第2逆变器的输出来选择高电位线和低电位线中的某一个的电位,并将该高电位线和低电位线中的某一个的电位输入到切断部。切断部可以在第3逆变器的输出比第1阈值电位要高的情况下,切断控制线和低电位线。
第1连接切换部可以具有配置在控制线与低电位线之间的n沟道MOSFET。切断部可以具有配置在n沟道MOSFET与低电位线之间的p沟道MOSFET。
在本发明的第2方式中提供一种半导体装置,该半导体装置包括:输出线;输出部,该输出部根据输入的第1控制信号与输出线的电压之间的电位差,切换是否对输出线提供电流;及第1方式所涉及的驱动电路。
另外,上述发明的概要并没有列举出本发明的全部必要特征。另外,这些特征组的子组合也能够成为发明。
附图说明
图1是表示本发明一个实施方式所涉及的半导体装置100的一例的图。
图2是表示逻辑电路50、驱动电路10及输出部12的一例的图。
图3是表示本发明一个实施方式所涉及的驱动电路10的结构例的图。
图4是表示前级控制部20的其他结构例的图。
图5是表示前级控制部20的其他结构例的图。
图6是表示前级控制部20及后级控制部24的其他结构例的图。
图7表示对低电位线38施加低电位GND、且抽出控制部54输出H逻辑值的情况下的动作例。
图8表示对低电位线38施加低电位GND、且抽出控制部54输出L逻辑值的情况下的动作例。
图9表示对低电位线38施加相当于H逻辑值的开路电位Vop、且抽出控制部54输出H逻辑值的情况下的动作例。
图10表示对低电位线38施加相当于H逻辑值的开路电位Vop、且抽出控制部54输出L逻辑值的情况下的动作例。
图11是表示前级控制部20的其他结构例的图。
图12是表示输出部12、第1连接切换部27及切断部29的MOSFET的一例的剖视图。
图13是表示输出部12、第1连接切换部27及切断部29的MOSFET的其他示例的剖视图。
具体实施方式
以下,通过发明的实施方式对本发明进行说明,但以下的实施方式并不限定权利要求书所涉及的发明。另外,实施方式中说明的特征的全部组合并不一定是发明的解决方案所必须的。
图1是表示本发明一个实施方式所涉及的半导体装置100的一例的图。本例的半导体装置100是具有输入端子101、输出端子102、高电位端子103及低电位端子104的半导体芯片。半导体装置100可以还具有状态端子105。
半导体装置100根据输入到输入端子101的输入信号IN进行动作,向连接到输出端子102的负载200供电。本例的输入信号IN可以是利用2值的逻辑值来表示向负载200供电的情况和不供电的情况的信号。
对高电位端子103施加规定的高电压VCC。本例的高电位端子103连接有生成高电位VCC的电源110。对低电位端子104施加比高电压VCC低的低电位。本例的低电位为接地电位GND。
半导体装置100从状态端子105输出表示半导体装置100的内部状态的状态信号STo。状态信号STo可以是表示例如检测出过电流等异常这一情况的信号。状态端子105可以经由外部电阻140连接有上拉电源130。状态信号STo输入到外部的处理装置。该处理装置根据状态信号STo,可以控制半导体装置100,也可以控制其他半导体装置100。例如,处理装置连接到多个半导体装置100,在任意的半导体装置100中检测出异常的情况下,停止来自多个半导体装置100的供电。
半导体装置100包括驱动电路10和输出部12。输出部12经由输出端子102连接到负载200,向负载200供电。输出部12可以是IGBT或功率MOSFET等开关元件。输出部12具有控制端子G(例如栅极端子)、源极端子S及漏极端子D。本例的漏极端子D连接到高电位端子103,源极端子S连接到输出端子102。输出部12根据输入到控制端子G的第1控制信号C1与源极端子S之间的电位差,切换是否对负载200施加高电位VCC。
驱动电路10将与输入到输入端子101的输入信号IN对应的第1控制信号C1输入到输出部12的控制端子G。对驱动电路10输入具有以低电位GND为基准的电位的信号。驱动电路10作为将以低电位GND为基准的信号向以输出部12的输出电位OUT为基准的第1控制信号C1进行电平转换的电平转换电路发挥功能。输出电位OUT可以是输出部12的源极端子S的电位。
本例的半导体装置100具有逻辑电路50。逻辑电路50将具有与输入信号IN对应的逻辑值模式的控制信号输入到驱动电路10。逻辑电路50输出的控制信号在L逻辑值的情况下为与低电位GND对应的电位,在H逻辑值的情况下为与高电位VCC对应的电位。与低电位GND对应的电位可以是与低电位GND基本相等的电位。与高电位VCC对应的电位可以是与高电位VCC基本相等的电位。
本例的逻辑电路50基于半导体装置100的内部状态来控制驱动电路10。半导体装置100的内部状态可以是由规定节点的电压值、电流值及电阻值、以及规定场所的温度中的至少一个参数所表示的状态。本例的半导体装置100包括分别监视半导体装置100的内部状态的、低电压检测部72、负载开路检测部56、过电流检测部58及过热检测部60中的至少一方。
低电压检测部72检测高电位端子103的高电位VCC的电压值。低电压检测部72在高电位VCC的电压值低于规定基准值的情况下,将处于异常状态这一意思通知给逻辑电路50。
负载开路检测部56检测输出端子102是否连接有负载200。负载开路检测部56可以基于从输出端子102输出了规定的电压或电流时的输出电阻来检测输出端子102是否处于开路状态。负载开路检测部56在检测到没有连接负载200的情况下将处于异常状态这一意思通知给逻辑电路50,以防止在输出端子102没有连接负载200的状态下输出部12变成导通状态。
过电流检测器58对从输出部12输出的电流进行检测。过电流检测部58在输出电流值超过规定基准值的情况下,将处于异常状态这一意思通知给逻辑电路50。
过热检测部60检测半导体装置100中的一个以上部位的温度。过热检测部60在任意部位的温度超过规定基准值的情况下,将处于异常状态这一意思通知给逻辑电路50。
逻辑电路50在由任意检测部通知了处于异常状态这一意思的情况下,与输入信号IN的逻辑值无关地将输出部12控制为断开状态。通过根据半导体装置100的内部状态将输出部12设为断开状态,可保护半导体装置100。
本例的半导体装置100具有状态信号输出部62。逻辑电路50在由任意检测部通知了处于异常状态这一意思的情况下,使状态信号输出部62输出规定逻辑值。本例的状态信号输出部62是连接在状态端子105与低电位端子104之间的MOSFET。逻辑电路50在被通知了处于异常状态这一意思的情况下,对该MOSFET的栅极端子输入规定信号,将该MOSFET设为断开状态。在此情况下,从状态端子105输出的状态信号STo成为与上拉电源130对应的电压。逻辑电路50在未被通知处于异常状态这一意思的情况下,将该MOSFET设为导通状态。在此情况下,从状态端子105输出的状态信号STo成为与低电位GND对应的电压。由此,可向外部的处理装置通知半导体装置100的内部状态。逻辑电路50也可将该MOSFET的导通及断开的状态控制为与上述的示例相反。
半导体装置100可以具有二极管64、二极管66及二极管68中的至少一个。二极管64的阳极端子连接到低电位端子104,阴极端子连接到状态端子105。二极管64在规定值以上的电压输入到状态端子105的情况下,将状态端子105连接到低电位端子104,从而保护半导体装置100。
二极管66的阳极端子连接到低电位端子104,阴极端子连接到高电位端子103。二极管64在规定值以上的电压输入到高电位端子103的情况下,将高电位端子103连接到低电位端子104,从而保护半导体装置100。
二极管68的阳极端子连接到低电位端子104,阴极端子连接到输入端子101。二极管64在规定值以上的电压输入到输入端子101的情况下,将输入端子101连接到低电位端子104,从而保护半导体装置100。
半导体装置100可以包括内部电源70。内部电源70与高电位端子103相连。内部电源70可以根据高电位VCC,来生成向半导体装置100的各电路提供的电源电压。例如内部电源70向各检测部提供电源电压。
图2是表示逻辑电路50、驱动电路10及输出部12的一例的图。本例的半导体装置100具有连接到高电位端子103的高电位线30、连接到低电位端子104的低电位线38及连接到输出端子102的输出线36。本例的输出部12的漏极端子D连接到高电位线30,源极端子S连接到输出线36。输出部12根据输入到控制端子G的第1控制信号C1与输出线36的电压之间的电位差,切换是否对输出线36提供电流。
本例的逻辑电路50具有输出控制部52和抽出控制部54。对输出控制部52输入有表示使输出部12转移到导通或断开的定时的输入信号IN。本例的输出控制部52输出第1控制信号C1,该第1控制信号C1在使输出部12为导通状态的情况下表示H逻辑值,在将输出部12控制为断开状态的情况下表示L逻辑值。第1控制信号C1具有能使输出部12进行开关动作的电位。例如第1控制信号C1是在H逻辑值的情况下表示与高电位VCC对应的电位、在L逻辑的情况下表示与输出电位OUT对应的电位的信号。输出控制部52可以具有生成第1控制信号C1的电荷泵。输出控制部52的输出端和输出部12的控制端子G通过控制线32进行连接。控制线32将第1控制信号C1传送到输出部12的控制端子G。
抽出控制部54从逻辑电路50的状态信号生成部(未图示)输入有状态信号ST。逻辑电路50的状态信号生成部(未图示)生成表示从图1所示的任意检测部通知了处于异常状态这一意思的情况的状态信号ST。状态信号ST的逻辑值可以与图1中说明的状态信号STo的逻辑值相同。
抽出控制部54在检测出异常状态的情况下通过使控制线32与低电位线38连接,将输出部12的控制端子G的电荷抽出至低电位线38,与第1控制信号C1的逻辑值无关地将输出部12控制为断开状态。由此,能保护半导体装置100和周边电路。在未检测出异常状态的情况下,抽出控制部54切断控制线32和低电位线38。
本例的抽出控制部54输出控制信号C0,该控制信号C0在要连接控制线32和低电位线38的情况下表示第1逻辑值,在要切断控制线32和低电位线38的情况下表示第2逻辑值。控制信号C0是在其中一个逻辑值的情况下表示与高电位VCC对应的电位、在另一逻辑值的情况下表示与低电位GND对应的电位的信号。
驱动电路10包括第1连接切换部27。第1连接切换部27根据输入的第2控制信号C2来切换是否连接控制线32和低电位线38。本例的第1连接切换部27是漏极端子D连接到控制线32、源极端子S连接到低电位线38、栅极端子G输入有第2控制信号C2的MOSFET。本例的第1连接切换部27的MOSFET在从前级控制部20输入的电位比规定的第2阈值电位要高的情况下成为导通状态。
驱动电路10可以具有基于控制信号C0来生成第2控制信号C2的前级控制部20。前级控制部20根据控制信号C0的逻辑值,选择高电位线30的电位和低电位线38的电位中的某一个,并作为第2控制信号C2进行输出。本例的前级控制部20具有输入控制信号C0的第1逆变器22-1、输入第1逆变器22-1的输出且输出第2控制信号C2的第2逆变器22-2。第1逆变器22-1和第2逆变器22-2各自在输入的信号为H逻辑值的情况下选择低电位线38的电位,在输入的信号为L逻辑值的情况下选择高电位线30的电位来进行输出。
第1逆变器22-1设置在高电位线30与低电位线38之间,根据控制信号C0来选择高电位线30和低电位线38中的某一个的电位来进行输出。第2逆变器22-2设置在高电位线30与低电位线38之间,根据第1逆变器22-1的输出来选择高电位线30和低电位线38中的某一个的电位,并将该高电位线30和低电位线38中的某一个的电位作为第2控制信号C2来输入到第1连接切换部27的MOSFET。
在检测出异常状态的情况下,通过根据控制信号C0来使得控制线32和低电位线38被连接,从而可与第1控制信号C1的值无关地将输出部12控制为断开状态。由此,能保护半导体装置100和周边电路。在未检测出异常状态的情况下,通过根据控制信号C0来切断控制线32和低电位线38,从而可使输出部12根据第1控制信号C1来进行动作。
驱动电路10可以还具有后级控制部24和第2连接切换部28。第2连接切换部28根据输入的第4控制信号C4来切换是否连接控制线32和输出线36。本例的第2连接切换部28是漏极端子D连接到控制线32、源极端子S连接到输出线36、栅极端子G输入有第4控制信号C4的MOSFET。
后级控制部24基于前级控制部20输出的控制信号C0’来生成第4控制信号C4。本例的控制信号C0’是第1逆变器22-1输出的信号。后级控制部24根据前级控制部20输出的电压,选择高电位线30和输出线36中的某一个的电位,并输入到第2连接切换部28。后级控制部24可以具有输入控制信号C0’、输出第4控制信号C4的后级逆变器26。后级逆变器26在输入的信号为H逻辑值的情况下选择输出线36的电位,在输入的信号为L逻辑值的情况下选择高电位线30的电位来进行输出。
在检测出异常状态的情况下,通过根据控制信号C0,将第2连接切换部28控制为导通状态,连接控制线32和输出线36,从而可与第1控制信号C1的值无关地将输出部12控制为断开状态。由此,能保护半导体装置100和周边电路。在未检测出异常状态的情况下,通过根据控制信号C0来切断控制线32和输出线36,从而可使输出部12根据第1控制信号C1来进行动作。
由于低电位端子104成为开路状态等原因,有时会导致低电位GND的电位上升。在低电位端子104与接地电位之间处于开路状态时,低电位端子104的电位有时会被半导体装置100的内部电路等上拉。在低电位GND的电位上升时,有时施加于前级控制部20的高电位VCC及低电位GND双方均成为相当于H逻辑值的电位。
在此情况下,前级控制部20的各逆变器22输出的信号与从抽出控制部54输入的控制信号C0的逻辑值无关地成为H逻辑值。因此,第1连接切换部27始终成为导通状态。因而,控制线32的电位与低电位线38基本为相同电位。低电位线38的电位相当于H逻辑值,因此,与第1控制信号C1的逻辑值无关,输出部12始终成为导通状态。因此,在低电位线38的电位上升时,有时会无法适当地保护半导体装置100。
图3是表示本发明一个实施方式所涉及的驱动电路10的结构例的图。图3中的逻辑电路50和输出部12与图2所示的逻辑电路50和输出部12相同。
本例的驱动电路10在图2所示的驱动电路10的结构的基础上还包括切断部29。切断部29在控制线32与低电位线38之间与第1连接切换部27串联设置,基于低电位线38的电位,来切断控制线32和低电位线38。本例的切断部29是源极端子S连接到第1连接切换部27的漏极端子D、漏极端子D连接到低电位线38、栅极端子G输入有第3控制信号C3的MOSFET。切断部29的背栅极可以与高电位线30相连接。第3控制信号C3是如下信号:在低电位线38的电位比第1阈值电位要高的情况下,与第2控制信号C2的值无关地切断控制线32和低电位线38。第1阈值电位可以是切断部29的MOSFET的阈值电位。另外,施加于高电位线30的高电位VCC高于第1阈值电位。另外,正常时施加于低电位线38的基准电位GND低于第1阈值电位。
根据本例,在低电位线38的电位上升的情况下,可与第1连接切换部27的状态无关地切断控制线32和低电位线38。因此,在低电位线38的电位上升的情况下,可防止控制线32的电位始终相当于H逻辑值。在低电位线38的电位低于第1阈值电位的情况下,可根据控制信号C0来连接或者切断控制线32和低电位线38,可根据控制信号C0来保护半导体装置100。
本例的前级控制部20在图2所示的前级控制部20的结构的基础上,还具有第3逆变器22-3。第3逆变器22-3输入有第2逆变器22-2的输出(即第2控制信号C2),将第3控制信号C3输出到切断部29。第3逆变器22-3设置在高电位线30与低电位线38之间,根据第2逆变器22-2的输出来选择高电位线30和低电位线38中的某一个的电位,并将该高电位线30和低电位线38中的某一个的电位输入到切断部29。
本例的第3逆变器22-3在输入的信号为H逻辑值的情况下选择低电位线38的电位,在输入的信号为L逻辑值的情况下选择高电位线30的电位来进行输出。切断部29在第3逆变器22-3的输出比第1阈值电位要高的情况下,切断控制线32和低电位线38。由此,第3逆变器22-3在低电位线38的电位相当于H逻辑值的情况下将切断部29设为断开状态,在低电位线38的电位相当于L逻辑值的情况下,可使切断部29的导通或断开的状态与第1连接切换部27的导通或断开的状态相匹配。
另外,在图3的示例中,第1连接切换部27具有n沟道MOSFET,切断部29具有p沟道MOSFET。然而,各自的MOSFET的沟道的导电型并不限于此。
图4是表示前级控制部20的其他结构例的图。本例的前级控制部20与图3的示例的不同点在于,输入到第1逆变器22-1的控制信号C0也输入到第3逆变器22-3。其他结构与图3中的前级控制部20相同。
第3逆变器22-3根据控制信号C0,选择高电位线30和低电位线38中的某一个的电位,并将该高电位线30和低电位线38中的某一个的电位输入到切断部29。根据这种结构,在低电位线38的电位比第1阈值电位要高的情况下,也可将切断部29切断。此外,在低电位线38的电位低于第1阈值电位的情况下,可使切断部29的导通或断开的状态与第1连接切换部27的导通或断开的状态相匹配。
图5是表示前级控制部20的其他结构例的图。本例的前级控制部20没有第3逆变器22-3。对本例的切断部29输入第1逆变器22-1的输出。其他结构与图3所示的前级控制部20相同。
切断部29在第1逆变器22-1的输出比第1阈值电位要高的情况下,切断控制线32和低电位线38。根据这种结构,在低电位线38的电位比第1阈值电位要高的情况下,也可将切断部29切断。此外,在低电位线38的电位低于第1阈值电位的情况下,可使切断部29的导通或断开的状态与第1连接切换部27的导通或断开的状态相匹配。
图6是表示前级控制部20和后级控制部24的其他结构例的图。本例的后级控制部24在前级控制部20输出比预定的第3阈值电位要高的电压的情况下,使第2连接切换部28连接控制线32和输出线36。本例的第3阈值电位为设置于后级控制部24的后级逆变器26的阈值电位。此外,后级控制部24在前级控制部20输出比第3阈值电位要低的电压的情况下,使第2连接切换部28切断控制线32和输出线36。
本例的后级控制部24具有串联连接的偶数级的后级逆变器26。图6的示例中,2个后级逆变器26串联连接。各个后级逆变器26配置在高电位线30与输出线36之间。后级逆变器26在输入的电压比第3阈值电位要高的情况下选择高电位线30的电位并输出,在输入的电压比第3阈值电位要低的情况下选择输出线36的电位并输出。
在图2的示例中,后级控制部24在前级控制部20输出比第3阈值电位要低的电压的情况下,将第2连接切换部28控制为导通状态,连接控制线32和输出线36。然而,如上所述低电位线38的电位上升时,与控制信号C0的值无关,输入到后级控制部24的控制信号C0’变成H逻辑值。在此情况下,图2的示例中,第2连接切换部28始终变成断开状态,有时会无法适当保护半导体装置100。
与此相对,本例的后级控制部24在输入有H逻辑值的情况下,将第2连接切换部28控制为导通状态。因此,在低电位线38的电位上升而变成相当于H逻辑值的电位的情况下,将第2连接切换部28控制为导通状态。由此,驱动电路10除了检测出异常状态的情况下,还可在低电位线38的电位上升的情况下,将输出部12控制为断开状态。由此,能适当保护半导体装置100。
另外,在专利文献1所公开的电路中,在输出端子与接地端子间设置有电位差产生电路。然而,在负载与感应分量等连接,负载的电位摆动为负的情况下,电流从接地端子流到输出端子侧,周边电路的接地电位发生变动。此外,在专利文献2所公开的电路中,设置有多个接地端子,因此,芯片的端子数增加。根据本例的驱动电路10,能利用简易结构来保护半导体装置100。
本例的前级控制部20在图3至图5所示的结构的基础上,还具有第4逆变器22-4。第4逆变器22-4以外的结构与图3至图5中说明的任意方式的前级控制部20相同。图6中示出对图3所示的前级控制部20附加第4逆变器22-4后的结构。
第4逆变器22-4设置在高电位线30与低电位线38之间,根据第1逆变器22-1的输出来选择高电位线30和低电位线38中的某一个的电位,并将该高电位线30和低电位线38中的某一个的电位输入到后级控制部24。第4逆变器22-4在第1逆变器22-1输出H逻辑值的情况下选择低电位线38的电位并输出,在第1逆变器22-1输出L逻辑值的情况下选择高电位线30的电位并输出。
本例的抽出控制部54在检测出异常状态且要将输出部12控制为断开状态的情况下输出H逻辑值的控制信号C0,在要根据第1控制信号C1来控制输出部12的情况下输出L逻辑值的控制信号C0。在此情况下,前级控制部20可以具有串联连接在抽出控制部54与后级控制部24之间的偶数级的逆变器22。此外,后级控制部24可以具有串联连接在前级控制部20与第2连接切换部28之间的偶数级的后级逆变器26。
利用这种结构,后级控制部24可作为以输出电位OUT为基准的电平转换电路进行动作,且在前级控制部20输出H逻辑值的情况下将第2连接切换部28控制为导通状态。因此,即使在低电位GND的电位上升的情况下,也能保护半导体装置100等。另外,在第2连接切换部28为PMOSFET的情况下,后级控制部24也可以具有1级或奇数级的后级逆变器26。
此外,前级控制部20在要将第2连接切换部28控制为导通状态的情况下,可输出H逻辑值。在低电位GND的电位上升的情况下,前级控制部20的输出与控制信号C0的逻辑值无关地固定于H逻辑值。因此,在半导体装置100中检测出过电流等异常状态的情况、和低电位GND的电位上升的情况这两种情况下,可将第2连接切换部28控制为导通状态,将输出部12控制为断开状态。因此,能保护半导体装置100等。
另外,抽出控制部54也可以在检测出异常状态且要将输出部12控制为断开状态的情况下输出L逻辑值的控制信号C0,在要根据第1控制信号C1来控制输出部12的情况下输出H逻辑值的控制信号C0。在此情况下,优选为前级控制部20没有第4逆变器22-4。
图7至图10是说明图6所示的前级控制部20和后级控制部24的动作例的图。图7至图10中,省略前级控制部20和后级控制部24的框线和标号,仅示出各逆变器。此外,在图7至图10的示例中,抽出控制部54在检测出异常状态且要将输出部12控制为断开状态的全开下输出H逻辑值的控制信号C0。
图7表示对低电位线38施加低电位GND、且抽出控制部54输出H逻辑值的情况下的动作例。在此情况下,第1逆变器22-1根据输入的H逻辑值,选择低电位线38的低电位GND(相当于L逻辑值)并进行输出。第2逆变器22-2根据输入的L逻辑值,选择高电位线30的高电位VCC(相当于H逻辑值)并进行输出。由此,第1连接切换部27被控制为导通状态。
第3逆变器22-3根据输入的H逻辑值,选择低电位线38的低电位GND并进行输出。由此,切断部29被控制为导通状态。即,控制线32和低电位线38被连接,输出部12的栅极端子G的电荷被抽出。
第4逆变器22-4根据输入的L逻辑值,选择高电位线30的高电位VCC(相当于H逻辑值)并进行输出。后级逆变器26-1根据输入的H逻辑值,选择输出线36的输出电位OUT(相当于L逻辑值)并进行输出。后级逆变器26-2根据输入的L逻辑值,选择高电位线30的高电位VCC(相当于H逻辑值)并进行输出。由此,第2连接切换部28被控制为导通状态。即,控制线32和输出线36被连接,输出部12的栅极端子G的电荷也被输出线36抽出。由此,输出部12强制成为断开状态。
图8表示对低电位线38施加低电位GND、且抽出控制部54输出L逻辑值的情况下的动作例。在此情况下,第1逆变器22-1根据输入的L逻辑值,选择高电位线30的高电位VCC(相当于H逻辑值)并进行输出。第2逆变器22-2根据输入的H逻辑值,选择低电位线38的低电位GND(相当于L逻辑值)并进行输出。由此,第1连接切换部27被控制为断开状态。
第3逆变器22-3根据输入的L逻辑值,选择高电位线30的高电位VCC并进行输出。由此,切断部29被控制为断开状态。即,控制线32和低电位线38被切断。
第4逆变器22-4根据输入的H逻辑值,选择低电位线38的低电位GND(相当于L逻辑值)并进行输出。后级逆变器26-1根据输入的L逻辑值,选择高电位线30的高电位VCC(相当于H逻辑值)并进行输出。后级逆变器26-2根据输入的H逻辑值,选择输出线36的输出电位OUT(相当于L逻辑值)并进行输出。由此,第2连接切换部28成为断开状态。即,控制线32和输出线36被切断。输出部12根据第1控制信号C1进行动作。
图9表示对低电位线38施加相当于H逻辑值的开路电位Vop、且抽出控制部54输出H逻辑值的情况下的动作例。在此情况下,前级控制部20的各自的逆变器22的输出固定于低电位线38的开路电位Vop。因此,第1连接切换部27被控制为导通状态,切断部29被控制为断开状态。因此,可切断控制线32和低电位线38,可抑制控制线32的电位根据低电位线38的开路电位Vop而上升。
后级逆变器26-1根据输入的H逻辑值,选择输出线36的输出电位OUT(相当于L逻辑值)并进行输出。后级逆变器26-2根据输入的L逻辑值,选择高电位线30的高电位VCC(相当于H逻辑值)并进行输出。由此,第2连接切换部28成为导通状态。利用这种结构,即使在低电位线38的电位上升到相当于H逻辑值的电位的情况下,也可连接控制线32和输出线36,且切断控制线32和低电位线38,将输出部12强制控制为断开状态。
图10表示对低电位线38施加相当于H逻辑值的开路电位Vop、且抽出控制部54输出L逻辑值的情况下的动作例。在此情况下,也与图9的示例同样,前级控制部20的各自的逆变器22的输出固定于H逻辑值。因而,第1连接切换部27、第2连接切换部28及切断部29的动作与图9的示例相同。利用这种结构,即使在低电位线38的电位上升到相当于H逻辑值的电位的情况下,也可连接控制线32和输出线36,且切断控制线32和低电位线38,将输出部12强制控制为断开状态。
利用图7至图10中说明的动作,在半导体装置100中检测出过电流等异常状态的情况、和低电位GND的电位上升的情况这两种情况下,可将输出部12控制为断开状态。因此,能保护半导体装置100等。
图11是表示前级控制部20的其他结构例的图。本例的前级控制部20具有第1逆变器22-1、第2逆变器22-2及第3逆变器22-3。第1逆变器22-1与图1至图10中说明的第1逆变器22-1相同。
第2逆变器22-2设置在高电位线30与低电位线38之间,根据第1逆变器22-1的输出来选择高电位线30和低电位线38中的某一个的电位并进行输出。第2逆变器22-2的输出输入到后级控制部24的后级逆变器26-1和第1连接切换部27的MOSFET这双方。
第3逆变器22-3设置在高电位线30与低电位线38之间,根据第2逆变器22-2的输出来选择高电位线30和低电位线38中的某一个的电位,并将该高电位线30和低电位线38中的某一个的电位输入到切断部29。切断部29在第3逆变器22-3的输出比第1阈值电位要高的情况下,切断控制线32和低电位线38。
利用这种结构,驱动电路10与图7至图10中说明的示例同样地进行动作。此外,本例的驱动电路10没有第4逆变器22-4,因此可降低电路规模。
图12是表示输出部12、第1连接切换部27及切断部29的MOSFET的一例的剖视图。本例的输出部12、第1连接切换部27及切断部29的MOSFET形成于同一半导体基板300。半导体基板300作为一例是硅基板,但并不限于此。本例的半导体基板300具有n型的漂移区域308。半导体基板300的上表面301由层间绝缘膜302所覆盖。在半导体基板300的下表面303的整个表面设置有漏极电极310。
本例的输出部12是主电流在半导体基板300的上表面301与下表面303之间流动的纵向型功率MOSFET。在上表面301设置有p型的基极区域312和n型的源极区域311。基极区域312与上表面301接触。源极区域311在与上表面301接触的区域中选择性地设置于基极区域312的内部。此外,在下表面303与漂移区域308之间设置有n+型的漂移区域314。漏极区域314与漏极电极310接触。
源极区域311经由设置于层间绝缘膜302的贯通孔与源极电极306连接。此外,在上表面301,在夹在漂移区域308与源极区域311间的基极区域312的上方隔着层间绝缘膜302设置有栅极电极304。对栅极电极304施加规定的栅极电压,从而在基极区域312的表层形成沟道,主电流在源极区域311与漂移区域308之间流动。主电流通过源极区域311、沟道、漂移区域308及漏极区域314,在源极电极306与漏极电极310之间流动。
本例的第1连接切换部27是n沟道MOSFET。切断部29是p沟道MOSFET。第1连接切换部27配置在控制线32与切断部29之间。切断部29配置在第1连接切换部27与低电位线38之间。
第1连接切换部27具有漏极电极320、栅极电极322、布线324、漏极区域330、源极区域331及阱区域332。阱区域332是与上表面301接触设置的p型区域。漏极区域330和源极区域331是在阱区域332的内部与上表面301接触设置的n型区域。漏极区域330与漏极电极320连接,源极区域331与布线324连接。此外,阱区域332也与布线324相连接。
在漏极区域330和源极区域331之间配置有阱区域332。在漏极区域330和源极区域331之间的阱区域332的上方隔着层间绝缘膜302设置有栅极电极322。对栅极电极322施加规定的栅极电压,从而在阱区域332形成沟道,连接漏极区域330和源极区域331。
切断部29具有漏极电极328、栅极电极326、布线324、漏极区域335及源极区域334。漏极区域335和源极区域334是在漂移区域308的内部与上表面301接触设置的p型区域。漏极区域335与漏极电极328连接,源极区域334与布线324连接。
在漏极区域335和源极区域334之间配置有漂移区域308。在漏极区域335和源极区域334之间的漂移区域308的上方隔着层间绝缘膜302设置有栅极电极326。对栅极电极326施加规定的栅极电压,从而在漂移区域308形成沟道,连接漏极区域335和源极区域334。
利用这种结构,可在半导体基板300设置输出部12、第1连接切换部27及切断部29。此外,在设置有第1连接切换部27及切断部29的区域,可抑制在半导体基板300的上表面301与下表面303之间有漏电流流动。
图13是表示输出部12、第1连接切换部27及切断部29的MOSFET的其他示例的剖视图。在本例中,切断部29配置在控制线32侧,第1连接切换部27配置在低电位线38侧。本例的阱区域332与低电位线38相连接。其它结构与图12的示例相同。本例中,切断部29的源极区域334连接有较高电位的控制线32。因此,有时经由源极区域334及漂移区域308,在控制线32与漏极电极310之间有电流流动。与此相对,在图12所示的示例中,在高电位侧配置有第1连接切换部27,因此,在设置有第1连接切换部27及切断部29的区域,可抑制在半导体基板300的上表面301与下表面303之间有电流流动。
以上,使用实施方式说明了本发明,但本发明的技术范围不限于上述实施方式所记载的范围。本领域技术人员可以明白,可以对上述实施方式施加各种变更或改良。根据权利要求书的记载可知,施加了这样的变更或改良的方式也包含在本发明的技术范围内。
标号说明
10···驱动电路、12···输出部、20···前级控制部、22···逆变器、24···后级控制部、26···后级逆变器、27···第1连接切换部、28···第2连接切换部、29···切断部、30···高电位线、32···控制线、36···输出线、38···低电位线、50···逻辑电路、52···输出控制部、54···抽出控制部、56···负载开路检测部、58···过电流检测部、60···过热检测部、62···状态信号输出部、64、66、68···二极管、70···内部电源、72···低电压检测部、100···半导体装置、101···输入端子、102···输出端子、103···高电位端子、104···低电位端子、105···状态端子、110···电源、130···上拉电源、140···外部电阻、200···负载、300···半导体基板、301···上表面、302···层间绝缘膜、303···下表面、304···栅极电极、306···源极电极、308···漂移区域、310···漏极电极、311···源极区域、312···基极区域、314···漏极区域、320···漏极电极、322···栅极电极、324···布线、326···栅极电极、328···漏极电极、330···漏极区域、331···源极区域、332···阱区域、334···源极区域、335···漏极区域。
Claims (12)
1.一种驱动电路,该驱动电路控制输出部,该输出部根据输入的第1控制信号与输出线的电压之间的电位差,切换是否对所述输出线提供电流,其特征在于,该驱动电路包括:
控制线,该控制线将所述第1控制信号传送到所述输出部;
低电位线,该低电位线施加有预定的基准电位;
第1连接切换部,该第1连接切换部根据第2控制信号来切换是否连接所述控制线和所述低电位线;及
切断部,该切断部在所述控制线与所述低电位线之间与所述第1连接切换部串联设置,基于所述低电位线的电位,切断所述控制线和所述低电位线。
2.如权利要求1所述的驱动电路,其特征在于,
所述切断部在所述低电位线的电位比第1阈值电位要高的情况下,与所述第2控制信号的值无关地切断所述控制线和所述低电位线。
3.如权利要求2所述的驱动电路,其特征在于,还包括:
高电位线,该高电位线施加有比所述第1阈值电位要高的高电位;及
前级控制部,该前级控制部设置在所述高电位线与所述低电位线之间,将所述高电位线和所述低电位线中的某一个的电位作为所述第2控制信号输入到所述第1连接切换部,
所述第1连接切换部具有在从所述前级控制部输入的电位比第2阈值电位要高的情况下成为导通状态的MOSFET。
4.如权利要求3所述的驱动电路,其特征在于,
所述前级控制部具有:
第1逆变器,该第1逆变器设置在所述高电位线与所述低电位线之间,根据输入的信号来选择所述高电位线和所述低电位线中的某一个的电位并进行输出;及
第2逆变器,该第2逆变器设置在所述高电位线与所述低电位线之间,根据所述第1逆变器的输出,选择所述高电位线和所述低电位线中的某一个的电位,并将该所述高电位线和所述低电位线中的某一个的电位作为所述第2控制信号输入到所述第1连接切换部的MOSFET,
所述切断部在所述第1逆变器的输出比所述第1阈值电位要高的情况下,切断所述控制线和所述低电位线。
5.如权利要求3所述的驱动电路,其特征在于,
所述前级控制部具有:
第1逆变器,该第1逆变器设置在所述高电位线与所述低电位线之间,根据输入的信号来选择所述高电位线和所述低电位线中的某一个的电位并进行输出;
第2逆变器,该第2逆变器设置在所述高电位线与所述低电位线之间,根据所述第1逆变器的输出,选择所述高电位线和所述低电位线中的某一个的电位,并将该所述高电位线和所述低电位线中的某一个的电位作为所述第2控制信号输入到所述第1连接切换部的MOSFET;及
第3逆变器,该第3逆变器设置在所述高电位线与所述低电位线之间,根据所述第2逆变器的输出,选择所述高电位线和所述低电位线中的某一个的电位,并将该所述高电位线和所述低电位线中的某一个的电位输入到所述切断部,
所述切断部在所述第3逆变器的输出比所述第1阈值电位要高的情况下,切断所述控制线和所述低电位线。
6.如权利要求3所述的驱动电路,其特征在于,
所述前级控制部具有:
第1逆变器,该第1逆变器设置在所述高电位线与所述低电位线之间,根据输入的信号来选择所述高电位线和所述低电位线中的某一个的电位并进行输出;
第2逆变器,该第2逆变器设置在所述高电位线与所述低电位线之间,根据所述第1逆变器的输出,选择所述高电位线和所述低电位线中的某一个的电位,并将该所述高电位线和所述低电位线中的某一个的电位作为所述第2控制信号输入到所述第1连接切换部的MOSFET;及
第3逆变器,该第3逆变器设置在所述高电位线与所述低电位线之间,根据向所述第1逆变器的输入,选择所述高电位线和所述低电位线中的某一个的电位,并将该所述高电位线和所述低电位线中的某一个的电位输入到所述切断部,
所述切断部在所述第3逆变器的输出比所述第1阈值电位要高的情况下,切断所述控制线和所述低电位线。
7.如权利要求3所述的驱动电路,其特征在于,还包括:
第2连接切换部,该第2连接切换部切换是否连接所述控制线和所述输出线;及
后级控制部,该后级控制部在所述前级控制部输出了比预定的第3阈值电位要高的电压的情况下,使所述第2连接切换部连接所述控制线和所述输出线。
8.如权利要求7所述的驱动电路,其特征在于,
所述后级控制部设置在所述高电位线与所述输出线之间,根据所述前级控制部输出的电压,选择所述高电位线和所述输出线中的某一个的电位,并将该所述高电位线和所述输出线中的某一个的电位输入到所述第2连接切换部。
9.如权利要求7或8所述的驱动电路,其特征在于,
所述前级控制部具有:
第1逆变器,该第1逆变器设置在所述高电位线与所述低电位线之间,根据输入的信号来选择所述高电位线和所述低电位线中的某一个的电位并进行输出;
第2逆变器,该第2逆变器设置在所述高电位线与所述低电位线之间,根据所述第1逆变器的输出,选择所述高电位线和所述低电位线中的某一个的电位,并将该所述高电位线和所述低电位线中的某一个的电位作为所述第2控制信号输入到所述第1连接切换部的MOSFET;
第3逆变器,该第3逆变器设置在所述高电位线与所述低电位线之间,根据所述第2逆变器的输出,选择所述高电位线和所述低电位线中的某一个的电位,并将该所述高电位线和所述低电位线中的某一个的电位输入到所述切断部;及
第4逆变器,该第4逆变器设置在所述高电位线与所述低电位线之间,根据所述第1逆变器的输出,选择所述高电位线和所述低电位线中的某一个的电位,并将该所述高电位线和所述低电位线中的某一个的电位输入到所述后级控制部,
所述切断部在所述第3逆变器的输出比所述第1阈值电位要高的情况下,切断所述控制线和所述低电位线。
10.如权利要求7或8所述的驱动电路,其特征在于,
所述前级控制部具有:
第1逆变器,该第1逆变器设置在所述高电位线与所述低电位线之间,根据输入的信号来选择所述高电位线和所述低电位线中的某一个的电位并进行输出;
第2逆变器,该第2逆变器设置在所述高电位线与所述低电位线之间,根据所述第1逆变器的输出,选择所述高电位线和所述低电位线中的某一个的电位,并将该所述高电位线和所述低电位线中的某一个的电位输入到所述第1连接切换部的MOSFET和所述后级控制部;及
第3逆变器,该第3逆变器设置在所述高电位线与所述低电位线之间,根据所述第2逆变器的输出,选择所述高电位线和所述低电位线中的某一个的电位,并将该所述高电位线和所述低电位线中的某一个的电位输入到所述切断部,
所述切断部在所述第3逆变器的输出比所述第1阈值电位要高的情况下,切断所述控制线和所述低电位线。
11.如权利要求1至10中任一项所述的驱动电路,其特征在于,
所述第1连接切换部具有配置在所述控制线与所述低电位线之间的n沟道MOSFET,
所述切断部具有配置在所述n沟道MOSFET与所述低电位线之间的p沟道MOSFET。
12.一种半导体装置,其特征在于,包括:
输出线;
输出部,该输出部根据输入的第1控制信号与所述输出线的电压之间的电位差,切换是否对所述输出线提供电流;及
权利要求1至11中任一项所述的驱动电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-163026 | 2019-09-06 | ||
JP2019163026A JP7342542B2 (ja) | 2019-09-06 | 2019-09-06 | ドライバ回路および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112468128A true CN112468128A (zh) | 2021-03-09 |
Family
ID=74833292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010742869.9A Pending CN112468128A (zh) | 2019-09-06 | 2020-07-29 | 驱动电路及半导体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11502676B2 (zh) |
JP (1) | JP7342542B2 (zh) |
CN (1) | CN112468128A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022002429A (ja) * | 2020-06-19 | 2022-01-06 | マツダ株式会社 | 車両用駆動システム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4682047A (en) * | 1985-08-29 | 1987-07-21 | Siemens Aktiengesellschaft | Complementary metal-oxide-semiconductor input circuit |
JPH0883909A (ja) | 1994-09-09 | 1996-03-26 | Mitsubishi Electric Corp | 半導体集積回路 |
JP5064905B2 (ja) | 2007-06-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2012137651A1 (ja) | 2011-04-04 | 2012-10-11 | ルネサスエレクトロニクス株式会社 | 電力用半導体装置 |
CN104065251B (zh) * | 2013-03-18 | 2017-03-15 | 意法半导体研发(上海)有限公司 | 具有受控栅极放电电流的驱动器电路 |
-
2019
- 2019-09-06 JP JP2019163026A patent/JP7342542B2/ja active Active
-
2020
- 2020-07-28 US US16/940,405 patent/US11502676B2/en active Active
- 2020-07-29 CN CN202010742869.9A patent/CN112468128A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20210075415A1 (en) | 2021-03-11 |
US11502676B2 (en) | 2022-11-15 |
JP2021044612A (ja) | 2021-03-18 |
JP7342542B2 (ja) | 2023-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107959492B (zh) | 用于驱动电子开关的方法和驱动电路及电子保险丝电路 | |
US10374593B2 (en) | Semiconductor device | |
TWI431898B (zh) | Power switching circuit | |
CN107924872B (zh) | 绝缘栅半导体装置 | |
US10432080B2 (en) | Driving device of semiconductor device | |
US7470957B2 (en) | Electrostatic discharge protection | |
US20190260371A1 (en) | Semiconductor Device | |
EP2071724A1 (en) | Power supply control circuit | |
US11271558B2 (en) | Smart electronic switch | |
CN108337922B (zh) | 半导体器件驱动电路及逆变器装置 | |
CN110785933A (zh) | 半导体开关元件的短路保护电路 | |
CN113826324A (zh) | 直流电压开关 | |
CN113785482A (zh) | 用于直流电压的保护开关装置 | |
JP2013172129A (ja) | パワーデバイス | |
CN112468128A (zh) | 驱动电路及半导体装置 | |
JP2008004728A (ja) | 半導体素子並びに半導体素子の寿命予測回路および寿命予測方法 | |
US10916539B2 (en) | Semiconductor device having a transistor portion that includes an output resistive portion | |
JP5360304B2 (ja) | 半導体装置 | |
US11329643B2 (en) | Driver circuit and semiconductor device | |
US20200091714A1 (en) | Semiconductor device | |
CN114184924A (zh) | 集成电路和半导体装置 | |
JP2007294513A (ja) | 半導体保護回路 | |
JP4710112B2 (ja) | 半導体装置 | |
US20230073508A1 (en) | Semiconductor device | |
JP7468126B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |