CN112462839B - 分段参数设置电路及设置方法 - Google Patents
分段参数设置电路及设置方法 Download PDFInfo
- Publication number
- CN112462839B CN112462839B CN201910864990.6A CN201910864990A CN112462839B CN 112462839 B CN112462839 B CN 112462839B CN 201910864990 A CN201910864990 A CN 201910864990A CN 112462839 B CN112462839 B CN 112462839B
- Authority
- CN
- China
- Prior art keywords
- module
- segmentation
- resistor
- setting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种分段参数设置电路及方法,包括:第一电阻,一端连接所述设置模块,另一端接地,用于调整所述设置模块输出的初始电压;第二电阻,一端连接所述设置模块的输出端,另一端接地;至少两个分段模块,串联于所述设置模块的输出端,基于所述设置模块输出的初始电压得到多个不同的分段电压并输出;分段参数产生模块,连接于设置模块及各分段模块的输出端,基于设置模块及各分段模块的输出信号得到相应的分段参数。基于第一电阻产生的初始电压得到多个不同的分段电压,并基于各分段电压得到对应的分段参数。本发明的分段参数设置电路及设置方法采用二极管串联分压设置分段,可以节省芯片内部面积,降低成本。
Description
技术领域
本发明涉及集成电路设计领域,特别是涉及一种分段参数设置电路及设置方法。
背景技术
通常在芯片的应用中需要外接元件来设置内部参数,如图1所示,外部电阻Rset’是芯片1外部设置的电阻,通过设置模块11在内部电阻R0’上产生一个电压Vo’,从而用于内部参数的设定,其中,电压Vo’是一个线性变化的电压。但是在有些应用中,我们不需要电压Vo’线性变化,而是需要分段进行设置,如图2所示,基于参考电压Ref1、Ref2…RefN进行分段,以此得到分段参数Out1Out2…OutN。
现有技术中通常采用比较器进行分段设置,如图3所示,包括第一比较器121、第二比较器122…第N比较器12N,电压Vo’与各参考电压Ref1、Ref2…RefN进行比较,并基于比较结果输出分段参数。但是,对于分段多的情况就需要多个比较器进行设置,比较器占用芯片面积比较大,会带来成本高的问题。
因此,如何在实现分段参数设置的基础上不占用大量芯片面积、减小成本,已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种分段参数设置电路及设置方法,用于解决现有技术中分段参数设置电路占用芯片面积大、成本高等问题。
为实现上述目的及其他相关目的,本发明提供一种分段参数设置电路,所述分段参数设置电路至少包括:
第一电阻,设置模块,第二电阻,至少两个分段模块及分段参数产生模块;
所述第一电阻的一端连接所述设置模块,另一端接地,用于调整所述设置模块输出的初始电压;
所述第二电阻的一端连接所述设置模块的输出端,另一端接地;
各分段模块串联于所述设置模块的输出端,基于所述设置模块输出的初始电压得到多个不同的分段电压并输出;
所述分段参数产生模块连接于所述设置模块及各分段模块的输出端,基于所述设置模块及各分段模块的输出信号得到相应的分段参数。
可选地,所述设置模块包括电流源,用于提供设定电流。
可选地,所述设置模块包括电压源,用于提供设定电压。
可选地,所述分段模块包括二极管单元及负载单元;所述二极管单元的正极作为所述分段模块的输入端,负极作为所述分段模块的输出端;所述负载单元的一端连接所述二极管单元的负极,另一端接地;其中,所述二极管单元包括一个二极管或两个以上同向串联的二极管。
更可选地,所述负载单元包括负载电阻,各负载电阻的一端连接所述二极管的负极,另一端接地。
更可选地,所述分段参数产生模块包括多个逻辑电平判断单元及逻辑控制单元;各逻辑电平判断单元分别接收所述设置模块及各分段模块的输出信号,将所述设置模块及各分段模块的输出信号与阈值电压进行比较以得到逻辑电平;所述逻辑控制单元连接各逻辑电平判断单元的输出端,基于各逻辑电平判断单元输出的逻辑电平得到对应的分段参数。
更可选地,所述逻辑电平判断单元包括NPN三极管,负载及反相器;所述NPN三极管的发射极接地,集电极经由所述负载连接电源,基极连接所述设置模块或所述分段模块的输出信号;所述反相器连接于所述NPN三极管的集电极。
可选地,所述第一电阻设置于芯片外部,所述设置模块、所述第二电阻及所述分段模块集成于所述芯片内部。
为实现上述目的及其他相关目的,本发明提供一种分段参数设置方法,基于上述分段参数设置电路,所述分段参数设置方法至少包括:
基于第一电阻产生对应的初始电压,基于所述初始电压得到多个不同的分段电压,并基于各分段电压得到对应的分段参数。
可选地,基于二极管的导通电压及逻辑比较的阈值电压设置各分段区间。
如上所述,本发明的分段参数设置电路及设置方法,具有以下有益效果:
本发明的分段参数设置电路及设置方法采用二极管串联分压设置分段,可以节省芯片内部面积,降低成本。
附图说明
图1显示为现有技术中的内部参数设置电路结构示意图。
图2显示为现有技术中的分段参数设置方法示意图。
图3显示为现有技术中的分段参数设置电路结构示意图。
图4显示为本发明的分段参数设置电路结构示意图。
图5显示为本发明的分段参数产生模块的结构示意图
图6显示为本发明的分段参数设置方法示意图。
元件标号说明
1 芯片
11 设置模块
121 第一比较器
122 第二比较器
12N 第N比较器
2 分段参数设置电路
21 设置模块
221 第一分段模块
222 第二分段模块
22N 第N分段模块
23 分段参数产生模块
230 逻辑控制单元
231 第一逻辑电平判断单元
232 第二逻辑电平判断单元
233 第三逻辑电平判断单元
23N+1 第N+1逻辑电平判断单元
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图4~图6。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图4~图5所示,本实施例提供一种分段参数设置电路2,所述分段参数设置电路2包括:
第一电阻Rset,设置模块21,第二电阻Ro,至少两个分段模块及分段参数产生模块23。
如图4所示,所述第一电阻Rset的一端连接所述设置模块21,另一端接地,用于调整所述设置模块21输出的初始电压Vo。
具体地,在本实施例中,所述第一电阻Rset为外置于芯片外的电阻,可基于需要设定所述第一电阻Rset的阻值,进而调整内部参数。在实际使用中,所述第一电阻Rset可根据需要设置在芯片内,不以本实施例为限。
如图4所示,所述设置模块21连接所述第一电阻Rset,基于所述第一电阻Rset产生对应的初始电压Vo。
具体地,作为本发明的一种实现方式,所述设置模块21包括电流源,用于提供设定电流,进而在所述第一电阻Rset上产生与所述第一电阻Rset的阻值对应的初始电压Vo。
具体地,作为本发明的另一种实现方式,所述设置模块21包括电压源,用于提供设定电压,通过所述第一电阻Rset的分压在所述设置模块21的输出端产生与所述第一电阻Rset的阻值对应的初始电压Vo。
需要说明的是,任意可产生与所述第一电阻Rset的阻值一一对应的电压值或电流值的电路均适用于本发明,不限于本实施。
如图4所示,所述第二电阻R2的一端连接所述设置模块21的输出端,另一端接地。
如图4所示,各分段模块串联于所述设置模块21的输出端,基于所述设置模块21输出的初始电压Vo得到多个不同的分段电压并输出。
具体地,在本实施例中,包括N级分段模块,N为不小于2的自然数,分别记为第一分段模块221、第二分段模块222…第N分段模块22N。所述第一分段模块221的输入端连接所述设置模块21的输出端,所述第一分段模块221的输出端连接所述第二分段模块222的输入端,所述第二分段模块222的输出端连接第三分段模块的输入端,依次类推,所述第N分段模块22N的输入端连接第N-1分段模块的输出端。分段模块的数量可根据需要进行设定。
更具体地,各分段模块包括二极管单元及负载单元,所述二极管单元的正极作为所述分段模块的输入端,负极作为所述分段模块的输出端;所述负载单元的一端连接所述二极管单元的负极,另一端接地。在本实施例中,各二极管单元均包括一个二极管,各负载单元均采用负载电阻,如图4所示,所述第一分段模块221包括第一二极管D1及第一负载电阻RL1,所述第一二极管D1的正极连接所述设置模块21的输出端,所述第一二极管D1的负极输出第一分段电压V1,所述第一负载电阻RL1的一端连接所述第一二极管D1的负极,另一端接地;所述第二分段模块222包括第二二极管D2及第二负载电阻RL2,所述第二二极管D2的正极连接所述第一分段模块221的输出端,所述第二二极管D2的负极输出第二分段电压V2,所述第二负载电阻RL2的一端连接所述第二二极管D2的负极,另一端接地;其它各分段模块的结构均相同,且依次串联,在此不一一赘述。
需要说明的是,所述二极管单元可包括两个以上同向串联的二极管,或其他器件,不限于本实施例。在本实施例中,各分段模块的结构均相同,在实际使用中,各分段模块的结构可以不同,不以本实施例为限。且各分段模块中二极管及负载电阻的参数可根据需要设定。所述负载单元的类型可根据需要设定,确保所述二极管在小电流状况下不导通即可,以此防止干扰的发生,在此不一一列举。
如图4所示,所述分段参数产生模块23连接于所述设置模块21及各分段模块的输出端,基于所述设置模块21及各分段模块的输出信号得到相应的分段参数PAM。
具体地,如图5所示,所述分段参数产生模块23包括多个逻辑电平判断单元(与所述设置模块21及各分段模块的输出信号一一对应)及逻辑控制单元230,各逻辑电平判断单元分别将所述设置模块21输出的初始电压Vo及各分段模块输出的分段电压与阈值电压Vth进行比较以得到逻辑电平Out0Out1…OutN。所述逻辑控制单元230连接各逻辑电平判断单元的输出端,基于各逻辑电平判断单元输出的逻辑电平得到对应的分段参数PAM。
更具体地,在本实施例中,所述分段参数产生模块23包括N+1个逻辑电平判断单元,分别记为第一逻辑电平判断单元231、第二逻辑电平判断单元232、第三逻辑电平判断单元233……第N+1逻辑电平判断单元23N+1。所述第一逻辑电平判断单元231包括第一NPN三极管Q0,第一负载R0及第一反相器not0,所述第一NPN三极管Q0的发射极接地,所述第一NPN三极管Q0的集电极经由所述负载R0连接电源VCC,所述第一NPN三极管Q0的基极连接所述设置模块21输出的初始电压Vo;所述第一反相器not0连接于所述第一NPN三极管Q0的集电极,输出逻辑电平Out0。所述第二逻辑电平判断单元232包括第二NPN三极管Q1,第二负载R1及第二反相器not1,连接关系与所述第一逻辑电平判断单元231相同,接收所述第一分段电压V1,输出逻辑电平Out1。依次可得,所述第三逻辑电平判断单元233~所述第N+1逻辑电平判断单元23N+1的结构与所述第一逻辑电平判断单元231均相同,在此不一一赘述。当各NPN三极管的基极电压大于阈值电压Vth(在本实施例中即为三极管的Vbe)时,相应的逻辑电平判断单元输出高电平。
需要说明的是,各逻辑电平判断单元的结构及阈值电压Vth可根据需要进行设定,任意可将所述设置模块21及各分段模块的输出信号转化为逻辑电平的电路结构均适用于本发明,在此不一一列举。
更具体地,所述逻辑控制单元230从各逻辑电平判断单元的输出端接收一组N+1位数据,并基于所述N+1位数据的不同数值产生对应的分段参数PAM,所述分段参数PAM为所需要的阶跃式(或分段式)的数值(比如电压、电流、或其他参数)。在本实施例中,所述N+1位数据对应N+2个状态,第一个状态各位均为0,后续状态从第一位至第N+1位逐次变为1,可对应N+2个分段参数PAM。各分段参数的数值及类型可根据需要进行设定。
需要说明的是,在本实施例中,所述设置模块21、所述第二电阻Ro、各分段模块及所述分段参数产生模块23内置于芯片内,以为芯片内的功能模块提供内部参数。
实施例二
如图6所示,本发明提供一种分段参数设置方法,所述分段参数设置方法至少包括:
基于第一电阻Rset产生对应的初始电压Vo,基于所述初始电压Vo得到多个不同的分段电压,并基于各分段电压得到对应的分段参数。
具体地,在本实施例中,以实施例一的分段参数设置电路为例。其中各分段模块均包括一个二极管及负载单元,各分段模块中二极管及负载单元的参数均相同;各逻辑电平判断单元的结构相同,参数也均相同。
具体地,如图4所示,本发明利用二极管正向导通需要一个导通电压VF及逻辑电平需要一个阈值电压Vth的特性,将二极管串联后来选通分段设置的参数。即,当前级二极管的输出端电压大于逻辑电平判断单元的阈值电压,则当前级逻辑电平为高电压;基于二极管的导通电压及逻辑比较的阈值电压设置各分段区间。N个分段模块,得到N个电压(V1~VN),N个电压与所述初始电压Vo一起(共N+1个电压)作为输入信号,进入分段参数产生模块23,通过N+1个逻辑电平判断单元(比如三极管Q0-QN)进行比较,得到N+2个状态(代码),再配合后续的逻辑控制单元以产生所需要的阶跃式(或分段式)的数值(比如电压、电流、或其他参数)。
如图4~图6所示,所述第一电阻Rset作用于所述设置模块21,得到对应的初始电压Vo。当Vo<Vth时,所述第一三极管Q0~所述第N+1三极管QN均不导通,逻辑电平Out0Out1…OutN为000…0(N+1位),经过逻辑控制单元后得到对应状态0的分段参数(比如电压、电流、或其他参数)。当Vth<Vo<VF+Vth时,V1<Vth,因此,所述第一三极管Q0导通,所述第二三极管Q1~所述第N+1三极管QN均不导通,逻辑电平Out0Out1…OutN为100…0(N+1位),经过逻辑控制单元后得到对应状态1(取最高位为1的状态)的分段参数(比如电压、电流、或其他参数)。当VF+Vth<Vo<2VF+Vth时,Vth<V1<VF+Vth,V2<Vth,因此,所述第一三极管Q0~所述第二三极管Q1导通,所述第三三极管Q2~所述第N+1三极管QN均不导通,逻辑电平Out0Out1…OutN为110…0(N+1位),经过逻辑控制单元后得到对应状态2(取最高位为1的状态)的分段参数(比如电压、电流、或其他参数)。依次类推,当N*VF+Vth<Vo时,逻辑电平Out0Out1…OutN为11…1(N+1位),经过逻辑控制单元后得到对应状态N+1(取最高位为1的状态)的分段参数(比如电压、电流、或其他参数)。其中,Vth为各逻辑电平判断单元的阈值电压,VF为各二极管的导通电压。
需要说明的是,各分段模块对应的导通电压VF及各逻辑电平判断单元对应的阈值电压Vth可根据需要进行设定,不以本实施例为限,各分段模块对应的导通电压VF及各逻辑电平判断单元对应的阈值电压Vth发生变化时,所述初始电压Vo的划分区间发生相应变化,本领域技术人员可基于本实施例所列举的实现方式对此进行适应性修改。
具体地,当所述第一电阻Rset的电阻值在设定区间内时,输出对应的逻辑电平Out0Out1…OutN,由此可实现分段参数的设置;设定阻值区间内的第一电阻Rset对应同一分段参数,可避免误差带来的影响。
综上所述,本发明提供一种分段参数设置电路及方法,包括:第一电阻,设置模块,第二电阻、至少两个分段模块及分段参数产生模块;所述第一电阻的一端连接所述设置模块,另一端接地,用于调整所述设置模块输出的初始电压;所述第二电阻的一端连接所述设置模块的输出端,另一端接地;各分段模块串联于所述设置模块的输出端,基于所述设置模块输出的初始电压得到多个不同的分段电压并输出;所述分段参数产生模块连接于所述设置模块及各分段模块的输出端,基于所述设置模块及各分段模块的输出信号得到相应的分段参数。基于第一电阻产生对应的初始电压,基于所述初始电压得到多个不同的分段电压并输出,并基于各分段电压得到对应的分段参数。本发明的分段参数设置电路及设置方法采用二极管串联分压设置分段,可以节省芯片内部面积,降低成本。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种分段参数设置电路,其特征在于,所述分段参数设置电路至少包括:
第一电阻,设置模块,第二电阻,至少两个分段模块及分段参数产生模块;
所述第一电阻的一端连接所述设置模块,另一端接地,用于调整所述设置模块输出的初始电压;
所述第二电阻的一端连接所述设置模块的输出端,另一端接地;
各分段模块串联于所述设置模块的输出端,基于所述设置模块输出的初始电压得到多个不同的分段电压并输出;所述分段模块包括二极管单元及负载单元;所述二极管单元的正极作为所述分段模块的输入端,负极作为所述分段模块的输出端;所述负载单元的一端连接所述二极管单元的负极,另一端接地;其中,所述二极管单元包括一个二极管或两个以上同向串联的二极管;
所述分段参数产生模块连接于所述设置模块及各分段模块的输出端,基于所述设置模块及各分段模块的输出信号得到相应的分段参数。
2.根据权利要求1所述的分段参数设置电路,其特征在于:所述设置模块包括电流源,用于提供设定电流。
3.根据权利要求1所述的分段参数设置电路,其特征在于:所述设置模块包括电压源,用于提供设定电压。
4.根据权利要求1所述的分段参数设置电路,其特征在于:所述负载单元包括负载电阻,各负载电阻的一端连接所述二极管的负极,另一端接地。
5.根据权利要求1所述的分段参数设置电路,其特征在于:所述分段参数产生模块包括多个逻辑电平判断单元及逻辑控制单元;各逻辑电平判断单元分别接收所述设置模块及各分段模块的输出信号,将所述设置模块及各分段模块的输出信号与阈值电压进行比较以得到逻辑电平;所述逻辑控制单元连接各逻辑电平判断单元的输出端,基于各逻辑电平判断单元输出的逻辑电平得到对应的分段参数。
6.根据权利要求5所述的分段参数设置电路,其特征在于:所述逻辑电平判断单元包括NPN三极管,负载及反相器;所述NPN三极管的发射极接地,集电极经由所述负载连接电源,基极连接所述设置模块或所述分段模块的输出信号;所述反相器连接于所述NPN三极管的集电极。
7.根据权利要求1所述的分段参数设置电路,其特征在于:所述第一电阻设置于芯片外部,所述设置模块、所述第二电阻及所述分段模块集成于所述芯片内部。
8.一种分段参数设置方法,采用如权利要求1~7任意一项所述的分段参数设置电路,其特征在于,所述分段参数设置方法至少包括:
基于第一电阻产生对应的初始电压,基于所述初始电压得到多个不同的分段电压,并基于各分段电压得到对应的分段参数。
9.根据权利要求8所述的分段参数设置方法,其特征在于:基于二极管的导通电压及逻辑比较的阈值电压设置各分段区间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910864990.6A CN112462839B (zh) | 2019-09-09 | 2019-09-09 | 分段参数设置电路及设置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910864990.6A CN112462839B (zh) | 2019-09-09 | 2019-09-09 | 分段参数设置电路及设置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112462839A CN112462839A (zh) | 2021-03-09 |
CN112462839B true CN112462839B (zh) | 2022-07-29 |
Family
ID=74807633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910864990.6A Active CN112462839B (zh) | 2019-09-09 | 2019-09-09 | 分段参数设置电路及设置方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112462839B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6111779A (en) * | 1998-05-07 | 2000-08-29 | Lg Semicon Co., Ltd. | Cell structure for low electric power static RAM |
CN103023506A (zh) * | 2013-02-16 | 2013-04-03 | 华东光电集成器件研究所 | 一种分段电流源dac电路 |
CN104052490A (zh) * | 2014-06-17 | 2014-09-17 | 中国电子科技集团公司第五十五研究所 | 一种可调的分段电流型dac电路 |
CN205142604U (zh) * | 2015-10-28 | 2016-04-06 | 四川新力光源股份有限公司 | 一种led芯片分段参数测量系统 |
CN107113111A (zh) * | 2014-12-23 | 2017-08-29 | 高通股份有限公司 | 具有分段确收信令的经缩短块确收 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4573413B2 (ja) * | 2000-09-07 | 2010-11-04 | ルネサスエレクトロニクス株式会社 | 差動出力回路 |
-
2019
- 2019-09-09 CN CN201910864990.6A patent/CN112462839B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6111779A (en) * | 1998-05-07 | 2000-08-29 | Lg Semicon Co., Ltd. | Cell structure for low electric power static RAM |
CN103023506A (zh) * | 2013-02-16 | 2013-04-03 | 华东光电集成器件研究所 | 一种分段电流源dac电路 |
CN104052490A (zh) * | 2014-06-17 | 2014-09-17 | 中国电子科技集团公司第五十五研究所 | 一种可调的分段电流型dac电路 |
CN107113111A (zh) * | 2014-12-23 | 2017-08-29 | 高通股份有限公司 | 具有分段确收信令的经缩短块确收 |
CN205142604U (zh) * | 2015-10-28 | 2016-04-06 | 四川新力光源股份有限公司 | 一种led芯片分段参数测量系统 |
Also Published As
Publication number | Publication date |
---|---|
CN112462839A (zh) | 2021-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1292540C (zh) | 开电复位电路和方法 | |
KR101940780B1 (ko) | 반도체 발광 소자를 적용한 조명 장치 | |
US8067956B2 (en) | Apparatus and method for calibrating on-die termination in semiconductor memory device | |
US9918367B1 (en) | Current source regulation | |
KR100776748B1 (ko) | 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법 | |
JP2019184333A (ja) | 電源電圧監視回路 | |
CN108429552B (zh) | 模数转换器和利用该模数转换器的半导体装置 | |
US8395520B2 (en) | Device for monitoring voltage of motherboard | |
US10964383B2 (en) | Memory driving device | |
CN112462839B (zh) | 分段参数设置电路及设置方法 | |
ES2558118T3 (es) | Circuito de control para reducir la interferencia electromagnética | |
CN101471655A (zh) | 电流型逻辑电路及其控制装置 | |
US20090128120A1 (en) | Reference voltage generation circuit, ad converter, da converter, and image processor | |
CN218162431U (zh) | 一种双向电平转换电路 | |
CN115604881A (zh) | 恒流控制电路与方法 | |
CN211180620U (zh) | 按键信号转换电路及按键控制系统 | |
CN1964151A (zh) | 具有由单触发脉冲信号操作的放电开关元件的电源装置 | |
CN102404909A (zh) | 用于生成三种模式信号的装置和方法 | |
CN113937987A (zh) | 恒定功率控制电路 | |
JP2008205976A (ja) | 多値検出回路 | |
US20110187444A1 (en) | Voltage trimming circuit of semiconductor memory apparatus | |
CN219643890U (zh) | 阶梯波产生电路、像素电路及显示装置 | |
RU2805495C2 (ru) | Триггерный логический элемент ИЛИ/ИЛИ-НЕ | |
CN114584121B (zh) | 低压复位电路 | |
CN112039504B (zh) | 一种pwm信号占空比调节电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |