CN112420824A - 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 - Google Patents
一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN112420824A CN112420824A CN202011448442.4A CN202011448442A CN112420824A CN 112420824 A CN112420824 A CN 112420824A CN 202011448442 A CN202011448442 A CN 202011448442A CN 112420824 A CN112420824 A CN 112420824A
- Authority
- CN
- China
- Prior art keywords
- type
- oxide layer
- layer
- buried
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 title claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 210000000746 body region Anatomy 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000008030 elimination Effects 0.000 claims 1
- 238000003379 elimination reaction Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 description 15
- 238000007254 oxidation reaction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种消除负阻效应的逆导型横向绝缘栅双极型晶体管，在N型漂移区上设有氧化层沟槽、第二氧化层埋层及第三氧化层埋层，所述氧化层沟槽位于N型缓冲层与阳极N型重掺杂区间，所述第二氧化层埋层及第三氧化层埋层沿所述晶体管横向设置于阳极N型重掺杂区的下方，在氧化层沟槽与第二氧化层埋层之间设有第一P型埋层。并且，所述第一P型埋层始自所述氧化层沟槽的边界且向所述晶体管边界延伸并至少到达与所述氧化层沟槽相邻的第二氧化层埋层的一端，第二氧化层埋层的另一端与晶体管边界之间留有N型漂移区的一部分，在氧化层沟槽内设有与阳极(A)相连接的阳极多晶硅栅且阳极多晶硅栅位于第一P型埋层的侧方位上。
Description
技术领域
本发明涉及功率半导体器件技术领域，是一种消除负阻效应的逆导型横向绝缘栅双极型晶体管。
背景技术
横向绝缘栅双极型晶体管(Lateral Insulated Gate Bipolar Transistor,LIGBT)是场效应晶体管(MOS)器件结构和双极型晶体管结构相结合产生的新型功率器件，它既有MOS器件易于集成，易于驱动的优点，又有双极型晶体管驱动电流能力强的特点，因此在功率半导体集成电路领域得到了广泛的应用。但是传统的LIGBT在关断期间存在严重的电流拖尾现象，这就使得器件关断速度变慢，关断损耗变大。同时在功率集成电路系统应用中，需要在LIGBT器件阳极和阴极两端并联额外的快恢复续流二极管，以确保电路系统的安全稳定，但是这大幅增加了电路系统的成本，因此具有体二极管的逆导型横向绝缘栅双极型晶体管(RC-LIGBT)成为目前的主流方案。为了解决上述问题，阳极短路型横向绝缘栅双极型晶体管(SA-LIGBT)应运而生,该结构内部集成了一个用于续流的体二极管，并且在关断期间提供电子抽取路径，进而提高关断速度。但是在提高关断速度的同时，由于存在与阳极直接相连的N型重掺杂区，器件导通时存在单极型和双极型两种导电模式，当漂移区发生电导调制效应时，产生严重的负阻现象。负阻效应在器件导通初期会引起较大的导通压降，增加了器件的导通损耗，同时如果RC-LIGBT的折回电压过大，在RC-LIGBT芯片并联使用时就会容易出现电流往单个芯片集中的问题，极大限制了RC-LIGBT在大功率领域的应用。为了消除负阻效应，分离的阳极短路型横向绝缘栅双极型晶体管(SSA-LIGBT)结构被提出，通过增加阳极N型重掺杂区和P型重掺杂区之间低掺杂的漂移区长度，增加了等效的短路电阻，进而抑制了负阻效应，但是其需要占用较大的尺寸面积且并不能完全消除负阻效应，同时增长的漂移区使储存的非平衡载流子增多，降低了器件的关断速度。而对于双栅控制横向绝缘栅双极型晶体管(DG-LIGBT)，虽然通过阳极栅负电压将部分N区反型成P区，增加了阳极P型重掺杂区的长度，进而抑制负阻效应，但是阳极栅需要额外的电路进行控制，因而增加了电路的成本。
因此，在不牺牲LIGBT关断速度的基础上来有效消除负阻效应成为功率半导体集成电路设计中需要亟待解决的问题。
发明内容
本发明针对上述问题，提出了一种消除负阻效应的逆导型横向绝缘栅双极型晶体管结构，用于抑制和消除传统RC-LIGBT的负阻效应。
本发明的技术方案如下：
一种消除负阻效应的逆导型横向绝缘栅双极型晶体管，包括P型衬底，在P型衬底上设有第一氧化层埋层，在第一氧化层埋层上设有N型漂移区，在N型漂移区上设有P型体区、场氧化层、N型缓冲层及阳极N型重掺杂区，所述P型体区和N型缓冲层分别位于场氧化层的两侧，N型缓冲层位于场氧化层与阳极N型重掺杂区之间，在P型体区上设有阴极P型重掺杂区和阴极N型重掺杂区，所述阴极P型重掺杂区和阴极N型重掺杂区连接并连接于阴极，在N型缓冲层上设有阳极P型重掺杂区，所述阳极P型重掺杂区与阳极N型重掺杂区连接并连接于阳极，在阴极P型重掺杂区、阴极N型重掺杂区、P型体区、场氧化层、N型缓冲层、阳极P型重掺杂区及阳极N型重掺杂区上设有二氧化硅氧化层，在二氧化硅氧化层内设有作为栅极G的多晶硅栅极且多晶硅栅极位于阴极N型重掺杂区与场氧化层间区域上方，在N型漂移区上设有氧化层沟槽、第二氧化层埋层及第三氧化层埋层，所述氧化层沟槽位于N型缓冲层与阳极N型重掺杂区间，所述第二氧化层埋层及第三氧化层埋层沿所述晶体管横向设置于阳极N型重掺杂区的下方，在氧化层沟槽与第二氧化层埋层之间设有第一P型埋层，并且，所述第一P型埋层始自所述氧化层沟槽的边界且向所述晶体管边界延伸并至少到达与所述氧化层沟槽相邻的第二氧化层埋层的一端，第二氧化层埋层的另一端与晶体管边界之间留有N型漂移区的一部分，在氧化层沟槽内设有与阳极相连接的阳极多晶硅栅且阳极多晶硅栅位于第一P型埋层的侧方位上；所述第三氧化层埋层位于第二氧化层埋层的下方，第三氧化层埋层的一端位于所述晶体管边界上，第三氧化层埋层的另一端与所述氧化层沟槽之间留有N型漂移区的一部分。
与现有技术相比，本发明结构具有如下优点：
1、本发明通过阻值可变的等效短路电阻在消除负阻效应的同时，可以提高器件的关断速度。在阳极电压较低时，此时器件处于单极导电模式，由于P型埋层和氧化层埋层的隔离作用，为了到达阳极N型重掺杂区，电子必须经过由P型埋层和氧化层埋层构成的曲折导电通道，通过调节P型埋层的厚度，可以使单极导电模式下的等效短路电阻阻值很大，使阳极P型重掺杂区和N型缓冲层构成的P+/N-buffer结更早开启，使器件更早从单极导电模式转换为双极导电模式，进而完全消除器件在导通初期产生的负阻效应。器件进入双极导电模式之后，随着阳极电压的增大，由于阳极多晶硅栅的作用，在P型埋层和氧化层沟槽的接触边界会形成电阻阻值较小的导电通道，此时电子可以沿着该阻值较小的导电通道和曲折导电通道到达阳极N型重掺杂区，由于存在两条电子导电通道，所以等效短路电阻可以看成一个可变小电阻和一个大电阻并联，所以阳极电压越大，等效短路电阻阻值越小。阻值越小的等效短路电阻降低了阳极P+/N-buffer结两端承受的电压，减小了注入N型漂移区的空穴数量，从而减少器件在关断时需要抽取的载流子的数目。因为导电通道的增多和抽取载流子数目的减少，所以有效地提高了器件的关断速度。
2、本发明结构与SSA-LIGBT相比具有更低的正向导通压降。在器件单极导电模式下，由于曲折导电通道的存在，本发明结构的等效短路电阻阻值很大，用来消除器件导通初期的负阻效应。在器件变为双极导电模式之后，由于阳极多晶硅栅的作用，随着阳极电压的逐渐增大，等效短路电阻的阻值越小，进而使器件整个导通电阻明显减低，因此降低了器件的正向导通压降。
3、本发明结构和SSA-LIGBT相比有效地缩短了器件的尺寸，进而降低了器件的制造成本。传统的SSA-LIGBT只有当阳极P型重掺杂区和阳极N型重掺杂区之间的横向距离足够大时，才能完全抑制负阻效应，这无疑会大大增加器件的尺寸面积，增加器件的制造成本。本发明结构通过P型埋层和氧化层埋层构成的曲折导电通道，在尺寸面积相对较小的情况下，可以获得阻值很大的等效短路电阻来抑制负阻效应，有效地降低了器件的尺寸面积和制造成本。
附图说明
图1所示为SSA-LIGBT结构图。
图2所示为本发明结构图。
图3所示为单极导电模式下电子电流流动路径示意图。
图4所示为双极导电模式下电子电流流动路径示意图。
图5所示为本发明结构和SSA-LIGBT正向导通特性图。
图6所示为本发明结构和SSA-LIGBT关断时在Y＝20μm截面处空穴浓度分布示意图。
图7所示为本发明结构和SSA-LIGBT关断特性对比图。
具体实施方式
下面结合附图，对本发明做详细说明。
一种消除负阻效应的逆导型横向绝缘栅双极型晶体管，包括P型衬底1，在P型衬底1上设有第一氧化层埋层2，在第一氧化层埋层2上设有N型漂移区3，在N型漂移区3上设有P型体区12、场氧化层8、N型缓冲层4及阳极N型重掺杂区6，所述P型体区12和N型缓冲层4分别位于场氧化层8的两侧，N型缓冲层4位于场氧化层8与阳极N型重掺杂区6之间，在P型体区12上设有阴极P型重掺杂区11和阴极N型重掺杂区13，所述阴极P型重掺杂区11和阴极N型重掺杂区13连接并连接于阴极C，在N型缓冲层4上设有阳极P型重掺杂区7，所述阳极P型重掺杂区7与阳极N型重掺杂区6连接并连接于阳极A，在阴极P型重掺杂区11、阴极N型重掺杂区13、P型体区12、场氧化层8、N型缓冲层4、阳极P型重掺杂区7及阳极N型重掺杂区6上设有二氧化硅氧化层9，在二氧化硅氧化层9内设有作为栅极G的多晶硅栅极10且多晶硅栅极10位于阴极N型重掺杂区13与场氧化层8间区域上方，在N型漂移区3上设有氧化层沟槽20、第二氧化层埋层15及第三氧化层埋层16，所述氧化层沟槽20位于N型缓冲层4与阳极N型重掺杂区6间，所述第二氧化层埋层15及第三氧化层埋层16沿所述晶体管横向设置于阳极N型重掺杂区6的下方，在氧化层沟槽20与第二氧化层埋层15之间设有第一P型埋层14，并且，所述第一P型埋层14始自所述氧化层沟槽20的边界且向所述晶体管边界延伸并至少到达与所述氧化层沟槽20相邻的第二氧化层埋层15的一端，第二氧化层埋层15的另一端与晶体管边界之间留有N型漂移区3的一部分，在氧化层沟槽20内设有与阳极A相连接的阳极多晶硅栅19且阳极多晶硅栅19位于第一P型埋层14的侧方位上；所述第三氧化层埋层16位于第二氧化层埋层15的下方，第三氧化层埋层16的一端位于所述晶体管边界上，第三氧化层埋层16的另一端与所述氧化层沟槽20之间留有N型漂移区3的一部分。在本实施例中，
在第三氧化层埋层16的下方设有第四氧化层埋层17，在第四氧化层埋层17的一端与氧化层沟槽20之间设有第二P型埋层18，并且，所述第二P型埋层18始自所述氧化层沟槽20的边界且向所述晶体管边界延伸并至少到达与所述第四氧化层埋层17的一端，第四氧化层埋层15的另一端与晶体管边界之间有N型漂移区3的一部分，参照图2，所述第二氧化层埋层15、所述第三氧化层埋层16和所述第四氧化层埋层17呈叉指排列，以使器件处于单极导电模式时，电子经过由P型埋层和氧化层埋层构成的长距离曲折导电通道；所述阳极多晶硅栅19在氧化层沟槽20内向下延伸并至少深及第四氧化层埋层17下表面位置，更具体的例子是，阳极多晶硅栅19深及第二P型埋层18下边界与氧化层沟槽20下边界之间的位置。
为了进一步消除负阻效应和提高器件关断速度，本实施例进一步采取以下措施：
所述第一P型埋层14向所述晶体管边界延伸并止于所述第二氧化层埋层15的另一端，以形成第一P型埋层14对第二氧化层埋层15的包裹；所述第二P型埋层18向所述晶体管边界延伸并止于所述第四氧化层埋层17的另一端，以形成第二P型埋层18对第四氧化层埋层17的包裹；
氧化层沟槽20的一个边界触及N型缓冲层4的边界，氧化层沟槽20的另一个边界触及阳极N型重掺杂区6的边界；
与所述阳极N型重掺杂区6的一侧相邻的氧化层沟槽20的边界距离与阳极N型重掺杂区6的另一侧相邻的N型漂移区3的边界10.0～11.0μm，所述氧化层沟槽20的深度为6.5～7.0μm，宽度为1.5～2.0μm；
所述阳极多晶硅栅19宽度为1.0～1.2μm，阳极多晶硅栅19与氧化层沟槽20的与阳极N型重掺杂区6相邻的同侧边界之间的距离0.05～0.08μm；
所述第一P型埋层14和第二P型埋层18的宽度为0.6～1.0μm。
下面结合附图对本发明做进一步说明。
本发明的工作原理：
当SSA-LIGBT器件处于正向导通状态时，器件的阴极端接低电位，衬底接低电位，栅极接高电位，阳极端接高电位。在阳极电压较低时，电子可以直接从阴极N型重掺杂区13经过栅极10下面的反型沟道，N型漂移区3、第二N型缓冲层流向阳极N型重掺杂区6,因此SSA-LIGBT在正向导通时不存在死区电压。此时较低的阳极电压并没有使阳极P型重掺杂区7和第一N型缓冲层4构成的P+/N-buffer结开启,阳极P型重掺杂区7没有向N型漂移区3注入空穴，因而在N型漂移区3中没有发生电导调制效应，器件处于单极型导通模式。随着阳极电压的增大，电子经过阳极P型重掺杂区7下方流向阳极N型重掺杂区6时，会在等效短路电阻上产生一定的电势差，当该电势差逐渐增大到使阳极P型重掺杂区7和第一N型缓冲层4构成的P+/N-buffer结开启时，阳极P型重掺杂区7开始向N型漂移区3注入空穴，此时N型漂移区3内发生电导调制效应，器件进入双极型导通模式。在器件从单极型导通模式切换至双极型导通模式的过程中会发生如图5所示的电压回跳现象，我们把这种电压回跳现象称为负阻效应。
本发明结构在处于正向导通时，器件的阴极端接低电位，衬底接低电位，阳极端接高电位，栅极接高电位。在阳极电压较小时，器件处于单极导电模式，第一P型埋层14及第二P型埋层18和氧化层沟槽20的接触边界没有形成阻值较小的电子导电通道，电子只能沿着第二P型埋层18，第三氧化层埋层17、第二氧化层埋层16、第二氧化层埋层15和第一P型埋层14构成的曲折导电通道到达阳极N型重掺杂区6，此时电子电流流动路径如图3所示。通过调节第一P型埋层14和第二P型埋层18的厚度，可以使单极导电模式下的等效短路电阻阻值很大，使阳极P型重掺杂区7和N型缓冲层4构成的P+/N-buffer结更早开启，使器件更早从单极导电模式转换为双极导电模式，进而完全消除器件在导通初期产生的负阻效应，如图5所示，和SSA-LIGBT相比，本发明结构完全消除了负阻效应。
在器件从单极导电模式转换为双极导电模式之后，随着阳极电压的增大，在第一P型埋层14以及第二P型埋层18与氧化层沟槽20的接触边界会形成阻值较小的电子导电通道，此时电子可以沿着氧化层沟槽20右边界的电子导电通道和曲折导电通道到达阳极N型重掺杂区6，此时电子电流流动路径如图4所示。由于存在两条电子导电通道，等效短路电阻可以看成一个可变小电阻和一个大电阻并联，所以阳极电压越大，等效短路电阻阻值越小。阻值越小的等效短路电阻降低了阳极P+/N-buffer结两端承受的电压，减小了注入N型漂移区3的空穴数量，导致N型漂移区3储存的非平衡载流子数量明显减少，图6是沿着器件纵坐标Y＝20μm所截取的空穴载流子分布示意图，本发明结构N型漂移区3中存贮的空穴载流子浓度相比SSA-LIGBT有了明显的降低，从而减少器件在关断时需要抽取的载流子的数目。因为导电通道的增多和抽取载流子数目的减少，所以有效地提高了器件的关断速度。本发明结构与SSA-LIGBT结构的关断特性对比图如图7所示，可以看出本发明结构具有更快的关断速度。
Claims (8)
1.一种消除负阻效应的逆导型横向绝缘栅双极型晶体管，包括P型衬底(1)，在P型衬底(1)上设有第一氧化层埋层(2)，在第一氧化层埋层(2)上设有N型漂移区(3)，在N型漂移区(3)上设有P型体区(12)、场氧化层(8)、N型缓冲层(4)及阳极N型重掺杂区(6)，所述P型体区(12)和N型缓冲层(4)分别位于场氧化层(8)的两侧，N型缓冲层(4)位于场氧化层(8)与阳极N型重掺杂区(6)之间，在P型体区(12)上设有阴极P型重掺杂区(11)和阴极N型重掺杂区(13)，所述阴极P型重掺杂区(11)和阴极N型重掺杂区(13)连接并连接于阴极(C)，在N型缓冲层(4)上设有阳极P型重掺杂区(7)，所述阳极P型重掺杂区(7)与阳极N型重掺杂区(6)连接并连接于阳极(A)，在阴极P型重掺杂区(11)、阴极N型重掺杂区(13)、P型体区(12)、场氧化层(8)、N型缓冲层(4)、阳极P型重掺杂区(7)及阳极N型重掺杂区(6)上设有二氧化硅氧化层(9)，在二氧化硅氧化层(9)内设有作为栅极G的多晶硅栅极(10)且多晶硅栅极(10)位于阴极N型重掺杂区(13)与场氧化层(8)间区域上方，其特征在于，在N型漂移区(3)上设有氧化层沟槽(20)、第二氧化层埋层(15)及第三氧化层埋层(16)，所述氧化层沟槽(20)位于N型缓冲层(4)与阳极N型重掺杂区(6)间，所述第二氧化层埋层(15)及第三氧化层埋层(16)沿所述晶体管横向设置于阳极N型重掺杂区(6)的下方，在氧化层沟槽(20)与第二氧化层埋层(15)之间设有第一P型埋层(14)，并且，所述第一P型埋层(14)始自所述氧化层沟槽(20)的边界且向所述晶体管边界延伸并至少到达与所述氧化层沟槽(20)相邻的第二氧化层埋层(15)的一端，第二氧化层埋层(15)的另一端与晶体管边界之间留有N型漂移区(3)的一部分，在氧化层沟槽(20)内设有与阳极(A)相连接的阳极多晶硅栅(19)且阳极多晶硅栅(19)位于第一P型埋层(14)的侧方位上；所述第三氧化层埋层(16)位于第二氧化层埋层(15)的下方，第三氧化层埋层(16)的一端位于所述晶体管边界上，第三氧化层埋层(16)的另一端与所述氧化层沟槽(20)之间留有N型漂移区(3)的一部分。
2.根据权利要求1所述的消除负阻效应的逆导型横向绝缘栅双极型晶体管，其特征在于，所述第一P型埋层(14)向所述晶体管边界延伸并止于所述第二氧化层埋层(15)的另一端，以形成第一P型埋层(14)对第二氧化层埋层(15)的包裹。
3.根据权利要求1或2所述的消除负阻效应的逆导型横向绝缘栅双极型晶体管，其特征在于，在第三氧化层埋层(16)的下方设有第四氧化层埋层(17)，在第四氧化层埋层(17)的一端与氧化层沟槽(20)之间设有第二P型埋层(18)，并且，所述第二P型埋层(18)始自所述氧化层沟槽(20)的边界且向所述晶体管边界延伸并至少到达与所述第四氧化层埋层(17)的一端，第四氧化层埋层(15)的另一端与晶体管边界之间有N型漂移区(3)的一部分，所述阳极多晶硅栅(19)在氧化层沟槽(20)内向下延伸并至少深及第四氧化层埋层(17)下表面位置。
4.根据权利要求3所述的消除负阻效应的逆导型横向绝缘栅双极型晶体管，其特征在于，所述第二P型埋层(18)向所述晶体管边界延伸并止于所述第四氧化层埋层(17)的另一端，以形成第二P型埋层(18)对第四氧化层埋层(17)的包裹。
5.根据权利要求1所述的消除负阻效应的逆导型横向绝缘栅双极型晶体管，其特征在于，氧化层沟槽(20)的一个边界触及N型缓冲层(4)的边界，氧化层沟槽(20)的另一个边界触及阳极N型重掺杂区(6)的边界。
6.根据权利要求1所述的消除负阻效应的逆导型横向绝缘栅双极型晶体管，其特征在于，与所述阳极N型重掺杂区(6)的一侧相邻的氧化层沟槽(20)的边界距离与阳极N型重掺杂区(6)的另一侧相邻的N型漂移区(3)的边界10.0～11.0μm，所述氧化层沟槽(20)的深度为6.5～7.0μm，宽度为1.5～2.0μm。
7.根据权利要求4所述的消除负阻效应的逆导型横向绝缘栅双极型晶体管，其特征在于，所述阳极多晶硅栅(19)宽度为1.0～1.2μm，阳极多晶硅栅(19)与氧化层沟槽(20)的与阳极N型重掺杂区(6)相邻的同侧边界之间的距离0.05～0.08μm，且阳极多晶硅栅(19)深及第二P型埋层(18)下边界与氧化层沟槽(20)下边界之间的位置。
8.根据权利要求4所述消除负阻效应的逆导型横向绝缘栅双极型晶体管，其特征在于，所述第一P型埋层(14)和第二P型埋层(18)的宽度为0.6～1.0μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011448442.4A CN112420824B (zh) | 2020-12-09 | 2020-12-09 | 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011448442.4A CN112420824B (zh) | 2020-12-09 | 2020-12-09 | 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420824A true CN112420824A (zh) | 2021-02-26 |
| CN112420824B CN112420824B (zh) | 2022-08-19 |
Family
ID=74776485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011448442.4A Active CN112420824B (zh) | 2020-12-09 | 2020-12-09 | 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420824B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080012043A1 (en) * | 2006-07-14 | 2008-01-17 | Cambridge Semiconductor Limited | Semiconductor device and method of operating a semiconductor device |
| CN101488526A (zh) * | 2009-02-27 | 2009-07-22 | 东南大学 | N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管 |
| US20110057230A1 (en) * | 2009-09-09 | 2011-03-10 | Florin Udrea | Lateral Insulated Gate Bipolar Transistors (LIGBTS) |
| CN204375755U (zh) * | 2015-02-12 | 2015-06-03 | 南京邮电大学 | 一种介质隔离与结隔离相结合的ligbt器件 |
| CN106847883A (zh) * | 2017-02-27 | 2017-06-13 | 电子科技大学 | 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法 |
| CN106992208A (zh) * | 2016-01-21 | 2017-07-28 | 重庆中科渝芯电子有限公司 | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 |
| CN110190113A (zh) * | 2019-05-16 | 2019-08-30 | 东南大学 | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 |
| CN110400840A (zh) * | 2019-08-06 | 2019-11-01 | 电子科技大学 | 一种抑制电压回折现象的rc-ligbt器件 |
| CN110504307A (zh) * | 2019-08-28 | 2019-11-26 | 重庆邮电大学 | 一种具有栅控集电极的sa-ligbt器件 |
| CN110571264A (zh) * | 2019-09-17 | 2019-12-13 | 重庆邮电大学 | 一种具有多通道电流栓的sa-ligbt器件 |
| CN111640785A (zh) * | 2020-06-12 | 2020-09-08 | 电子科技大学 | 一种具有多沟槽的ligbt器件 |
| CN111816699A (zh) * | 2020-08-31 | 2020-10-23 | 电子科技大学 | 一种具有自适应性的soi ligbt器件 |
-
2020
- 2020-12-09 CN CN202011448442.4A patent/CN112420824B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080012043A1 (en) * | 2006-07-14 | 2008-01-17 | Cambridge Semiconductor Limited | Semiconductor device and method of operating a semiconductor device |
| CN101488526A (zh) * | 2009-02-27 | 2009-07-22 | 东南大学 | N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管 |
| US20110057230A1 (en) * | 2009-09-09 | 2011-03-10 | Florin Udrea | Lateral Insulated Gate Bipolar Transistors (LIGBTS) |
| CN204375755U (zh) * | 2015-02-12 | 2015-06-03 | 南京邮电大学 | 一种介质隔离与结隔离相结合的ligbt器件 |
| CN106992208A (zh) * | 2016-01-21 | 2017-07-28 | 重庆中科渝芯电子有限公司 | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 |
| CN106847883A (zh) * | 2017-02-27 | 2017-06-13 | 电子科技大学 | 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法 |
| CN110190113A (zh) * | 2019-05-16 | 2019-08-30 | 东南大学 | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 |
| CN110400840A (zh) * | 2019-08-06 | 2019-11-01 | 电子科技大学 | 一种抑制电压回折现象的rc-ligbt器件 |
| CN110504307A (zh) * | 2019-08-28 | 2019-11-26 | 重庆邮电大学 | 一种具有栅控集电极的sa-ligbt器件 |
| CN110571264A (zh) * | 2019-09-17 | 2019-12-13 | 重庆邮电大学 | 一种具有多通道电流栓的sa-ligbt器件 |
| CN111640785A (zh) * | 2020-06-12 | 2020-09-08 | 电子科技大学 | 一种具有多沟槽的ligbt器件 |
| CN111816699A (zh) * | 2020-08-31 | 2020-10-23 | 电子科技大学 | 一种具有自适应性的soi ligbt器件 |
Non-Patent Citations (1)
| Title |
|---|
| LONG ZHANG 等: "A high current density SOI-LIGBT with Segmented Trenches in the Anode region for suppressing negative differential resistance regime", 《2015 IEEE 27TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & IC"S (ISPSD)》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420824B (zh) | 2022-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190113B (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| CN109768080B (zh) | 一种具有mos控制空穴通路的igbt器件 | |
| CN109427869B (zh) | 一种半导体器件 | |
| CN111816699B (zh) | 一种具有自适应性的soi ligbt器件 | |
| CN110400840B (zh) | 一种抑制电压回折现象的rc-ligbt器件 | |
| CN108122963B (zh) | 一种电势控制快速横向绝缘栅双极型晶体管 | |
| CN110491937B (zh) | 一种具有自偏置分离栅结构igbt | |
| CN108493241B (zh) | 一种具有内置jfet结构的igbt器件 | |
| CN107293585B (zh) | 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件 | |
| CN109065618B (zh) | 一种具有稳固短路承受能力的igbt | |
| CN111816698B (zh) | 一种集成有齐纳二极管和集电极pmos结构的功率器件 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| US11222891B2 (en) | Semiconductor device and semiconductor circuit | |
| CN113471290A (zh) | 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件 | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| JP2024015431A (ja) | 半導体装置 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN108766998B (zh) | 一种具有凹槽栅型jfet结构的igbt器件 | |
| CN108417622B (zh) | Igbt器件 | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| CN112420824B (zh) | 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 | |
| US20150187922A1 (en) | Power semiconductor device | |
| CN109888006B (zh) | 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| US9209287B2 (en) | Power semiconductor device | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |