CN111816699A - 一种具有自适应性的soi ligbt器件 - Google Patents
一种具有自适应性的soi ligbt器件 Download PDFInfo
- Publication number
- CN111816699A CN111816699A CN202010899021.7A CN202010899021A CN111816699A CN 111816699 A CN111816699 A CN 111816699A CN 202010899021 A CN202010899021 A CN 202010899021A CN 111816699 A CN111816699 A CN 111816699A
- Authority
- CN
- China
- Prior art keywords
- region
- collector
- zener diode
- groove
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000003044 adaptive effect Effects 0.000 claims abstract 2
- 230000000903 blocking effect Effects 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 5
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 229910005533 GaO Inorganic materials 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 229910003465 moissanite Inorganic materials 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 5
- 238000000605 extraction Methods 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明属于功率半导体技术领域，具体涉及一种具有自适应性的SOI LIGBT器件。相比传统结构，本发明在集电极端引入自适应性NMOS结构，发射极端引入齐纳二极管结构。正向导通时，集电极端NMOS沟道关闭，集电极端电子抽取路径被阻断而消除电压折回效应，而此时齐纳二极管反向偏置但并未击穿，不会抽取漂移区内存储的空穴，故新器件可获得低正向导通压降。关断过程中，随集电极电压上升，集电极NMOS沟道自适应性开启形成电子抽取路径，齐纳二极管则反向击穿导通以抽取发射极端空穴，二者共同加速器件关断以降低关断损耗。短路状态时，齐纳二极管反向击穿导通，可降低饱和电流密度以提高抗短路能力。因此，本发明具有更小的导通压降与关断损耗，更宽安全工作区。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种集成有齐纳二极管和集电极NMOS结构的具有自适应性的SOI LIGBT(Lateral Insulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)。
背景技术
绝缘栅双极型晶体管(IGBT)是一种栅控的双极导电器件，其栅控的特性使其具有输入阻抗高且易于驱动的优点，其双极导电能力使其易于实现低的导通压降和大的电流密度，十分适合应用于智能电网、轨道交通、工业控制等高压高功率电力电子技术领域。基于SOI技术的半导体器件易于实现全介质隔离，具有更低的泄漏电流和更小的寄生效应。
正向导通时LIGBT器件的漂移区内发生电导调制效应而储存有大量过剩载流子，有利于降低器件的正向导通压降(On-state voltage drop,Von)，但这在关断时会导致较长的拖尾电流，造成关断损耗(Turning off loss,Eoff)变大。同时，由于电导调制效应，沟道电阻的分压在IGBT正向导通压降中所占比例会增大。
为改善LIGBT器件关断损耗与导通压降之间的矛盾关系，文献(M.R.Simpson,P.A.Gough,F.I.Hshieh,et al.Anlysis of the lateral insulated gate transistor[C].IEEE International Electron Devices Meeting,Washington,1985,740-743)中提出了短路阳极结构，即在阳极P+区旁引入短接的阳极N+区，以此加速器件关断过程中抽取漂移区内存储的电子。但短路阳极结构导致器件在导通时存在由单极导电模式向双极导电模式转换所造成的snapback效应，降低了器件并联使用的可靠性。文献(N.K.Udugampola,R.A.McMahon,F.Udrea,et al.Analysis and design of the dual-gate inversionlayer emitter transistor[J].IEEE Transactions on Electron Devices,2005,52(1):99-105)提出了双栅反型层注入型LIGBT；正向导通时，该结构阳极栅相对于阳极加负电位，阳极栅下方的漂移区与N-buffer层表面则会形成与P+anode相连的空穴反型层，等效增大了P+anode的长度与阳极分布电阻，进而可抑制snapback现象；关断过程中，阳极栅与阳极短接，阳极栅下的空穴反型层消失，此时在短路阳极的作用下P+anode将停止向漂移区注入空穴，而N+anode则快速抽取漂移区内电子，从而加速器件关断并显著降低关断损耗值。但是，该结构需要引入额外的栅驱动控制电路，增加了器件设计成本与控制难度。
发明内容
针对上述问题，本发明提出一种具有自适应性的SOI LIGBT器件。
本发明的技术方案是：一种具有自适应性的SOI LIGBT器件，包括自下而上依次层叠设置的P型衬底1、绝缘介质层2、N漂移区3；所述N型漂移区3上层两端分别具有发射极结构和集电极结构；
所述的发射极结构包括第一P型阱区41、位于第一P型阱区41上层且依次排列的第一P+体接触区51、第一N+发射区61、第二N+发射区62、第二P+体接触区52、第三N+发射区63；所述的第一P+体接触区51、第二P+体接触区52、第一N+发射极区61、第二N+发射区62与第三N+发射区63的共同引出端为发射极；
所述集电极结构包括N型缓冲层9和P+集电极区54，所述P+集电极区54位于N型缓冲层9上层，P+集电极区54的引出端为集电极；
其特征在于，在所述第一P型阱区41的上层，还具有槽栅结构和齐纳二极管；
所述槽栅结构包括控制槽栅和阻挡槽栅，所述的控制槽栅由第一槽栅介质层72和位于第一槽栅介质层72中的第一槽栅多晶硅层71组成，所述的控制槽栅位于第一N+发射区61和第二N+发射区62之间，且沿器件垂直方向贯穿P阱区41后延伸入N漂移区3中，所述的控制槽栅的两侧分别与第一N+发射区61和第二N+发射区62接触；所述的阻挡槽栅由第二槽栅介质层74和位于第二槽栅介质层74中的第二槽栅多晶硅层73组成，所述的阻挡槽栅沿器件垂直方向贯穿P阱区41后延伸入N漂移区3中，所述的阻挡槽栅的一侧与所述的第三N+发射极区63接触，阻挡槽栅的另一侧与齐纳二极管接触；所述第一槽栅多晶硅层71与所述第二槽栅多晶硅层73的共同引出端为栅极；
所述齐纳二极管包括齐纳二极管P区81、齐纳二极管N区82和浮空电极83，所述齐纳二极管P区81位于所述齐纳二极管N区82上层一侧且齐纳二极管P区81与阻挡槽栅接触，所述的浮空电极83位于齐纳二极管N区82和P阱区41上表面，将P阱区41和齐纳二极管N区82短接，所述齐纳二极管P区81的引出端与发射极短接；
在齐纳二极管与集电极结构之间的N型漂移区3上层，还具有漂移区P型结构，所述漂移区P型结构包括顶层P型区10和P+电位区53，所述顶层P型区10的侧面与P阱区41接触，所述P+电位区53位于所述顶层P区10上层；
所述集电极结构为集电极NMOS结构，在N型缓冲层9中还具有第二P型阱区42、P+阱电位区55、N+集电极区64和集电极槽栅；所述集电极槽栅与P+集电极区54远离发射极一侧的侧面接触，集电极槽栅由第三槽栅介质层76和位于所述第三槽栅介质层76中的第三槽栅多晶硅层75组成；所述第二P型阱区42位于集电极槽栅远离发射极一侧侧面的N型缓冲层9上层，P+阱电位区55和N+集电极区64分别位于第二P型阱区42上层两端，其中N+集电极区64与集电极槽栅接触，第三槽栅多晶硅层75和N+集电极区64的引出端与集电极连接；P+阱电位区55的引出端与P+电位区53的引出端短接。
进一步的，所述器件采用的半导体材料为Si、SiC、SiGe、GaAs、GaO和GaN中的一种。
本发明的有益效果为，相对于传统LIGBT结构，本发明的集电极NMOS结构在不需要额外控制电路的情况下可有效提高器件的关断速度，降低关断损耗，且不会引入snapback现象；本发明中集成齐纳二极管会随集电极电压上升而自适应性的反向击穿导通，既保证器件可获得低的正向导通压降，也能降低器件饱和电流密度以提高器件抗短路能力，同时在关断过程中也为快速抽取漂移区内存储的空穴提供了额外通路，有利降低器件的关断损耗。
附图说明
图1为实施例1的结构示意图
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
如图1所示，本例的一种集成有齐纳二极管和集电极NMOS结构的SOI LIGBT器件。
本例的工作原理为：
新器件正向导通时，控制槽栅的两侧与阻挡槽栅靠近发射极一侧均有沟道，可提高器件沟道密度大，而且阻挡槽栅具有物理阻挡作用，可防止漂移区中存储的空穴通过发射极端第一P阱区41被第一P+体接触区51和第二P+体接触区52快速抽走，有利于提高漂移区载流子浓度和电流能力，以获得低导通压降导。而导通状态下集电极电压相对较低(通常只有几伏)，由于电导调制效应(低阻作用)，使得漂移区中P+电位区53与集电极之间电压差较小，而P+电位区53与P+阱电位区55短接，使得集电极与P+阱电位区55的电势差也较小(小于集电极NMOS结构的阈值电压)，无法在第二P阱区42中形成反型层，导致N+集电区64与N型缓冲层9之间的导电通路被阻断，器件无法进入单极导电模式，从而消除器件正向导通时的snapback效应。同理，由于导通状态下集电极电压相对较低，此时集成齐纳二极管处于反向偏置(但并未反向击穿)，集成齐纳二极管不能抽取漂移区内存储的空穴，保证器件漂移区内存储大量的载流子。因此，新器件导通状态下可获得低导通压降且消除snapback效应。
新器件关断过程中，随着集电极电压上升，集成齐纳二极管将自适应性的反向击穿导通，从而快速抽取漂移区内存储的空穴，加速器件关断以降低关断损耗；而当集电极电压进一步上升，使得集电极与P+阱电位区55的电势差也足够大，对应集电极NMOS沟道开启，使N+集电极区64与N型缓冲层9短接，进而P+集电极区54与N型缓冲层9几乎等电位短接，致使P+集电极区54停止向漂移区内注入空穴，漂移区内的电子也通过集电极NMOS沟道被N+集电极区64快速抽取，进一步加速器件关断并降低关断损耗。
正向阻断状态下，当集成齐纳二极管发生反向击穿，阻挡槽栅靠近集电极侧的第一P阱区41的电位将被箝位在齐纳二极管的击穿电压，这不仅可降低阻挡槽栅处的电场以避免槽栅底部拐角处提前击穿，也能降低器件密勒电容。
本发明的有益效果为，相对于传统LIGBT结构，本发明在不需要额外控制电路即可加速器件关断以降低关断损耗，消除snapback效应，并改善器件的抗短路能力，扩展器件安全工作区。
Claims (2)
1.一种具有自适应性的SOILIGBT器件，包括自下而上依次层叠设置的P型衬底(1)、绝缘介质层(2)、N漂移区(3)；所述N型漂移区(3)上层两端分别具有发射极结构和集电极结构；
所述的发射极结构包括第一P型阱区(41)、位于第一P型阱区(41)上层且依次排列的第一P+体接触区(51)、第一N+发射区(61)、第二N+发射区(62)、第二P+体接触区(52)、第三N+发射区(63)；所述的第一P+体接触区(51)、第二P+体接触区(52)、第一N+发射极区(61)、第二N+发射区(62)与第三N+发射区(63)的共同引出端为发射极；
所述集电极结构包括N型缓冲层(9)和P+集电极区(54)，所述P+集电极区(54)位于N型缓冲层(9)上层，P+集电极区(54)的引出端为集电极；
其特征在于，在所述第一P型阱区(41)的上层，还具有槽栅结构和齐纳二极管；
所述槽栅结构包括控制槽栅和阻挡槽栅，所述的控制槽栅由第一槽栅介质层(72)和位于第一槽栅介质层(72)中的第一槽栅多晶硅层(71)组成，所述的控制槽栅位于第一N+发射区(61)和第二N+发射区(62)之间，且沿器件垂直方向贯穿P阱区(41)后延伸入N漂移区(3)中，所述的控制槽栅的两侧分别与第一N+发射区(61)和第二N+发射区(62)接触；所述的阻挡槽栅由第二槽栅介质层(74)和位于第二槽栅介质层(74)中的第二槽栅多晶硅层(73)组成，所述的阻挡槽栅沿器件垂直方向贯穿P阱区(41)后延伸入N漂移区(3)中，所述的阻挡槽栅的一侧与所述的第三N+发射极区(63)接触，阻挡槽栅的另一侧与齐纳二极管接触；所述第一槽栅多晶硅层(71)与所述第二槽栅多晶硅层(73)的共同引出端为栅极；
所述齐纳二极管包括齐纳二极管P区(81)、齐纳二极管N区(82)和浮空电极(83)，所述齐纳二极管P区(81)位于所述齐纳二极管N区(82)上层一侧且齐纳二极管P区(81)与阻挡槽栅接触，所述的浮空电极(83)位于齐纳二极管N区(82)和P阱区(41)上表面，将P阱区(41)和齐纳二极管N区(82)短接，所述齐纳二极管P区(81)的引出端与发射极短接；
在齐纳二极管与集电极结构之间的N型漂移区(3)上层，还具有漂移区P型结构，所述漂移区P型结构包括顶层P型区(10)和P+电位区(53)，所述顶层P型区(10)的侧面与P阱区(41)接触，所述P+电位区(53)位于所述顶层P区(10)上层；
所述集电极结构为集电极NMOS结构，在N型缓冲层(9)中还具有第二P型阱区(42)、P+阱电位区(55)、N+集电极区(64)和集电极槽栅；所述集电极槽栅与P+集电极区(54)远离发射极一侧的侧面接触，集电极槽栅由第三槽栅介质层(76)和位于所述第三槽栅介质层(76)中的第三槽栅多晶硅层(75)组成；所述第二P型阱区(42)位于集电极槽栅远离发射极一侧侧面的N型缓冲层(9)上层，P+阱电位区(55)和N+集电极区(64)分别位于第二P型阱区(42)上层两端，其中N+集电极区(64)与集电极槽栅接触，第三槽栅多晶硅层(75)和N+集电极区(64)的引出端与集电极连接；P+阱电位区(55)的引出端与P+电位区(53)的引出端短接。
2.根据权利要求1所述的一种具有自适应性的SOI LIGBT器件，所述器件采用的半导体材料为Si、SiC、SiGe、GaAs、GaO和GaN中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010899021.7A CN111816699B (zh) | 2020-08-31 | 2020-08-31 | 一种具有自适应性的soi ligbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010899021.7A CN111816699B (zh) | 2020-08-31 | 2020-08-31 | 一种具有自适应性的soi ligbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111816699A true CN111816699A (zh) | 2020-10-23 |
| CN111816699B CN111816699B (zh) | 2021-05-14 |
Family
ID=72859314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010899021.7A Active CN111816699B (zh) | 2020-08-31 | 2020-08-31 | 一种具有自适应性的soi ligbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111816699B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420824A (zh) * | 2020-12-09 | 2021-02-26 | 东南大学 | 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 |
| CN112687681A (zh) * | 2020-12-29 | 2021-04-20 | 电子科技大学 | 一种具有集成nmos管的ligbt器件 |
| CN113066862A (zh) * | 2021-03-25 | 2021-07-02 | 电子科技大学 | 一种集成mos自适应控制soi ligbt |
| CN113078211A (zh) * | 2021-03-25 | 2021-07-06 | 电子科技大学 | 一种集成mos自适应控制soi ligbt |
| CN113707716A (zh) * | 2021-08-31 | 2021-11-26 | 电子科技大学 | 一种具有多浮空场板的自适应soi ligbt器件 |
| CN113707717A (zh) * | 2021-08-31 | 2021-11-26 | 电子科技大学 | 一种具有多浮空场板和集电极pmos结构的功率器件 |
| CN114614802A (zh) * | 2022-03-03 | 2022-06-10 | 电子科技大学 | 一种具有快速开启功能的GaN驱动器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6794689B1 (en) * | 1997-11-18 | 2004-09-21 | Robert Bosch Gmbh | High voltage semiconductor component |
| US20150035006A1 (en) * | 2011-06-08 | 2015-02-05 | Rohm Co., Ltd. | Manufacturing method of semiconductor device |
| CN107068744A (zh) * | 2017-05-11 | 2017-08-18 | 电子科技大学 | 一种横向绝缘栅双极型晶体管 |
| CN107623027A (zh) * | 2017-10-20 | 2018-01-23 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
| CN110504308A (zh) * | 2019-08-29 | 2019-11-26 | 电子科技大学 | 一种高速低损耗的多槽栅高压功率器件 |
-
2020
- 2020-08-31 CN CN202010899021.7A patent/CN111816699B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6794689B1 (en) * | 1997-11-18 | 2004-09-21 | Robert Bosch Gmbh | High voltage semiconductor component |
| US20150035006A1 (en) * | 2011-06-08 | 2015-02-05 | Rohm Co., Ltd. | Manufacturing method of semiconductor device |
| US20150380484A1 (en) * | 2011-06-08 | 2015-12-31 | Rohm Co., Ltd. | Semiconductor device and manufacturing method |
| CN107068744A (zh) * | 2017-05-11 | 2017-08-18 | 电子科技大学 | 一种横向绝缘栅双极型晶体管 |
| CN107623027A (zh) * | 2017-10-20 | 2018-01-23 | 电子科技大学 | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 |
| CN110504308A (zh) * | 2019-08-29 | 2019-11-26 | 电子科技大学 | 一种高速低损耗的多槽栅高压功率器件 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420824A (zh) * | 2020-12-09 | 2021-02-26 | 东南大学 | 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 |
| CN112420824B (zh) * | 2020-12-09 | 2022-08-19 | 东南大学 | 一种消除负阻效应的逆导型横向绝缘栅双极型晶体管 |
| CN112687681A (zh) * | 2020-12-29 | 2021-04-20 | 电子科技大学 | 一种具有集成nmos管的ligbt器件 |
| CN113066862A (zh) * | 2021-03-25 | 2021-07-02 | 电子科技大学 | 一种集成mos自适应控制soi ligbt |
| CN113078211A (zh) * | 2021-03-25 | 2021-07-06 | 电子科技大学 | 一种集成mos自适应控制soi ligbt |
| CN113707716A (zh) * | 2021-08-31 | 2021-11-26 | 电子科技大学 | 一种具有多浮空场板的自适应soi ligbt器件 |
| CN113707717A (zh) * | 2021-08-31 | 2021-11-26 | 电子科技大学 | 一种具有多浮空场板和集电极pmos结构的功率器件 |
| CN113707717B (zh) * | 2021-08-31 | 2023-09-15 | 电子科技大学 | 一种具有多浮空场板和集电极pmos结构的功率器件 |
| CN113707716B (zh) * | 2021-08-31 | 2023-09-15 | 电子科技大学 | 一种具有多浮空场板的自适应soi ligbt器件 |
| CN114614802A (zh) * | 2022-03-03 | 2022-06-10 | 电子科技大学 | 一种具有快速开启功能的GaN驱动器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111816699B (zh) | 2021-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111816699B (zh) | 一种具有自适应性的soi ligbt器件 | |
| CN111816698B (zh) | 一种集成有齐纳二极管和集电极pmos结构的功率器件 | |
| CN109427869B (zh) | 一种半导体器件 | |
| CN109768080B (zh) | 一种具有mos控制空穴通路的igbt器件 | |
| CN110400840B (zh) | 一种抑制电压回折现象的rc-ligbt器件 | |
| CN108122963B (zh) | 一种电势控制快速横向绝缘栅双极型晶体管 | |
| CN110277443B (zh) | 具有pnp穿通三极管的沟槽栅igbt器件 | |
| CN109065609B (zh) | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 | |
| US11081574B2 (en) | IGBT power device | |
| CN108493241B (zh) | 一种具有内置jfet结构的igbt器件 | |
| CN110416294B (zh) | 一种高耐压低损耗超结功率器件 | |
| CN110504308B (zh) | 一种高速低损耗的多槽栅高压功率器件 | |
| CN106920840B (zh) | 消除横向绝缘栅双极型晶体管拖尾电流的方法 | |
| CN111403385B (zh) | 一种具有内嵌肖特基二极管的rc-ligbt器件 | |
| CN113707716B (zh) | 一种具有多浮空场板的自适应soi ligbt器件 | |
| CN114823863B (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| CN111834450B (zh) | 一种集成齐纳二极管的soi ligbt器件 | |
| CN108122962B (zh) | 一种绝缘栅双极型晶体管 | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| CN112687681B (zh) | 一种具有集成nmos管的ligbt器件 | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 | |
| CN113707717B (zh) | 一种具有多浮空场板和集电极pmos结构的功率器件 | |
| CN115832035A (zh) | 一种自适应性高压低损耗功率器件 | |
| CN113066862B (zh) | 一种集成mos自适应控制soi ligbt | |
| CN115832036A (zh) | 一种自适应性高压低损耗功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |