CN112397561A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN112397561A
CN112397561A CN202011258312.4A CN202011258312A CN112397561A CN 112397561 A CN112397561 A CN 112397561A CN 202011258312 A CN202011258312 A CN 202011258312A CN 112397561 A CN112397561 A CN 112397561A
Authority
CN
China
Prior art keywords
layer
source drain
contact hole
source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011258312.4A
Other languages
English (en)
Other versions
CN112397561B (zh
Inventor
曹志浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011258312.4A priority Critical patent/CN112397561B/zh
Publication of CN112397561A publication Critical patent/CN112397561A/zh
Application granted granted Critical
Publication of CN112397561B publication Critical patent/CN112397561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种阵列基板及其制备方法、显示面板。阵列基板包括第一源漏极层、第二源漏极层和金属连接层,所述第一源漏极层包括第一源漏极走线,所述第二源漏极层包括第二源漏极走线,所述金属连接层包括金属桥接线和阳极,所述金属桥接线一端与所述第一源漏极走线连接的第一接触孔,所述金属桥接线另一端与所述第二源漏极走线连接的第二接触孔,所述阳极与所述源极或漏极连接的第三接触孔;其中,所述第一接触孔、第二接触孔和所述第三接触孔为一体成型结构。本申请实施例中设置不同位置的接触孔,使得金属桥接线两端能够连接第一源漏极走线与第二源漏极走线,满足双层走线以平衡阻抗,减少使用光罩,能够节约成本与提升产能。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域,尤其涉及阵列基板及其制备方法、显示面板。
背景技术
有机发光二极管(OLED,Organic Light Emitting Diode)由于其具有柔性,响应时间快,色域广,能耗低等特点得到很大的关注和发展。OLED由阳极、阴极以及阳极与阴极之间的一层或多层的有机材料构成,通过从阳极、阴极注入的空穴和电子在有机发光层复合形成激子,激子辐射跃迁发光。
在OLED显示面板的阵列基板设计制造领域,受限于OLED VDD均一性设计,很多高阶产品为了平衡VDD信号的均一性,一般在阵列基板中使用双层金属走线,但是双层金属走线意味着MASK数变多,会大大增加产品的生产成本和产品的生产周期。
发明内容
本申请实施例提供一种阵列基板及其制备方法、显示面板,以解决现有阵列基板制程中,光罩数目较多,生产成本高与产品周期长的问题。
本申请实施例提供一种阵列基板,包括基底、设置于所述基底上的第一源漏极层、设置于所述基底和所述第一源漏极层上且覆盖所述第一源漏极层的第一保护层、设置于所述第一保护层上的第二源漏极层、设置于所述第一保护层和所述第二源漏极层上且覆盖所述第二源漏极层的第二保护层以及设置于所述第二保护层上的金属连接层;
所述第一源漏极层包括第一源漏极走线,所述第二源漏极层包括第二源漏极走线;
所述第一源漏极走线上方设有穿过所述第一保护层和所述第二保护层的第一接触孔,所述第二源漏极走线上方设有穿过所述第二保护层的第二接触孔,所述金属连接层包括金属桥接线,所述金属桥接线一端穿过所述第一接触孔与所述第一源漏极走线连接,所述金属桥接线另一端穿过所述第二接触孔与所述第二源漏极走线连接。
在一些实施例中,所述金属连接层包括设置于所述第二保护层上的阳极,所述阳极和所述金属桥接线为一体成型结构。
在一些实施例中,所述第一源漏极层包括源极和漏极,所述源极或所述漏极上方设有穿过所述第一保护层和所述第二保护层的第三接触孔,所述阳极穿过所述第三接触孔与所述源极或所述漏极连接;
所述第一接触孔、第二接触孔和所述第三接触孔为一体成型结构。
在一些实施例中,所述第一源漏极走线在所述基底上的正投影与所述第二源漏极走线在所述基底上的正投影部分重叠。
在一些实施例中,所述基底包括衬底、设置于所述衬底上的缓冲层、设置于所述缓冲层上的有源层、设置所述缓冲层和所述有源层上且覆盖所述有源层的第一栅绝缘层、设置于所述第一栅绝缘层上且与所述有源层相对应的第一栅极、设置于所述第一栅绝缘层和所述第一栅极上且覆盖所述第一栅极的第二栅绝缘层、设置于所述第二栅绝缘层上且与所述有源层相对应的第二栅极、设置于所述第二栅绝缘层和所述第二栅极上且覆盖所述第二栅极的层间绝缘层以及设置于所述层间绝缘层上的第一源漏极层,所述源极和所述漏极与所述有源层连接。
在一些实施例中,所述第一保护层和所述第二保护层的材质为硅氧化物或氮氧化物。
本申请实施例提供一种阵列基板的制备方法,包括形成一基底,在所述基底上形成第一源漏极层,在所述基底和所述第一源漏极层上形成覆盖所述第一源漏极层的第一保护层,在所述第一保护层上形成第二源漏极层;
所述第一源漏极层包括第一源漏极走线,所述第二源漏极层包括第二源漏极走线;
在所述第一保护层和第二源漏极层上形成覆盖所述第二源漏极层的第二保护层,在所述第一源漏极走线上方形成穿过所述第一保护层和第二保护层的第一接触孔,在所述第二源漏极走线上方形成穿过所述第二保护层的第二接触孔;
在所述第二保护层上形成金属连接层,所述金属连接层包括金属桥接线,所述金属桥接线一端穿过所述第一接触孔与所述第一源漏极走线连接,所述金属桥接线另一端穿过所述第二接触孔与所述第二源漏极走线连接。
在一些实施例中,所述金属连接层包括设置于所述第二保护层上的阳极,所述阳极和所述金属桥接线为一体成型结构。
在一些实施例中,所述第一源漏极层包括源极和漏极,在所述源极或所述漏极上方形成穿过所述第一保护层和所述第二保护层的第三接触孔,所述阳极穿过所述第三接触孔与所述源极或所述漏极连接;
所述第一接触孔、第二接触孔和所述第三接触孔为一体成型结构。
本申请实施例提供一种显示面板,包括像素层和如前所述的阵列基板。
本申请公开了一种阵列基板及其制备方法、显示面板。本申请实施例中在保护层上设置不同位置的接触孔,使得金属桥接线两端能够连接第一源漏极走线与第二源漏极走线,满足双层走线以平衡阻抗,减少使用光罩,能够节约成本与提升产能。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的阵列基板的结构示意图。
图2为本申请实施例提供的阵列基板的另一结构示意图。
图3A-3D为本申请实施例提供的阵列基板制作过程的层级结构流程图。
图4为本申请实施例提供的阵列基板的制备方法的流程示意框图。
附图标记:
1-基底;10-衬底;11-缓冲层;12-有源层;13-第一栅绝缘层;14-第一栅极;15-第二栅绝缘层;16-第二栅极;17-层间绝缘层;2-第一源漏极层;21-第一源漏极走线;22-源极;23-漏极;3-第一保护层;4-第二源漏极层;5-第二保护层;6-金属连接层;61-金属桥接线;62-阳极;71-第一接触孔;72-第二接触孔;73-第三接触孔。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示,本申请实施例提供一种阵列基板,包括基底1、设置于所述基底1上的第一源漏极层2、设置于所述基底1和所述第一源漏极层2上且覆盖所述第一源漏极层2的第一保护层3、设置于所述第一保护层3上的第二源漏极层4、设置于所述第一保护层3和所述第二源漏极层4上且覆盖所述第二源漏极层4的第二保护层5,以及设置于所述第二保护层5上的金属连接层6;
所述第一源漏极层2包括第一源漏极走线21,所述第二源漏极层4包括第二源漏极走线41;
所述第一源漏极走线21上方设有穿过所述第一保护层3和第二保护层5的第一接触孔,所述第二源漏极走线41上方设有穿过所述第二保护层5的第二接触孔,所述金属连接层6包括金属桥接线61,所述金属桥接线61一端穿过所述第一接触孔与所述第一源漏极走线21连接,所述金属桥接线61另一端穿过所述第二接触孔与所述第二源漏极走线41连接。
在阵列基板上的第一保护层3和第二保护层5利用光罩蚀刻形成不同深浅的第一接触孔和第二接触孔,所述第一接触孔和第二接触孔相互错开布置,所述第一源漏极走线21和第二源漏极走线41利用穿过第一接触孔和第二接触孔的金属桥接线61而相互连接,形成上下走线的并联连接,所述第一源漏极走线21和第二源漏极走线41并联后的电阻值更小,有利于显示面板的整体发光均匀性。同时所述第一接触孔和所述第二接触孔可以为一体成型结构,相比于现有技术中多道光罩制程形成的第一源漏极走线21与第二源漏极走线41的双层走线结构,节省了一道光罩的使用,进而节约了成本,提升制造产能。
所述金属连接层6还包括设置于所述第二保护层上的阳极62,所述阳极62和所述金属桥接线61为一体成型结构。可以理解的是,设置于第二保护层5上的阳极62和所述金属桥接线61属于同层结构,其经过同一道制程而形成的一体成型结构,能够简化工艺流程,节省制备成本。
所述第一源漏极层2包括源极22和漏极23,所述源极22或所述漏极23上方设有穿过所述第一保护层3和第二保护层5的第三接触孔,所述阳极62穿过所述第三接触孔与所述源极22或所述漏极23连接;
所述第一接触孔、第二接触孔和所述第三接触孔为一体成型结构。
在所述第一保护层3和第二保护层5上光罩刻蚀第三接触孔,所述阳极62通过第三接触孔与所述源极22或漏极23连接,在所述金属连接层6上设置像素层,实现阵列基板与像素层的电连接,提供像素层发光所需的驱动电流。所述第一接触孔、第二接触孔和所述第三接触孔通过同一道制程而形成一体成型结构,实现了在一道光罩工艺下刻蚀出多个接触孔,节约了成本与提升产能。
所述第一源漏极走线21在所述基底1上的正投影与所述第二源漏极走线41在所述基底上1的正投影部分重叠。
可以理解的是,所述第一源漏极走线21与所述源极22或所述漏极23连接后,第二源漏极走线41通过金属搭接线61与第一源漏极走线21电连接,同时连接外部工作电压可以为阵列基板的薄膜晶体管提供电源信号;所述第一源漏极走线21和第二源漏极走线41在所述基底1的正投影方向有重叠部分,设定重叠部分能够增加走线的面积以减小所述第一源漏极走线21或所述第二源漏极走线41的电阻;双层走线并联后的并联结构的电阻小于所述第一源漏极走线21或所述第二源漏极走线41的电阻,所述第一源漏极走线21或所述第二源漏极走线41的电阻的减小,从而使得所述第一源漏极走线21和第二源漏极走线41并联后的结构的电阻尽可能的小,以尽可能的减小电压降,实现显示面板的显示效果更好。
如图2所示,本申请一实施例的阵列基板的结构示意图。
所述基底1包括衬底10、设置于所述衬底10上的缓冲层11、设置于所述缓冲层11上的有源层12、设置所述缓冲层11和所述有源层12上且覆盖所述有源层12的第一栅绝缘层13、设置于所述第一栅绝缘层13上且与所述有源层12相对应的第一栅极14、设置于所述第一栅绝缘层13和所述第一栅极14上且覆盖所述第一栅极14的第二栅绝缘层15、设置于所述第二栅绝缘层15上且与所述有源层12相对应的第二栅极16、设置于所述第二栅绝缘层15和所述第二栅极16上且覆盖所述第二栅极16的层间绝缘层17以及设置于所述层间绝缘层17上的第一源漏极层2,所述源极22和所述漏极23与所述有源层12连接。
所述有源层12上设置源极掺杂区和漏极掺杂区,设置穿过有源层12的源极掺杂区和漏极掺杂区上方多层结构的开孔,所述源极22和漏极23通过两侧开孔与有源层12对应的源极掺杂区和漏极掺杂区连接。所述阵列基板采用双栅极结构,双栅极结构相比单栅极结构具有更优的性能,如电子迁移率更高,开态电流较大、亚阈值摆幅更小、阈值电压的稳定性及均匀性更好、栅极偏压及照光稳定性更好等。优选地,所述衬底10包括第一聚酰亚胺层、设置于所述第一聚酰亚胺层的阻隔层以及设置所述阻隔层上的第二聚酰亚胺层。采用双层PI结构取代传统的玻璃基底或单层PI,能够实现显示面板的折叠和柔性显示,同时实现更好的弯折及水氧阻隔性能。
所述第一保护层3和所述第二保护层5的材质为硅氧化物或氮氧化物。第一保护层3和第二保护层5的材质选用硅氧化物或氮氧化物等无机物材料,相比于有机物作为平坦层的结构,选用硅氧化物或氮氧化物的保护层在光罩蚀刻形成过孔的过程中,蚀刻速率更稳定,制备的工艺过程控制更精准。
本申请实施例提供一种阵列基板的制备方法,如图4所示,包括以下步骤:
步骤S10:如图3A所示,形成一基底1,在所述基底1上形成第一源漏极层2,在所述基底1和所述第一源漏极层2上形成覆盖所述第一源漏极层2的第一保护层3,在所述第一保护层3上形成第二源漏极层4;
所述第一源漏极层2包括第一源漏极走线21、源极22和漏极23,所述第二源漏极层4包括第二源漏极走线41。
步骤S20:如图3B所示,在所述第一保护层3和第二源漏极层4上形成覆盖所述第二源漏极层4的第二保护层5。
步骤S30:如图3C所示,在所述第一源漏极走线21上方形成穿过所述第一保护层3和第二保护层5的第一接触孔71,在所述第二源漏极走线41上方形成穿过所述第二保护层5的第二接触孔72,在所述源极22或所述漏极23上方形成穿过所述第一保护层3和第二保护层5的第三接触孔73;所述第一接触孔71、第二接触孔72和所述第三接触孔73为一体成型结构。
步骤S40:如图3D所示,在所述第二保护层5上形成金属连接层6,所述金属连接层6包括金属桥接线61,所述金属桥接线61一端穿过所述第一接触孔71与所述第一源漏极走线21连接,所述金属桥接线61另一端穿过所述第二接触孔72与所述第二源漏极走线41连接;所述金属连接层6包括设置于所述第二保护层5上的阳极62,所述阳极62穿过所述第三接触孔73与所述源极22或所述漏极23连接,所述阳极62和所述金属桥接线61为一体成型结构。
可以理解的是,在阵列基板上的第一保护层3和第二保护层5利用光罩蚀刻形成不同深浅的第一接触孔71和第二接触孔72,所述第一接触孔71和第二接触孔72相互错开布置,所述第一源漏极走线21和第二源漏极走线414利用穿过第一接触孔71和第二接触孔72的金属桥接线61而相互连接,形成上下走线的并联连接,所述第一源漏极走线21和第二源漏极走线41并联后的电阻值更小,有利于显示面板的整体发光均匀性。所述第一接触孔71、第二接触孔72和所述第三接触孔73通过同一道制程形成一体成型结构,相比于现有技术中多道光罩制程形成的第一源漏极走线21与第二源漏极走线41的双层走线结构,节省了一道光罩的使用,进而节约了成本,提升制造产能。设置于第二保护层5上的阳极62和所述金属桥接线61属于同层结构,其经过同一道制程一体成型,能够简化工艺流程,节省成本;在所述第一保护层3和第二保护层5上光罩刻蚀第三接触孔73,所述阳极62通过第三接触孔73与所述源极22或漏极23连接,在所述金属连接层6上可设置像素层,实现阵列基板与像素层的电连接,提供像素层发光所需的驱动电流。第一保护层3和第二保护层5的材质可选用硅氧化物或氮氧化物等无机物材料,相比于有机物作为平坦层的结构,选用硅氧化物或氮氧化物的保护层在光罩蚀刻形成过孔的过程中,蚀刻速率更稳定,制备的工艺过程控制更精准。
本申请实施例还提供一种显示面板,所述显示面板包括像素层和如前任一实施例中所述的阵列基板。所述显示面板的具体结构请参考如前任一实施例中所述的阵列基板的实施例及图1-2,在此不再赘述。
本申请公开了一种阵列基板及其制备方法、显示面板。本申请实施例中在保护层上设置不同位置的接触孔,使得金属桥接线两端能够连接第一源漏极走线与第二源漏极走线,满足双层走线以平衡阻抗,减少使用光罩,能够节约成本与提升产能。
以上对本申请实施例所提供的一种阵列基板及其制备方法、显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板,其特征在于,包括基底、设置于所述基底上的第一源漏极层、设置于所述基底和所述第一源漏极层上且覆盖所述第一源漏极层的第一保护层、设置于所述第一保护层上的第二源漏极层、设置于所述第一保护层和所述第二源漏极层上且覆盖所述第二源漏极层的第二保护层以及设置于所述第二保护层上的金属连接层;
所述第一源漏极层包括第一源漏极走线,所述第二源漏极层包括第二源漏极走线;所述第一源漏极走线上方设有穿过所述第一保护层和所述第二保护层的第一接触孔,所述第二源漏极走线上方设有穿过所述第二保护层的第二接触孔,所述金属连接层包括金属桥接线,所述金属桥接线一端穿过所述第一接触孔与所述第一源漏极走线连接,所述金属桥接线另一端穿过所述第二接触孔与所述第二源漏极走线连接。
2.如权利要求1所述的阵列基板,其特征在于,所述金属连接层包括设置于所述第二保护层上的阳极,所述阳极和所述金属桥接线为一体成型结构。
3.如权利要求2所述的阵列基板,其特征在于,所述第一源漏极层还包括源极和漏极,所述源极或所述漏极上方设有穿过所述第一保护层和所述第二保护层的第三接触孔,所述阳极穿过所述第三接触孔与所述源极或所述漏极连接;
所述第一接触孔、第二接触孔和所述第三接触孔为一体成型结构。
4.如权利要求3所述的阵列基板,其特征在于,所述第一源漏极走线在所述基底上的正投影与所述第二源漏极走线在所述基底上的正投影部分重叠。
5.如权利要求3所述的阵列基板,其特征在于,所述基底包括衬底、设置于所述衬底上的缓冲层、设置于所述缓冲层上的有源层、设置所述缓冲层和所述有源层上且覆盖所述有源层的第一栅绝缘层、设置于所述第一栅绝缘层上且与所述有源层相对应的第一栅极、设置于所述第一栅绝缘层和所述第一栅极上且覆盖所述第一栅极的第二栅绝缘层、设置于所述第二栅绝缘层上且与所述有源层相对应的第二栅极、设置于所述第二栅绝缘层和所述第二栅极上且覆盖所述第二栅极的层间绝缘层以及设置于所述层间绝缘层上的第一源漏极层,所述源极和所述漏极与所述有源层连接。
6.如权利要求1所述的阵列基板,其特征在于,所述第一保护层和所述第二保护层的材质为硅氧化物或氮氧化物。
7.一种阵列基板的制备方法,其特征在于,所述方法包括:
形成一基底,在所述基底上形成第一源漏极层,在所述基底和所述第一源漏极层上形成覆盖所述第一源漏极层的第一保护层,在所述第一保护层上形成第二源漏极层;
所述第一源漏极层包括第一源漏极走线,所述第二源漏极层包括第二源漏极走线;
在所述第一保护层和第二源漏极层上形成覆盖所述第二源漏极层的第二保护层,在所述第一源漏极走线上方形成穿过所述第一保护层和所述第二保护层的第一接触孔,在所述第二源漏极走线上方形成穿过所述第二保护层的第二接触孔;
在所述第二保护层上形成金属连接层,所述金属连接层包括金属桥接线,所述金属桥接线一端穿过所述第一接触孔与所述第一源漏极走线连接,所述金属桥接线另一端穿过所述第二接触孔与所述第二源漏极走线连接。
8.如权利要求7所述的阵列基板的制备方法,其特征在于,所述金属连接层包括设置于所述第二保护层上的阳极,所述阳极和所述金属桥接线为一体成型结构。
9.如权利要求8所述的阵列基板的制备方法,其特征在于,所述第一源漏极层还包括源极和漏极,在所述源极或所述漏极上方形成穿过所述第一保护层和所述第二保护层的第三接触孔,所述阳极穿过所述第三接触孔与所述源极或所述漏极连接;
所述第一接触孔、第二接触孔和所述第三接触孔为一体成型结构。
10.一种显示面板,其特征在于,所述显示面板包括像素层和如权利要求1至6中任一项所述的阵列基板。
CN202011258312.4A 2020-11-12 2020-11-12 阵列基板及其制备方法、显示面板 Active CN112397561B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011258312.4A CN112397561B (zh) 2020-11-12 2020-11-12 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011258312.4A CN112397561B (zh) 2020-11-12 2020-11-12 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN112397561A true CN112397561A (zh) 2021-02-23
CN112397561B CN112397561B (zh) 2022-10-04

Family

ID=74600656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011258312.4A Active CN112397561B (zh) 2020-11-12 2020-11-12 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN112397561B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170125500A1 (en) * 2015-11-03 2017-05-04 Samsung Display Co., Ltd. Thin film transistor array substrate, method of manufacturing the same, and organic light-emitting display
CN111463243A (zh) * 2020-04-09 2020-07-28 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
WO2020168619A1 (zh) * 2019-02-18 2020-08-27 武汉华星光电半导体显示技术有限公司 一种oled显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170125500A1 (en) * 2015-11-03 2017-05-04 Samsung Display Co., Ltd. Thin film transistor array substrate, method of manufacturing the same, and organic light-emitting display
WO2020168619A1 (zh) * 2019-02-18 2020-08-27 武汉华星光电半导体显示技术有限公司 一种oled显示面板
CN111463243A (zh) * 2020-04-09 2020-07-28 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
CN112397561B (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
CN110114885B (zh) 显示基板及其制备方法、显示面板
US10916609B2 (en) Array substrate and method for manufacturing array substrate
US11903272B2 (en) Display substrate, display panel and display apparatus
JP5067999B2 (ja) アクティブマトリクス表示装置及びその製造方法
KR101699911B1 (ko) 유기 발광 표시 장치
CN109326624B (zh) 像素电路、其制造方法及显示装置
KR101781506B1 (ko) 유기전계 발광소자용 기판
US8896044B1 (en) Organic light emitting diode display
US11355568B2 (en) Organic light emitting diode display device
CN108091673B (zh) 像素结构及其制造方法、显示装置
KR101232549B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
CN100477129C (zh) 薄膜晶体管、有机电致发光显示元件及其制造方法
KR20070071083A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
CN102708800A (zh) 一种有源矩阵有机发光二极管背板单元像素电路
CN204289455U (zh) 有机发光二极管显示装置
CN104505397B (zh) 电激发光显示面板的像素结构及其制作方法
CN112397561B (zh) 阵列基板及其制备方法、显示面板
CN113327546A (zh) 显示基板及其制作方法、显示装置
KR100499510B1 (ko) 유기 el디스플레이 패널의 제조방법
JP2019153569A5 (zh)
US7208760B2 (en) Active matrix electroluminescent display devices, and their manufacture
CN210349837U (zh) 一种阵列基板、显示面板及显示装置
CN204289456U (zh) 有机发光二极管显示装置
CN108364956B (zh) 一种显示基板及其制造方法、显示器件
CN115004374A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant