CN112397119B - 用于基于位置设置存储器的操作参数的设备和方法 - Google Patents

用于基于位置设置存储器的操作参数的设备和方法 Download PDF

Info

Publication number
CN112397119B
CN112397119B CN202010775986.5A CN202010775986A CN112397119B CN 112397119 B CN112397119 B CN 112397119B CN 202010775986 A CN202010775986 A CN 202010775986A CN 112397119 B CN112397119 B CN 112397119B
Authority
CN
China
Prior art keywords
memory
circuit
code
code signal
location information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010775986.5A
Other languages
English (en)
Other versions
CN112397119A (zh
Inventor
E·杜赖
Q·R·霍尔顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112397119A publication Critical patent/CN112397119A/zh
Application granted granted Critical
Publication of CN112397119B publication Critical patent/CN112397119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本发明公开用于基于位置设置存储器的操作参数的设备和方法。所述操作参数可包含输入/输出电路的操作参数。举例来说，操作参数可针对输出驱动器电路阻抗、用于输入接收器电路的均衡、终端阻抗，以及其它。位置信息提供给存储器装置并且用于设置所述操作参数。在一些实例中，可基于所述位置信息使标称操作参数设置偏移，进而根据位置来定制所述存储器装置的所述操作参数。所述位置信息可为基于存储器模块位置的位置的存储器插槽地址。所述位置信息可与子系统内的存储器装置的位置有关。在一些实例中，所述位置信息可提供给存储器装置的未使用的端子，例如未使用的数据端子。

Description

用于基于位置设置存储器的操作参数的设备和方法
技术领域
本申请案涉及半导体存储器，特点来说，涉及用于基于位置设置存储器的操作参数的设备和方法。
背景技术
半导体存储器在许多电子系统中用于存储稍后可检索的数据。随着越来越需要电子系统更快、具有更大数据容量和额外特征，已不断地开发可更快地进行存取、存储更多数据并包含新特征的半导体存储器以便满足变化的需求。开发每一代的半导体存储器都以改进电子系统中的存储器的性能为目的。
通常通过为存储器提供命令和地址信号以及时钟信号来控制半导体存储器。各种信号可由例如存储器控制器提供。命令和地址信号包含存储器命令和存储器地址，其控制半导体存储器在对应于存储器地址的存储器位置处执行各种存储器操作，例如从存储器检索数据的读取操作，以及将数据存储到存储器的写入操作。可在控制器和存储器之间以相对于时钟信号(例如系统时钟信号CK_t和CK_c)中的一或多个的已知定时提供读取数据和写入数据。
为了接收和提供用于最优性能的各种信号，存储器可执行校准操作，且相应地设置与存储器的各种电路的操作相关的操作参数。耦合到存储器的存储器控制器可提供各种命令以致使存储器执行校准操作并且设置操作参数。
然而，由于设置较多操作参数并且校准操作需要更长时间，因此有较大负担置于存储器控制器上。此外，当与多个存储器一起操作，例如存取包含数个存储器模块的存储器时，微调存储器的操作参数的能力受到限制，所述数个存储器模块中的每一个包含多个存储器装置。举例来说，在这类存储器中，存储器模块可位于距存储器控制器不同的距离处。因此，不同存储器模块(和相应模块上的存储器装置)中的每一个可在不同操作条件，例如不同信号线路阻抗、不同定时和电压条件等下操作。在具有高时钟速度和相对低电压的系统中，存储器性能可基于存储器模块/存储器装置相对于存储器控制器的位置而显著地变化。
虽然校准操作和设置操作参数相应地缓解存储器模块上的性能差异的一些方面，但适应这类宽范围的操作条件(例如，归因于存储器模块/存储器装置的不同位置)仍可引起非最优存储器性能。
发明内容
根据本申请案的方面，提供一种设备。所述设备包括：存储器总线，其包含多个信号线；存储器控制器，其耦合到所述存储器总线且被配置成将控制信息提供到所述存储器总线；多个存储器模块，其耦合到所述存储器总线且被配置成从所述存储器控制器接收所述控制信息，所述多个存储器模块中的每一个包含被配置成接收指示相应存储器模块的位置的位置信息的多个存储器装置，存储器模块的所述多个存储器装置中的每一个包含被配置成基于操作参数进行操作的输入/输出电路并且另外包含被配置成设置用于所述输入/输出电路的操作参数的代码逻辑电路，其中用于所述输入/输出电路的所述操作参数至少部分地基于用于所述相应存储器模块的所述位置信息。
根据本申请案的另一方面，提供一种设备。所述设备包括：存储器，其被配置成耦合到存储器总线，所述存储器包含多个存储器模块，所述多个模块中的每一个包含多个存储器装置，所述多个存储器装置中的每一个包括：存储器单元阵列，其包含被配置成存储数据的多个存储器单元；和输入/输出电路，其被配置成将数据提供到所述存储器单元阵列且进一步被配置成从所述存储器单元阵列接收数据，所述输入/输出电路包含代码逻辑电路，所述代码逻辑电路被配置成接收指示位置的信息并且基于所述位置信息提供代码信号以用于设置所述输入/输出电路的操作参数。
根据本申请案的又一方面，提供一种方法。所述方法包括：在存储器装置位置处接收指示位置的信息；和提供用于设置输入/输出电路的操作参数的代码信号，其中基于所述位置信息来调整基础代码信号以提供所述代码信号。
附图说明
图1是根据本公开的实施例的设备的框图。
图2是包含存储器控制器10和存储器插槽的设备的布局图。
图3是根据本公开的实施例的半导体装置的框图。
图4是根据本公开的实施例的输出驱动器电路的框图。
图5是根据本公开的实施例的阻抗码逻辑电路的框图。
图6是根据本公开的实施例的输入接收器电路的框图。
图7是根据本公开的实施例的均衡码逻辑电路的框图。
图8是根据本公开的实施例的终端电路的示意图。
图9是根据本公开的实施例的终端码逻辑电路的框图。
图10A和10B是根据本公开的实施例的存储器模块的图式。
图11是根据本公开的实施例的模式寄存器和位置解码器电路的框图。
图12是根据本公开的实施例的位置信息值和对应位置的图式。
具体实施方式
下文阐述某些细节以提供对本公开的各种实施例的实例的充分理解。然而，所属领域的技术人员将明白，可在没有这些具体细节的情况下实践本文中所描述的实例。此外，本文中所描述的本公开的特定实例不应解释为将本公开的范围限于这些特定实例。在其它情况下，尚未详细展示众所周知的电路、控制信号、定时协议和软件操作，以免不必要地混淆本公开的实施例。另外，例如“耦合(couples和coupled)”的术语意指两个组件可直接或间接电耦合。间接耦合可暗指两个组件通过一或多个中间组件耦合。
本公开的实施例包含(至少部分地)基于位置信息设置存储器的操作参数的实例。举例来说，在本公开的一些实施例中，基于与其中包含存储器的存储器模块的位置相关联的位置信息，设置存储器的操作参数。存储器模块的位置可相对于另一装置，例如存储器控制器、处理单元等。存储器模块的位置可由提供给存储器模块的位置信息指示。在一些实施例中，位置信息是插槽地址。
在本公开的一些实施例中，基于与包含在存储器模块中的存储器的位置相关联的位置信息，设置存储器的操作参数。存储器的位置可相对于存储器模块的区，例如上部行区、下部行区、左侧区、右侧区等。位置信息可提供给存储器模块上的存储器并且用以设置相应操作参数。
在本公开的一些实施例中，基于编程于存储器中的位置信息，设置存储器的操作参数。举例来说，在本公开的一些实施例中，位置信息可编程于包含在存储器中的模式寄存器中。存储器相应地使用所编程的位置信息设置操作参数。位置信息可由存储器控制器提供。
本公开的实施例不互斥。不意图使所描述的本公开的实施例的实例受限于提供的具体细节。在不脱离本公开的范围的情况下，本公开的一个实施例的特征和/或配置可与本公开的其它实施例的特征和配置组合。
可基于位置信息设置的操作参数的实例包含与信号输出输入和输出相关联的参数，例如输出驱动器阻抗、输入接收器阻抗、裸片上终端、用于数据接收器电路的均衡。也可基于位置信息设置其它操作参数。
基于位置信息，相应地调整操作参数。可为存储器模块的存储器装置上的代码逻辑电路提供位置信息(例如，经解码位置信息)。基于位置信息，代码逻辑电路提供内部控制信号以相应地设置操作参数。在本公开的一实施例中，代码逻辑电路包含查找表，其包含操作参数信息。可根据位置信息存取所述操作参数信息。所述操作参数信息供代码逻辑电路用以提供内部控制信号。
在实例实施例中，代码逻辑电路通过调整标称内部控制信号提供内部控制信号。注意，这是提供内部控制信号的特定方法且内部控制信号不限于基于标称内部控制信号。举例来说，代码逻辑电路可基于查找表的操作参数信息提供内部控制信号。本公开的各种实例实施例可被描述为基于调整标称内部控制信号提供内部控制信号。然而，本公开的范围不限于以此方式提供内部控制信号。
图1是根据本公开的实施例的设备100的框图。设备100包含存储器110和存储器控制器10。存储器控制器10通过存储器总线20耦合到存储器110。存储器总线包含用于在存储器控制器10和存储器110之间传送信息的信号线。举例来说，存储器总线20可包含用于在存储器控制器10和存储器110之间传送控制信息(例如存储器命令、配置信息等)的信号线。存储器总线20还可包含用于在存储器控制器10和存储器110之间传送数据(例如从存储器到存储器控制器的读取数据、从存储器控制器到存储器的写入数据、提供给存储器的控制信息等)的信号线。在本公开的一些实施例中，存储器总线20的信号线可布置为存储器通道。存储器通道中的每一个可用于与存储器110的相应部分通信，且存储器110的不同部分可为可独立地存取的。在本公开的一些实施例中，存储器控制器10包含在系统处理器(例如，中央处理单元)中。在本公开的一些实施例中，存储器控制器10例如作为接口装置、控制器装置等与存储器110一起包含在系统存储器中。
存储器110包含存储器模块120。存储器模块120通过相应连接器(例如，存储器插槽)耦合到存储器总线20。连接器可布置在与存储器控制器10相邻处，其中一些连接器较靠近存储器控制器10，而其它连接器距离较远。因此，连接器具有相对于存储器控制器10的相应距离。连接器中的每一个具有相关联连接器地址(例如，存储器插槽地址)，其识别特定连接器，且因此，传达相应连接器例如相对于存储器控制器的位置。存储器插槽地址可以由一或多个位表示。在本公开的一些实施例中，可通过将地址的每一位耦合到表示所述位的状态的电压电平(例如，“1”位由高电平电压提供且“0”位由低电平电压提供)来硬连线存储器插槽地址。
为存储器模块120中的每一个提供与相应连接器相关联的指示连接器(和相关联存储器模块)的相应位置的位置信息。举例来说，通过其中一些连接器较靠近存储器控制器10且其它连接器距离较远的连接器布置，位置信息可指示连接器(和相关联存储器模块120)相对于存储器控制器的相应位置。在本公开的一些实施例中，连接器地址(例如，存储器插槽地址)作为位置信息提供给相应存储器模块120。存储器插槽地址可对应于相应连接器和相关联存储器模块120的相对物理位置，例如相应存储器模块120相对于存储器控制器10的位置。另外或替代地，在本公开的一些实施例中，位置信息可通过存储器控制器10提供给存储器模块120。与图1中示出的相比，可将更多或更少的存储器模块120包含在存储器中。此外，存储器模块可以不同于图1中示出的方式的方式布置。
存储器模块120包含相应存储器装置130。在不脱离本公开的范围的情况下，存储器模块120上的存储器装置130的数目与图1中示出的相比可更多或更少，且存储器模块120上的存储器装置130的配置可不同于图1中示出的的配置。存储器装置130通过模块衬底的信号线和边缘连接器耦合到存储器总线20以与存储器控制器10通信。存储器装置130可通过存储器装置130的外部端子与模块衬底的导电衬垫之间的焊料附接来附接到模块衬底。焊料附接经由导电衬垫提供存储器装置130的外部端子和模块衬底的信号线之间的导电路径。
存储器装置130可存储例如通过写入操作写入到其的数据，并且可例如通过读取操作提供所存储的数据。在本公开的一些实施例中，存储器装置130包含动态随机存取存储器(DRAM)。存储器装置130可受存储器控制器10控制以执行各种存储器操作，例如存取操作、刷新操作、训练操作、配置操作、校准/调谐操作等。
存储器模块120可各自另外包含相应配置电路135。配置电路135可包含关于存储器模块的信息，例如关于模块类型、数据通道配置、用于存储器控制器被正确地配置的定时等的信息。在本公开的一些实施例中，配置电路135可包含电可擦除可编程只读存储器(EEPROM)。存储器装置130和配置电路135可例如通过将存储器装置130和配置电路135的外部端子焊接到模块衬底的导电衬垫来附接到模块衬底。在本公开的一些实施例中，模块衬底可为印刷电路板。
存储器110可耦合到存储器管理总线30。存储器管理总线30包含存储器110借以可传送信息的信号线。举例来说，存储器模块可使用存储器管理总线30将配置信息提供到存储器控制器10(例如，模块上的存储器装置和配置电路)。在本公开的一些实施例中，存储器管理总线30可包含系统管理总线(SMBus)。在本公开的一些实施例中，存储器管理总线30可包含集成电路间总线(I2C)。
在本公开的一些实施例中，位置信息(例如，存储器插槽地址)可提供给存储器装置130和配置电路135中的每一个。在本公开的一些实施例中，存储器装置130和/或存储器110的存储器模块120的存储器装置130的电路的操作参数可基于相对于存储器控制器10的相应位置(如由位置信息所指示)。
图2是用于包含存储器控制器10和存储器插槽A1、A2、B1、B2、C1、C2、D1、D2、E1、E2、F1和F2的设备的布局图，其中存储器模块可定位成耦合到存储器控制器10。在本公开的一些实施例中，由图2说明的布局可用于图1的设备。
存储器插槽被布置成提供用于存储器的6个通道(通道0-5)。通道0包含位于存储器插槽A1和A2中的存储器模块；通道1包含位于存储器插槽B1和B2中的存储器模块；通道2包含位于存储器插槽C1和C2中的存储器模块；通道3包含位于存储器插槽D1和D2中的存储器模块；通道4包含位于存储器插槽E1和E2中的存储器模块；且通道5包含位于存储器插槽F1和F2中的存储器模块。插槽中的每一个与相应存储器插槽地址SA2-0。举例来说，存储器插槽A2和D2两者与存储器插槽地址“001”相关联相关联；存储器插槽A1和D1两者与存储器插槽地址“000”相关联；存储器插槽B2和E2与存储器插槽地址“011”相关联；存储器插槽B1和E1与存储器插槽地址“010”相关联；存储器插槽C2和F2与存储器插槽地址“101”相关联；且存储器插槽C1和F1与存储器插槽地址“100”相关联。
如先前所描述，存储器插槽地址可对应于相应存储器模块(或存储器插槽)的相对物理位置。举例来说，在图2中，存储器插槽地址“001”对应于物理上相对于存储器控制器10最靠近的存储器插槽，且存储器插槽地址“100”对应于物理上相对于存储器控制器10最远离的存储器插槽。因此，位于存储器插槽A2和D2中的存储器模块物理上最靠近存储器控制器10且位于存储器插槽C1和F1中的存储器模块物理上最远离存储器控制器10。
存储器模块相对于存储器控制器10的位置会影响模块的性能。举例来说，存储器模块到存储器控制器10的相对距离归因于线路阻抗会影响存储器模块和存储器控制器10之间的信号的定时。一般来说，存储器模块越远(且线路阻抗越大)，信号在存储器模块和存储器控制器之间的传播期间延迟得越多。相比之下，存储器模块越近(且线路阻抗越低)，信号在存储器模块和存储器控制器之间的传播期间延迟得越少。存储器控制器和相应存储器模块之间的信号的不同定时可不利地影响存储器的总体性能。
在本公开的各种实施例中，可基于位置信息来调谐存储器模块和/或包含在存储器(例如，图1的存储器110)中的存储器模块的存储器装置。
举例来说，在本公开的一些实施例中，存储器模块上的存储器装置中的一或多个可具有基于指示存储器模块(例如，相对于存储器控制器)的相对位置的信息设置的各种操作参数。在本公开的一些实施例中，存储器模块上的存储器装置中的一或多个基于与存储器模块所在的存储器插槽相关联的存储器插槽地址来调谐其自身(例如，设置操作参数)。在本公开的一些实施例中，存储器模块上的存储器装置中的一或多个基于与包含在存储器模块中的存储器装置(例如，上部行的存储器装置、下部行的存储器装置等)的位置相关联的位置信息来调谐其自身。在本公开的一些实施例中，基于编程于存储器中(例如，编程于存储器的模式寄存器中)的位置信息来设置存储器的操作参数。
图3是根据本公开的实施例的半导体装置300的框图。在本公开的一些实施例中，半导体装置300可为动态随机存取存储器(DRAM)。半导体装置300包含存储器单元阵列311。存储器单元阵列311包含彼此相交的多个字线WL和多个位线BL和/BL，其中存储器单元MC安置于交叉点处。WL可受包含在行解码器电路312中的字驱动器驱动。为了清楚起见，在图3中仅示出一个WL、BL、/BL和MC。通过行解码器电路312进行字线WL的选择，且通过列解码器电路313进行位线BL的选择。感测放大器318耦合到对应位线BL和/BL并且耦合到局部I/O线对LIOT/B。局部IO线对LIOT/B经由充当读取/写入放大器和缓冲器315的开关的转移栅极TG319耦合到主要IO线对MIOT/B。
转而解释包含在半导体装置300中的多个外部端子，所述多个外部端子包含命令和地址端子321、时钟端子323、位置信息端子326、数据端子324和电源端子325。
为命令和地址端子321提供命令和地址信号C/A。提供给命令和地址端子321的地址经由命令/地址输入电路331传送到地址解码器电路332。地址解码器电路332接收地址信号并且将经解码行地址信号XADD提供到行解码器电路312，并将经解码列地址信号YADD提供到列解码器电路313。提供给命令和地址端子321的命令经由命令/地址输入电路331提供给命令解码器电路334。命令解码器电路334解码命令信号以提供各种内部命令和控制信号。举例来说，内部命令可包含用以选择字线和列命令信号(例如读取命令或写入命令)以选择位线的行命令信号。在另一实例中，内部控制信号B_CODEEQ可通过命令解码器电路334提供到包含在输入/输出电路317中的均衡电路以用于设置电压参考电平。在另一实例中，内部控制信号B_CODEODT可通过命令解码器电路334提供到包含在输入/输出电路317中的终端电路以用于设置终端阻抗。
为位置信息端子326提供位置信息SA2-0。在本公开的一些实施例中，位置信息端子326可被包含为数据端子324的部分。举例来说，位置信息可提供给在半导体装置300的操作期间不被使用的数据端子(例如，八个数据端子包含四个未使用的数据端子以用于x4数据配置)。在本公开的一些实施例中，位置信息端子326可为另一未使用的端子(例如，TEN端子、奇偶校验端子、VSS或VDD端子中的一个)。当例如全部数据端子都用以提供且接收数据(例如，8个数据端子且配置为x8存储器装置)时，除所述数据端子以外的未使用的端子可用于位置信息。在本公开的一些实施例中，未使用的端子可被配置成接收例如通过在存储器装置的制造期间设置熔丝/反熔丝电路所配置的位置信息。在本公开的一些实施例中，位置信息通过硬连线的位置信息提供到未使用的数据端子。举例来说，在本公开的一些实施例中，用于接收位置信息的未使用的端子可分别耦合到(或提供)第一电压(例如，高逻辑电平电压)或第二电压(例如，低逻辑电平电压)以提供位置信息。
位置信息可提供给位置解码器电路337，所述位置解码器电路337提供经解码位置信息信号DEC_LOCINFO。经解码位置信息信号DEC_LOCINFO可指示半导体装置300的位置并且可用于设置半导体装置300的各种操作参数。举例来说，可基于经解码位置信息信号设置输入/输出电路的操作参数。在本公开的一些实施例中，DEC_LOCINFO可为位置信息。在本公开的一些实施例中，另外或替代地，为位置解码器电路337提供编程于模式寄存器314中的位置信息，且所述位置解码器电路337基于所编程的位置信息提供经解码位置信息信号。在本公开的一些实施例中，省略位置解码器电路337，且位置信息可提供给半导体装置300的电路。在这类实施例中，DEC_LOCINFO可指位置信息。
当接收到激活命令且在时间上与激活命令一起接收到行地址，并在时间上与读取命令一起接收到列地址时，从存储器单元阵列311中的由这些行地址和列地址指定的存储器单元MC读取读取数据。更具体地，行解码器电路312选择由行地址XADD指示的字线WL，使得相关联存储器单元MC随后连接到位线BL。读取数据DQ在外部从数据端子324经由读取/写入放大器315和输入/输出电路317输出。类似地，当接收到激活命令且在时间上与激活命令一起接收到行地址，并在时间上与写入命令一起接收到列地址时，输入/输出电路317可在数据端子324处接收写入数据DQ。写入数据DQ经由输入/输出电路317和读取/写入放大器315提供到存储器单元阵列311并且写入于由行地址和列地址指定的存储器单元MC中。
输入/输出电路317可包含输入接收器电路和输出驱动器电路。输入接收器电路可从外部数据端子接收数据(例如，写入数据)，且输出驱动器电路可将数据(例如，读取数据)提供到外部数据端子。输入/输出电路317可另外包含代码逻辑电路。代码逻辑电路可将代码信号提供到包含在输入/输出电路317中的各种电路以设置输入/输出电路317的输入/输出(IO)操作参数(例如，操作特性)。举例来说，输入/输出电路317的输出驱动器电路可包含可由代码逻辑电路提供的代码信号设置的阻抗电路。输出驱动器电路阻抗可确定输出驱动器电路的驱动强度。在另一实例中，输入/输出电路317的输入接收器电路可包含可由代码逻辑电路提供的代码信号设置的均衡电路。输入/输出电路317可另外或替代地包含可由代码逻辑电路提供的代码信号设置的终端电路。输入/输出电路317、输入接收器电路和/或输入/输出电路317的输出驱动器电路也可包含其它电路。
模式寄存器314存储可例如由存储器控制器(例如，存储器控制器10)编程的参数以用于设置半导体装置300和/或包含在半导体装置300中的电路的操作(例如，模式寄存器设置MRS)。模式寄存器314基于所存储的用于半导体装置300的各种电路的操作的参数来提供模式信号MODE。举例来说，模式信号MODE可提供给输入/输出电路317以用于设置操作，例如输入/输出电路317的IO特性。在本公开的一些实施例中，模式寄存器314被编程有位置信息和/或与位置信息相关的信息。如先前所描述，在本公开的一些实施例中，编程于模式寄存器314中的位置信息可用于设置操作参数。
为时钟端子323分别提供外部时钟信号CK_t和CK_c。这些外部时钟信号CK_t和CK_c彼此互补并且提供给时钟输入电路335。时钟输入电路335接收外部时钟信号CK_t和CK_c并且提供内部时钟信号ICLK。内部时钟信号ICLK提供给内部时钟产生器336并且因此基于所接收的内部时钟信号ICLK和来自命令/地址输入电路331的时钟启用信号CKE，提供相位控制内部时钟信号LCLK。虽然并不限于此，但DLL电路可用作内部时钟产生器336。相位控制内部时钟信号LCLK提供给输入/输出电路317并且用作用于确定读取数据DQ的输出定时的定时信号。内部时钟产生器336可提供包含具有相对于彼此的相位关系的多个多相时钟信号的内部时钟信号LCLK。举例来说，多相时钟信号可具有90度相位关系，例如具有0度相位的相位0时钟信号PH0、具有90度相位的相位90时钟信号PH1、具有180度相位的相位180时钟信号PH2，以及具有270度相位的相位270时钟信号PH3。
为电源端子325提供电源电压VDD1、VDD2和VSS。这些电源电压VDD1、VDD2和VSS提供给内部电压产生器电路339。举例来说，内部电压产生器电路339提供各种内部电压VPP、VOD、VARY和VPERI。内部电势VARY是可供感测放大器318、转移栅极319和/或读取/写入放大器315使用的电势。当感测放大器318被激活时，通过将成对的位线中的一个驱动到VARY电平并且将另一个驱动到VSS电平来放大读取数据读出。内部电势VPERI可用作用于大部分外围电路(例如命令/地址输入电路331)的电源电势。通过使用与作为这些外围电路的电源电势的外部电势VDD相比具有较低电势的内部电势VPERI，可有可能降低半导体装置300的电力消耗。
为电源端子325提供电源电压VDDQ和VSSQ。这些电源电压VDDQ和VSSQ提供给输入/输出电路317。电源电压VDDQ和VSSQ可为分别与提供给电源端子325的电源电压VDD2和VSS相同的电压。然而，专用电源电压VDDQ和VSSQ可用于输入/输出电路317，使得输入/输出电路317产生的电源噪声不传播到装置300的其它电路块。
为校准电路333提供来自命令解码器电路334的校准信号CAL。当命令信号COM指示校准命令时，激活校准信号CAL。当校准信号CAL被激活时，校准电路333开始校准操作以产生代码信号ZQCODE。
校准端子ZQ耦合到校准电路333。当校准电路333被校准信号CAL激活时，校准电路333通过参考可耦合到校准端子ZQ的外部参考电阻器的阻抗来执行校准操作。通过校准操作获得的代码信号ZQCODE提供给输入/输出电路316。举例来说，代码信号ZQCODE可用于设置输入/输出电路316中的输出驱动器电路的阻抗。
图4是根据本公开的实施例的输出驱动器电路400的框图。在本公开的一些实施例中，输出驱动器电路400可包含在图3的输入/输出电路317中。
输出驱动器电路400包含用于一个数据输入/输出端子DQ的上拉电路PU0到PU6和下拉电路PD0到PD6上拉电路PU0到PU6和下拉电路PD0到PD6的输出节点经由电阻器R共同连接到对应外部数据输入/输出端子DQ。上拉电路PU0到PU6可具有相同电路配置，并且统称为“上拉电路PU”。类似地，下拉电路PD0到PD6可具有相同电路配置，并且统称为“下拉电路PD”。
上拉电路PUi(例如，i＝0到6)和下拉电路PDi(例如，i＝0到6)是成对的。将使用的电路对的数目是由从模式寄存器(例如，图3的模式寄存器314)输出的模式信号MODE指定。内部数据DATA例如从读取/写入放大器和缓冲器(例如图3的读取/写入放大器和缓冲器315)提供到上拉电路PU0到PU6和下拉电路PD0到PD6。如果内部数据DATA指示高电平，那么将激活上拉电路PU0到PU6当中由模式信号MODE指定的一或多个上拉电路。因此，将数据输入/输出端子DQ驱动到高电平。当内部数据DATA指示低电平时，将激活下拉电路PD0到PD6当中由模式信号MODE指定的一或多个下拉电路。因此，将数据输入/输出端子DQ驱动到低电平。
通过代码信号CODEPU指定被激活上拉电路PU0到PU6中的每一个的阻抗。类似地，通过代码信号CODEPD指定被激活下拉电路PD0到PD6中的每一个的阻抗。上拉和下拉电路的阻抗可设置输出驱动器电路的驱动强度。
代码逻辑电路410将代码信号CODEPU和CODEPD分别提供到上拉电路PU0到PU6和下拉电路PD0到PD6。为代码逻辑电路410提供经解码位置信息信号DEC_LOCINFO。可通过位置解码器电路(例如图3的位置解码器电路337)提供经解码位置信息信号DEC_LOCINFO。如先前所描述，经解码位置信息信号DEC_LOCINFO指示半导体装置的位置。在本公开的一些实施例中，经解码位置信息信号DEC_LOCINFO可从由存储器插槽地址表示的位置信息解码。存储器插槽地址可例如针对包含半导体装置的存储器模块，所述半导体装置包含输出驱动器电路400。代码逻辑电路410也可提供代码信号ZQCODE。代码信号ZQCODE可由校准电路(例如图3的校准电路333)提供，并且可供代码逻辑电路410用于提供代码信号CODEPU和CODEPD。在本公开的一些实施例中，DEC_LOCINFO是指位置信息(例如，本公开的其中省略位置解码器电路的实施例)。
代码逻辑电路410基于经解码位置信息DEC_LOCINFO，提供代码信号CODEPU和CODEPD。代码信号CODEPU和CODEPD可基于经解码位置信息DEC_LOCINFO将上拉电路PU0到PU6和下拉电路PD0到PD6的阻抗调整为更高和/或更低。因此，可考虑半导体装置的位置来设置代码逻辑电路410的阻抗。考虑位置来设置阻抗可改进例如存储器模块提供的数据的信号定时和完整性。
在本公开的一些实施例中，在提供代码信号CODEPU和CODEPD时，代码逻辑电路410可基于经解码位置信息DEC_LOCINFO调整基础代码信号以提供代码信号CODEPU，从而相对于原本由(未调整的)基础代码信号在考虑存储器模块的位置(例如，存储器插槽位置)的情况下设置的阻抗，增加或减少PU电路的阻抗。同样地，代码逻辑电路410也可基于经解码位置信息DEC_LOCINFO调整基础代码信号以提供代码信号CODEPD，从而相对于原本由(未调整的)基础代码信号在考虑存储器模块的位置(例如，存储器插槽位置)的情况下设置的阻抗，增加或减少PD的阻抗。
图5是根据本公开的实施例的阻抗码逻辑电路500的框图。在本公开的一些实施例中，代码逻辑电路500可包含在图4的代码逻辑电路410中。
代码逻辑电路500包含控制逻辑510，其接收经解码位置信息DEC_LOCINFO并且提供控制信号SHFTCTL。代码逻辑电路500另外包含转换电路515，其被控制逻辑510存取以提供控制信号SHFTCTL。控制信号SHFTCTL是基于经解码位置信息DEC_LOCINFO。举例来说，控制逻辑510基于经解码位置信息DEC_LOCINFO存取转换电路515以获得对应于经解码位置信息DEC_LOCINFO的信息，所述信息接着供控制逻辑510用于提供控制信号SHFTCTL。在本公开的一些实施例中，DEC_LOCINFO是指位置信息(例如，本公开的其中省略位置解码器电路的实施例)。
在本公开的一些实施例中，转换电路515包含查找表(LUT)，其具有用于提供根据对应经解码位置信息DEC_LOCINFO进行索引的控制信号SHFTCTL的值。举例来说，LUT可包含用于第一经解码位置信息的第一值和用于第二经解码位置信息的第二值。当经解码位置信息DEC_LOCINFO对应于第一经解码插槽地址时，控制逻辑510使用所述第一值提供控制信号SHFTCTL。相比之下，当经解码位置信息DEC_LOCINFO对应于第二经解码插槽地址时，控制逻辑510使用所述第二值提供控制信号SHFTCTL。因此，从转换电路515的LUT获得的值供控制逻辑510用于提供控制信号SHFTCTL。
在本公开的一些实施例中，转换电路515包含硬件LUT，其包含逻辑电路。在本公开的一些实施例中，转换电路515包含用于存储被控制逻辑510存取的值的存储器和/或存储装置。在本公开的一些实施例中，转换电路515可包含逻辑电路，其基于来自控制逻辑510的信息(例如，表示经解码位置信息DEC_LOCINFO的信息)执行逻辑操作，以提供用于控制信号SHFTCTL的值。
控制信号SHFTCTL提供给也包含在代码逻辑电路500中的代码调整电路520。代码调整电路520包含PU代码调整电路522和PD代码调整电路524。基础代码信号B_CODEPU提供给PU代码调整电路522，且所述PU代码调整电路522提供代码信号CODEPU，基础代码信号B_CODEPDPD提供给代码调整电路524，且所述PD代码调整电路524提供代码信号CODEPD。代码信号B_CODEPU和B_CODEPD可由校准电路(例如图3的校准电路337)提供。举例来说，在本公开的这类实施例中，代码信号B_CODEPU和B_CODEPD可包含在图3的校准电路337提供的代码信号ZQCODE中。
PU代码调整电路522基于控制信号SHFTCTL调整代码信号B_CODEPU以提供代码信号CODEPU。PD代码调整电路524基于控制信号SHFTCTL调整代码信号B_CODEPD以提供代码信号CODEPD。代码信号CODEPU和CODEPD用以设置输出驱动器电路的阻抗。
在本公开的一些实施例中，PU代码调整电路522包含移位电路，其改变由代码信号B_CODEPU表示的值，从而提供代码信号CODEPU。类似地，PD代码调整电路524包含移位电路，其改变由代码信号B_CODEPD表示的值，从而提供代码信号CODEPU。移位电路可使代码信号B_CODEPU和B_CODEPD的相应值移位(例如，增加或减少相应值、按位移位等)由控制信号SHFTCTL表示的量。如先前所描述，控制信号SHFTCTL是基于经解码位置信息DEC_LOCINFO。因此，代码信号到经调整的代码信号的改变可被视为基于经解码位置信息DEC_LOCINFO的相应偏移。
如先前所描述，代码信号CODEPU和CODEPD可提供给输出驱动器电路的上拉电路和下拉电路以设置输出驱动器电路阻抗。在本公开的这类实施例中，代码逻辑电路500提供的代码信号CODEPU和CODEPD基于例如包含代码逻辑电路500的存储器装置的位置(例如，包含具有代码逻辑电路500的存储器装置的存储器模块的位置，如由插槽地址所指示)，设置输出驱动器电路的阻抗。因此，可基于位置定制用于存储器装置的输出驱动器电路阻抗。代码信号CODEPU和CODEPD设置上拉电路和下拉电路的阻抗，包含相对于原本由(未调整的)代码信号B_CODEPU和B_CODEPD设置的阻抗的偏移。
举例来说，在本公开的一些实施例中，对于指示相对靠近存储器控制器的位置的经解码位置信息DEC_LOCINFO，控制逻辑510提供控制信号SHFTCTL以控制PU代码调整电路522和PD代码调整电路524分别提供代码信号CODEPU和CODEPD，从而提供会使输出驱动器电路阻抗相对于原本已由代码信号B_CODEPU和B_CODEPD设置的标称输出驱动器电路阻抗增加的偏移。相反地，对于指示相对远离存储器控制器的位置的经解码位置信息DEC_LOCINFO，控制逻辑510提供控制信号SHFTCTL以控制PU代码调整电路522和PD代码调整电路524分别提供代码信号CODEPU和CODEPD，从而提供会使输出驱动器电路阻抗相对于原本已由代码信号B_CODEPU和B_CODEPD设置的标称输出驱动器电路阻抗减小的偏移。与较高驱动强度相比，相对较高输出驱动器电路阻抗产生相对较低驱动强度，并且可消耗较少功率。相对较低输出驱动器电路阻抗产生相对较高驱动强度，并且提供较大信号可驱动性，例如以降低较高信号线路阻抗。
在本公开的一些实施例中，使输出驱动器电路阻抗减小达从标称输出驱动器电路阻抗的偏移，其中标称输出驱动器电路阻抗对应于最远位置(例如，最大距离和/或最大线路阻抗)。在本公开的一些实施例中，使输出驱动器电路阻抗增加达从标称输出驱动器电路阻抗的偏移，其中标称输出驱动器电路阻抗对应于最近位置(例如，最短距离和/或最低线路阻抗)。更一般地说，对于位于存储器控制器附近的存储器，与位于较远处的存储器相比，可能需要使输出驱动器电路阻抗相对较高。换一种方式描述，对于位于远离存储器控制器处的存储器，与位于较靠近存储器控制器的存储器相比，可能需要输出驱动器电路阻抗相对较低。代码调整电路520提供的代码信号CODEPU和CODEPD可相应地基于位置提供到输出驱动器电路阻抗的偏移。以此方式，可基于位置信息定制用于存储器装置中的每一个的输出驱动器电路阻抗。
图6是根据本公开的实施例的输入接收器电路600的框图。在本公开的一些实施例中，输入接收器电路600可包含在图3的输入/输出电路317中。
输入接收器电路600接收依序提供给外部数据端子DQ的数据并且在多相时钟信号PH0-PH3的一或多个时钟循环中逐位锁存数据。输入接收器电路600包含输入接收器电路610(0)-610(3)，其耦合到外部数据端子DQ并且耦合到上面提供数据参考电压VrefDQ的参考电压供应线。在本公开的一些实施例中，半导体装置(例如，图3的半导体装置300)的每一外部数据端子DQn可具有对应输入接收器电路，例如输入接收器电路600。
为输入接收器电路610(0)-610(3)中的每一个提供多相时钟信号中的相应多相时钟信号。举例来说，为输入接收器电路610(0)提供时钟PH0，为输入接收器电路610(1)提供时钟PH1，为输入接收器电路610(2)提供时钟PH2，且为输入接收器电路接收器电路610(3)提供时钟PH3。多相时钟信号PH0-PH3中的每一个可具有彼此不同的相位。举例来说，在本公开的一些实施例中，多相时钟信号PH0-PH3具有相对于彼此的90度相位(例如，“正交”时钟信号)。PH0时钟可具有0度相位，PH1时钟可具有90度相位，PH2时钟可具有180度相位，且PH3时钟可具有270度相位。本公开的其它实施例可具有彼此具有其它关系的多相时钟信号。
输入接收器电路610(0)包含耦合到外部数据端子DQ和VrefDQ电压供应线的感测电路620(0)。感测电路620(0)包含被提供相应多相时钟PH0的激活电路。当被PH0时钟(例如，高时钟级)激活时，感测电路620(0)的输入电路感测外部数据端子DQ处的电压和电压供应线的VrefDQ电压之间的电压差，并且基于DQ电压和VrefDQ电压之间的电压差提供相应电压到感测节点CN和CT。举例来说，输入电路将外部数据端子DQ处的电压与VrefDQ电压进行比较并且基于所述比较提供电压到CN和CT。感测电路620(0)的输出电路将感测输出提供到锁存电路630(0)，所述感测输出是基于CN和CT节点的电压和由耦合到CN和CT节点的决策反馈均衡器(DFE)电路640(0)设置的参考电平(输入接收器电路610的跳变点电平)。锁存电路630(0)锁存并提供具有基于感测输出的逻辑电平的输出数据DPH0和DPH0B。输出数据DPH0和DPH0B可互补。也就是说，输出数据DPH0和DPH0B中的一个可具有第一逻辑电平(例如，“0”逻辑电平)且另一个输出数据将具有与第一逻辑电平相反的第二逻辑电平(例如，“1”逻辑电平)，或反过来也如此。
为DFE电路640(n)提供来自输入接收器电路610中的另一个的输出数据DPH(n-1)和DPH(n-1)B并且还提供代码信号CODEEQ。码逻辑电路650接收经解码位置信息DEC_LOCINFO并且将代码信号CODEEQ提供到DFE电路640(n)。DEC_LOCINFO可由位置解码器电路(例如，图3的位置解码器电路337)提供。在本公开的一些实施例中，DEC_LOCINFO是指位置信息(例如，本公开的其中省略位置解码器电路的实施例)。
在图6中，为DFE电路640(0)提供来自输入接收器电路610(3)的输出数据DPH3和DPH3B；为DFE电路640(1)提供来自输入接收器电路610(0)的输出数据DPH0和DPH0B；为DFE电路640(2)提供来自输入接收器电路610(1)的输出数据DPH1和DPH1B；且为DFE电路640(3)提供来自输入接收器电路610(2)的DPH2和DPH2B。然而，在本公开的其它实施例中，可为DFE电路提供来自其它输入接收器电路的其它布置的输出数据。
DFE电路640(n)可基于来自其它输入接收器电路610的输出数据DPH(n-1)和DPH(n-1)B，设置感测电路620(n)的参考电平。举例来说，DFE电路640(0)可通过基于来自感测电路620(3)的输出数据DPH3和DPH3B，将参考电平从第一参考电平改变(例如，移位)到第二参考电平，或反过来也如此，以此设置参考电平。DFE电路640(0)也可通过维持来自前一参考电平的参考电平来设置参考电平。由DFE电路640(0)设置的参考电平可相对于参考电压VrefDQ(例如，高于参考电压VrefDQ或低于参考电压VrefDQ)。
代码信号CODEEQ可设置参考电平的电压。举例来说，在本公开的一些实施例中，代码信号CODEEQ设置相对于参考电压VrefDQ的偏移的量，其中偏移越大，高参考电平越高且低参考电平越低。
在操作中，如先前论述，DFE电路640(0)基于来自感测放大器620(3)的输出数据DPH3和DPH3B，设置参考电平(例如，高参考电平或低参考电平。举例来说，当输出数据DPH3是高逻辑电平(例如，高逻辑电平电压)且输出数据DPH3B是低逻辑电平(例如，低逻辑电平电压)时，DFE电路640(0)可相对于VrefDQ电压，有效地增加用于输入接收器电路610(0)的参考电平。相比之下，当输出数据DPH3是低逻辑电平且输出数据DPH3B是高逻辑电平时，DFE电路640(0)可相对于VrefDQ电压，减少用于输入接收器电路610(0)的参考电平的电压。DFE电路640(0)基于来自输入接收器电路610(3)的输出数据DPH3和DPH3B，设置用于输入接收器电路610(0)的参考电平。可由代码信号CODEEQ设置参考电平的增加和/或减少量。如先前所描述，增加和/或减少量可相对于VrefDQ，其中代码信号CODEEQ设置VrefDQ电压的偏移量。由DFE电路640设置的参考电平可调谐感测电路620的输入灵敏性。举例来说，参考电平可设置为具有从用于对接收高或低逻辑电平信号相对更敏感的感测电路的VrefDQ电压的较少偏离，且参考电平可设置为从用于对接收高或低逻辑电平信号相对较不敏感的感测电路的VrefDQ电压的较多偏离。
作用中PH0时钟激活感测电路620(0)的输入电路以将外部节点DQ处的电压与VrefDQ电压进行比较。基于所述比较(例如，电压差)，输入电路提供电压到感测节点CN和CT。感测节点CN和CT各自产生受DFE电路640(0)影响的相应电压。输出电路基于CN和CT节点处的电压，提供感测输出到锁存电路630(0)。锁存电路630(0)基于感测输出，提供具有相应逻辑电平的输出数据DPH0和DPH0B。锁存电路630(0)提供输出数据DPH0和DPH0B，其中一个输出数据具有锁存的逻辑电平且另一个输出数据具有互补逻辑电平。感测电路620(0)通过不在作用中PH0时钟(例如，低时钟级)变为不在作用中，且感测节点CN和CT可改变，且输入接收器电路610(0)的输出可改变为相应初始电压以准备用于下一个激活(例如，将输入接收器电路610(0)预充电)。感测电路620(0)保持不在作用中直到下一个作用中PH0时钟。
输入接收器电路610(1)-610(3)类似于输入接收器电路610(0)，且对输入接收器电路610(0)的描述也适用于输入接收器电路610(1)-610(3)。输入接收器电路610(1)-610(3)的操作类似于针对输入接收器电路610(0)所描述的操作。
如先前所描述，输入接收器电路610(0)-610(3)中的每一个接收与提供给其它输入接收器电路610的时钟信号具有不同相位的相应时钟信号。因此在不同相位处通过PH0-PH3时钟激活感测电路620(0)-620(3)。
图7是根据本公开的实施例的均衡码逻辑电路700的框图。在本公开的一些实施例中，代码逻辑电路700可包含在图6的代码逻辑电路650中。
代码逻辑电路700包含控制逻辑710，其接收经解码位置信息DEC_LOCINFO并且提供控制信号SHFTCTL。代码逻辑电路700另外包含转换电路715，其被控制逻辑710存取以提供控制信号SHFTCTL。控制信号SHFTCTL是基于经解码位置信息DEC_LOCINFO。举例来说，控制逻辑710基于经解码位置信息DEC_LOCINFO存取转换电路715以获得对应于经解码位置信息DEC_LOCINFO的信息，所述信息接着供控制逻辑710用于提供控制信号SHFTCTL。在本公开的一些实施例中，DEC_LOCINFO是指位置信息(例如，本公开的其中省略位置解码器电路的实施例)。
在本公开的一些实施例中，转换电715包含查找表(LUT)，其具有用于提供根据对应经解码位置信息DEC_LOCINFO进行索引的控制信号SHFTCTL的值。举例来说，LUT可包含用于第一经解码位置信息的第一值和用于第二位置信息的第二值。当经解码位置信息DEC_LOCINFO对应于第一经解码插槽地址时，控制逻辑710使用所述第一值提供控制信号SHFTCTL。相比之下，当经解码位置信息DEC_LOCINFO对应于第二经解码插槽地址时，控制逻辑710使用所述第二值提供控制信号SHFTCTL。因此，从转换电路715的LUT获得的值供控制逻辑710用于提供控制信号SHFTCTL。
在本公开的一些实施例中，转换电路715包含硬件LUT，其包含逻辑电路。在本公开的一些实施例中，转换电路715包含用于存储被控制逻辑710存取的值的存储器和/或存储装置。在本公开的一些实施例中，转换电路715可包含逻辑电路，其基于来自控制逻辑710的信息(例如，表示经解码位置信息DEC_LOCINFO的信息)执行逻辑操作，以提供用于控制信号SHFTCTL的值。
控制信号SHFTCTL提供给也包含在代码逻辑电路700中的代码调整电路720。基础代码信号B_CODEEQ提供给代码调整电路720，且所述代码调整电路720提供代码信号CODEEQ。代码信号B_CODEEQ可由命令解码器电路(例如图3的命令解码器电路314)提供。代码调整电路720基于控制信号SHFTCTL调整代码信号B_CODEEQ，以提供代码信号CODEEQ。代码信号CODEEQ可用于设置均衡电路(例如DFE电路)的参考电平的电压(例如，相对于参考电压的偏移)。
在本公开的一些实施例中，代码调整电路720包含移位电路，其基于控制信号SHFTCTL改变由代码信号B_CODEEQ表示的值以提供代码信号CODEEQ。移位电路可使代码信号B_CODEEQ的相应值移位(例如，增加或减少所述值、按位移位等)由控制信号SHFTCTL表示的量。如先前所描述，控制信号SHFTCTL是基于经解码位置信息DEC_LOCINFO。因此，代码信号B_CODEEQ到经调整的代码信号CODEEQ的改变可被视为基于经解码位置信息DEC_LOCINFO的相应偏移。
在一些实施例中，代码信号B_CODEEQ可提供给输入接收器电路的均衡电路以设置用于输入接收器电路的感测电路的参考电平。在本公开的这类实施例中，代码信号CODEEQ基于例如包含代码逻辑电路700的存储器装置的位置(例如，包含具有代码逻辑电路700的存储器装置的存储器模块的位置)，设置参考电平。因此，可基于位置定制用于存储器装置的感测电路参考电平。代码信号CODEEQ设置用于输入接收器电路的感测电路的参考电平，所述参考电平包含相对于原本由(未调整的)代码信号B_CODEEQ设置的标称参考电平的偏移。
举例来说，在本公开的一些实施例中，对于指示相对靠近存储器控制器的位置的经解码位置信息DEC_LOCINFO，控制逻辑710提供控制信号SHFTCTL以控制代码调整电路720提供代码信号CODEEQ，从而提供会使感测电路参考电平相对于原本已由代码信号B_CODEEQ设置的感测电路参考电平增加的偏移。相反地，对于指示相对远离存储器控制器的位置的经解码位置信息DEC_LOCINFO，控制逻辑710提供控制信号SHFTCTL以控制代码调整电路720提供代码信号CODEEQ，从而提供会使感测电路参考电平相对于原本已由代码信号B_CODEEQ设置的感测电路参考电平减小的偏移。
在本公开的一些实施例中，使感测电路参考电平减小达从标称感测电路参考电平的偏移，其中标称感测电路参考电平对应于最远位置(例如，最大距离和/或最大线路阻抗)。在本公开的一些实施例中，使感测电路参考电平增加达从标称感测电路参考电平的偏移，其中标称感测电路参考电平对应于最近位置(例如，最短距离和/或最低线路阻抗)。更一般地说，对于位于存储器控制器附近的存储器，与位于较远处的存储器相比，可能需要使感测电路参考电平相对较高。换一种方式描述，对于位于远离存储器控制器处的存储器，与位于较靠近存储器控制器的存储器相比，可能需要感测电路参考电平相对较低。代码调整电路720提供的代码信号CODEEQ可相应地基于位置提供到感测电路参考电平的偏移。以此方式，可基于位置信息定制用于存储器装置中的每一个的感测电路参考电平。
代码逻辑电路700被描述为提供代码信号到包含决策反馈均衡器的均衡电路。在本公开的一些实施例中，均衡电路可包含连续时间线性均衡器(CTLE)。本公开的这类实施例包含提供经调整的代码信号到CTLE以基于经解码位置信息提供用于CTLE电平的偏移的代码逻辑电路。代码逻辑电路可包含电路并且可以类似于先前参考图7描述的方式的方式操作。更一般地说，本公开不限于均衡电路和代码逻辑电路的具体实例。
图8是根据本公开的实施例的终端电路800的示意图。在本公开的一些实施例中，终端电路800可包含在图3的输入/输出电路317中。
终端电路800可耦合到输出驱动器电路(例如，包含在图3的输入/输出电路317中)的输出。终端电路800可包含耦合到输出驱动器电路的输出的上拉终端电路810和下拉终端电路820。上拉终端电路810包含多个p沟道晶体管P0-PN和串联连接的电阻RP0-RPN，其并联耦合在电源电压(例如，VDDQ)和输出驱动器电路的输出之间。下拉终端电路820包含多个n-沟道晶体管N0-NN和串联连接的电阻RN0-RNN，其并联耦合在参考电压(例如，VSSQ)和输出驱动器电路的输出之间。输出驱动器电路的输出可耦合到外部端子(例如，外部数据端子)并且提供数据DQ到外部端子以例如用于读取操作。
在本公开的一些实施例中，代码信号CODEODT可包含用于上拉终端电路810的晶体管P0-PN中的每一个的相应信号并且另外包含用于下拉终端电路820的晶体管N0-NN中的每一个的相应信号。当相应代码信号处于作用中时可激活晶体管，进而耦合电源或电压参考和输出驱动器的输出之间的相应电阻。终端阻抗由耦合于电源或电压参考与输出驱动器的输出之间的电阻产生。
代码逻辑电路接收代码信号B_CODEODT和经解码位置信息DEC_LOCINFO，并且将代码信号CODEODT提供到终端电路800。CODEODT信号可用于设置用于耦合到输出驱动器电路的外部端子的终端阻抗。CODEODT信号可基于B_CODEODT信号和经解码位置信息DEC_LOCINFO。举例来说，CODEODT信号可设置终端阻抗，所述终端阻抗具有相对于原本已根据B_CODEODT信号设置的标称终端阻抗的偏移，其中所述偏移是基于经解码位置信息DEC_LOCINFO。在本公开的一些实施例中，DEC_LOCINFO是指位置信息(例如，本公开的其中省略位置解码器电路的实施例)。
图9是根据本公开的实施例的终端码逻辑电路900的框图。在本公开的一些实施例中，代码逻辑电路900可包含在图6的代码逻辑电路850中。
代码逻辑电路900包含控制逻辑910，其接收经解码位置信息DEC_LOCINFO并且提供控制信号SHFTCTL。代码逻辑电路900另外包含转换电路915，其被控制逻辑910存取以提供控制信号SHFTCTL。控制信号SHFTCTL是基于经解码位置信息DEC_LOCINFO。举例来说，控制逻辑910基于经解码位置信息DEC_LOCINFO存取转换电路915以获得对应于经解码位置信息DEC_LOCINFO的信息，所述信息接着供控制逻辑910用于提供控制信号SHFTCTL。在本公开的一些实施例中，DEC_LOCINFO是指位置信息(例如，本公开的其中省略位置解码器电路的实施例)。
在本公开的一些实施例中，转换电915包含查找表(LUT)，其具有用于提供根据对应经解码位置信息DEC_LOCINFO进行索引的控制信号SHFTCTL的值。举例来说，LUT可包含用于第一经解码位置信息的第一值和用于第二位置信息的第二值。当经解码位置信息DEC_LOCINFO对应于第一经解码插槽地址时，控制逻辑910使用所述第一值提供控制信号SHFTCTL。相比之下，当经解码位置信息DEC_LOCINFO对应于第二经解码插槽地址时，控制逻辑910使用所述第二值提供控制信号SHFTCTL。因此，从转换电路915的LUT获得的值供控制逻辑910用于提供控制信号SHFTCTL。
在本公开的一些实施例中，转换电路915包含硬件LUT，其包含逻辑电路。在本公开的一些实施例中，转换电路915包含用于存储被控制逻辑910存取的值的存储器和/或存储装置。在本公开的一些实施例中，转换电路915可包含逻辑电路，其基于来自控制逻辑910的信息(例如，表示经解码位置信息DEC_LOCINFO的信息)执行逻辑操作，以提供用于控制信号SHFTCTL的值。
控制信号SHFTCTL提供给也包含在代码逻辑电路900中的代码调整电路920。基础代码信号B_CODEODT提供给代码调整电路920，且所述代码调整电路920提供代码信号CODEODT。代码信号B_CODEODT可由命令解码器电路(例如图3的命令解码器电路314)提供。代码调整电路920基于控制信号SHFTCTL调整代码信号B_CODEODT，以提供代码信号CODEODT。代码信号CODEODT可用于设置终端电路(例如图8的终端电路800)的终端阻抗。
在本公开的一些实施例中，代码调整电路920包含移位电路，其基于控制信号SHFTCTL改变由代码信号B_CODEODT表示的值以提供代码信号CODEODT。移位电路可使代码信号B_CODEODT的相应值移位(例如，增加或减少所述值、按位移位等)由控制信号SHFTCTL表示的量。如先前所描述，控制信号SHFTCTL是基于经解码位置信息DEC_LOCINFO。因此，代码信号B_CODEODT到经调整的代码信号CODEODT的改变可被视为基于经解码位置信息DEC_LOCINFO的相应偏移。
在一些实施例中，代码信号B_CODEODT可提供给输入接收器电路的均衡电路以设置用于输入接收器电路的感测电路的参考电平。在本公开的这类实施例中，代码信号CODEODT基于例如包含代码逻辑电路900的存储器装置的位置(例如，包含具有代码逻辑电路900的存储器装置的存储器模块的位置)，设置终端阻抗。因此，可基于位置定制用于存储器装置的终端阻抗。代码信号CODEODT设置用于终端电路的终端阻抗，所述终端阻抗包含相对于原本由(未调整的)代码信号B_CODEODT设置的标称终端阻抗的偏移。
举例来说，在本公开的一些实施例中，对于指示相对靠近存储器控制器的位置的经解码位置信息DEC_LOCINFO，控制逻辑910提供控制信号SHFTCTL以控制代码调整电路920提供代码信号CODEEQ，从而提供会使终端阻抗相对于原本已由代码信号B_CODEODT设置的终端阻抗增加的偏移。相反地，对于指示相对远离存储器控制器的位置的经解码位置信息DEC_LOCINFO，控制逻辑910提供控制信号SHFTCTL以控制代码调整电路920提供代码信号CODEODT，从而提供会使终端阻抗相对于原本已由代码信号B_CODEODT设置的终端阻抗减小的偏移。
在本公开的一些实施例中，使终端阻抗减小达从标称终端阻抗的偏移，其中标称终端阻抗对应于最远位置(例如，最大距离和/或最大线路阻抗)。在本公开的一些实施例中，使终端阻抗增加达从标称终端阻抗的偏移，其中标称终端阻抗对应于最近位置(例如，最短距离和/或最低线路阻抗)。更一般地说，对于位于存储器控制器附近的存储器，与位于较远处的存储器相比，可能需要使终端阻抗相对较高。换一种方式描述，对于位于远离存储器控制器处的存储器，与位于较靠近存储器控制器的存储器相比，可能需要终端阻抗相对较低。代码调整电路920提供的代码信号CODEODT可相应地基于位置提供到终端阻抗的偏移。以此方式，可基于位置信息定制用于存储器装置中的每一个的终端阻抗。
在本公开的一些实施例中，可基于例如存储器模块哦存储器子系统或包含多个存储器装置的其它子系统内的存储器装置的位置，设置存储器装置的操作参数。举例来说，在本公开的一些实施例中，存储器模块可包含区，且可基于存储器装置所在的区来设置存储器装置的操作参数。更一般地说，存储器子系统可包含区，且可基于存储器子系统的其中有存储器装置的区来设置存储器装置的操作参数
图10A和10B是根据本公开的实施例的存储器模块1000的图式。图10A说明存储器模块1000的第一侧且图10B说明存储器模块1000的第二侧。在本公开的一些实施例中，存储器模块1000可包含在图1的存储器110中。
存储器模块1000包含存储器装置1030(0)-1030(35)，其附接到包含信号线、边缘连接器和导电衬垫的模块衬底。存储器装置1030(0)-1030(17)包含在存储器模块1000的第一侧上(图10A)且存储器装置1030(18)-1030(35)包含在第二侧上(图10B)。存储器模块1000还可包含第一侧上的配置电路1035。存储器装置1030(0)-1030(35)可通过焊料附接附接到例如导电衬垫，进而通过导电衬垫将存储器装置的外部端子耦合到模块衬底的信号线。可通过包含边缘连接器、信号线、导电衬垫和外部端子的导电路径提供用于控制和存取存储器装置1030(0)-1030(35)的信号。举例来说，可通过存储器控制器(例如，存储器控制器10)提供信号。
在本公开的实施例中，存储器模块的每一侧包含两个区：下部区(更靠近边缘连接器)和上部区。存储器装置1030(0)-1030(35)包含在存储器模块1000的第一侧或第二侧上的区中的一个中。举例来说，存储器装置1030(0)-1030(8)包含在第一侧的上部区中；存储器装置1030(9)-1030(17)包含在第一侧的下部区中；存储器装置1030(18)-1030(26)包含在第二侧的上部区中；且存储器装置1030(27)-1030(35)包含在第二侧的下部区中。
归因于相对于边缘连接器的信号线长度的差异，并且还更一般地说，跨存储器模块1000，提供给包含在上部区中的存储器装置的信号的质量不同于提供给下部区中的存储器装置的信号。举例来说，包含在上部区中的存储器装置的秩边限设定工具(rankmargining tool，RMT)性能低于包含在下部区中的存储器装置的RMT。
在本公开的一些实施例中，位于第一侧和第二侧的上部区中的存储器装置的操作参数可不同于位于第一侧和第二侧的下部区中的存储器装置的操作参数。相应存储器装置的操作参数可基于存储器模块1000上(例如，位于上部区或下部区中)的相应存储器装置的位置。不同操作参数可降低由相应存储器装置的位置产生的性能差异。
存储器模块1000上的存储器装置可着本公开的一些实施例中由图3的半导体装置300提供和/或包含先前参考图4-9描述的例如用于设置输出驱动器电路阻抗、用于均衡电路的参考电平以及终端阻抗的电路中的一或多个。在本公开的一些实施例中，通过数据端子(例如未使用的数据端子)为包含在存储器装置中的位置解码器电路提供位置信息。当并非所有的数据端子都用于提供和接收数据(例如，存储器装置包含8个数据端子但操作为x4存储器装置，其提供4个未使用的数据端子)时，可提供未使用的数据端子。在本公开的一些实施例中，通过未使用的端子(例如TEN端子；奇偶校验端子；VSS或VDD端子中的一个)为包含在存储器装置中的位置解码器电路提供位置信息。未使用的端子是不在存储器装置的操作期间使用的端子。当在存储器装置(例如，包含8个数据端子并且操作为x8存储器装置的存储器装置)操作期间使用全部数据端子时，可使用未使用的端子(除数据端子以外)。
在本公开的一些实施例中，通过硬连线位置信息将位置信息提供到未使用的数据端子。举例来说，在本公开的一些实施例中，用于接收位置信息的未使用的端子可分别耦合到(或被提供)第一电压(例如，高逻辑电平电压)或第二电压(例如，低逻辑电平电压)以提供表示位置信息的位组合。可通过包含在存储器模块1000中的功率节点提供第一电压和第二电压。
在本公开的一些实施例中，可通过存储器控制器(例如，存储器控制器10)将位置信息提供给存储器装置中的每一个。举例来说，在本公开的其中为未使用的数据端子提供位置信息的实施例中，存储器控制器可将位置信息提供到未使用的数据端子。存储器装置的位置解码器电路接收位置信息并且相应地设置操作参数。位置信息可基于对存储器模块1000上的存储器装置(例如，位于上部区中或下部区中)的位置的理解。
位置信息可包含一或多个信号，其各自提供给相应的未使用的端子。位置解码器电路接收位置信息信号并且提供如先前所描述的经解码位置信息信号(例如，DEC_LOCINFO)。经解码位置信息信号可提供给代码逻辑电路，且所述代码逻辑电路提供用以基于经解码位置信息信号设置操作参数的代码信号。因此，可基于提供给存储器装置的位置信息来设置存储器装置的操作参数。在本公开的一些实施例中，代码逻辑电路提供的代码信号具有相对于基于经解码位置信息信号的基础代码信号的偏移。
参考包含在存储器模块1000上的存储器装置，可将位置信息(例如，通过存储器控制器)提供到对应于包含存储器装置的区的每一存储器装置。举例来说，可为存储器装置1030(0)-1030(8)和1030(18)-1030(26)提供对应于存储器模块1000的上部区的位置信息；且可为存储器装置1030(9)-1030(17)和1030(27)-1030(35)提供对应于存储器模块1000的下部区的位置信息。在本公开的一些实施例中，下部区可对应于默认位置，且位置信息不需要用于包含在下部区中的存储器装置。在本公开的一些实施例中，上部区可替代地对应于默认位置。
在与输出驱动器电路阻抗相关的实例中，包含在存储器模块的上部区中的存储器装置的解码器电路提供的经解码位置信息将致使相应代码电路提供代码信号来设置与包含在存储器模块的下部区中的存储器装置相比相对较低的输出驱动器电路阻抗。在本公开的一些实施例中，相对较低输出驱动器电路阻抗由于由代码逻辑电路基于经解码位置信息提供的代码信号而从标称输出驱动器电路阻抗偏移。相对较低输出驱动器电路阻抗提供相对较高驱动强度。在本公开的一些实施例中，包含在存储器模块的下部区中的存储器装置的解码器电路提供的经解码位置信息将致使相应代码电路提供代码信号来设置与包含在存储器模块的上部区中的存储器装置相比相对较高的输出驱动器电路阻抗。在本公开的一些实施例中，相对较高输出驱动器电路阻抗由于由代码逻辑电路基于经解码位置信息提供的代码信号而从标称输出驱动器电路阻抗偏移。相对较高输出驱动器电路阻抗提供相对较低驱动强度，以及相对较低功率消耗。在本公开的一些实施例中，基于相应位置信息设置上部区和下部区的存储器装置的输出驱动器电路阻抗。
如先前所描述，位于相对较远处的存储器装置与位于相对较近处的存储器装置(例如，包含在相对较远离存储器控制器的存储器模块中的存储器装置)相比可具有相对较低输出驱动器阻抗。关于包含在存储器模块的上部区中的存储器装置，存储器装置与包含在下部区中的存储器装置相比位于相对较远离边缘连接器处。
关于均衡和终端阻抗，用于这些操作参数的设置将遵循与针对如先前所描述地设置均衡和终端阻抗相同的通用规则。举例来说，包含在存储器模块1000的上部区中的存储器装置设置为与包含在存储器模块1000的下部区中的存储器装置相比具有用于均衡的相对较低参考电压偏移。在本公开的一些实施例中，用于均衡的相对较低参考电压偏移由于由代码逻辑电路基于经解码位置信息提供的代码信号而从用于均衡的标称参考电压偏移偏移。相对较低参考电压偏移为输入/输出电路的感测放大器电路提供较大灵敏性。在本公开的一些实施例中，包含在存储器模块1000的下部区中的存储器装置设置为与包含在存储器模块1000的上部区中的存储器装置相比具有用于均衡的相对较高参考电压偏移。在本公开的一些实施例中，上部区和下部区的存储器装置具有基于位置信息设置的参考电压。
包含在存储器模块1000的上部区中的存储器装置可设置为与包含在存储器模块1000的下部区中的存储器装置相比具有相对较低终端阻抗。在本公开的一些实施例中，相对较低终端阻抗由于由代码逻辑电路基于经解码位置信息提供的代码信号而从标称终端阻抗偏移。在本公开的一些实施例中，包含在存储器模块1000的下部区中的存储器装置可设置为与包含在存储器模块1000的上部区中的存储器装置相比具有相对较高终端阻抗。在本公开的一些实施例中，上部区和下部区的存储器装置具有基于位置信息设置的终端阻抗。
如参考存储器模块1000所描述，并且根据图1-9的描述，可基于存储器子系统(例如存储器模块)中的存储器装置的位置来设置存储器装置的操作参数。
图10A和10B中的存储器模块1000已描述为包含两个区：上部区和下部区(更靠近存储器模块的边缘连接器的下部区)。然而，本公开的实施例不限于仅包含上部区和下部区，或仅包含两个区。存储器子系统可在不脱离本公开的范围的情况下包含更大区。举例来说，在本公开的一些实施例中，存储器模块的每一侧可包含四个区：左上区、右上区；左下区，和下部区。然而，应了解，区的数目越大，包含在位置信息信号中的信号的数目有可能越大。在本公开的一些实施例中，在存储器包含一个与位置信息一起使用的外部端子的情况下，包含存储器的存储器子系统可包含两个区。第一区由位置信息的第一二进制值(例如，“0”)表示且第二区由位置信息的第二二进制值(例如，“1”)表示。
位置信息更一般地说表示影响提供给存储器装置和从存储器装置提供的信号且/或影响存储器装置的操作的特性/条件，例如信号线阻抗、环境温度、电源电压和/或电流、过程等。解码提供给解码器电路(例如，位置信息解码器电路)的信息，且经解码信息可提供给代码电路，所述代码电路提供代码信号以基于所述信息设置电路的操作条件。因此，本公开的实施例不限于使用位置信息，而是可包含使用指示影响进出存储器的信号且/或影响存储器装置的操作的特性/条件的其它信息。
在本公开的一些实施例中，可基于编程于存储器装置中(例如，由存储器控制器编程)的位置信息来设置存储器装置的操作参数。在本公开的一些实施例中，举例来说，可使用发到被预留用于位置信息的寄存器的模式寄存器写入(模式寄存器设置)命令，将所述信息编程于模式寄存器中。经编程信息接着可供存储器装置用于相应地(例如，如先前所描述)设置操作参数。
图11是根据本公开的实施例的模式寄存器1110和位置解码器电路1120的框图。在本公开的一些实施例中，模式寄存器包含在图3的模式寄存器314中且/或位置解码器电路1120包含在图3的位置解码器电路337中
模式寄存器1110可包含被编程有位置信息的寄存器。所编程的位置信息可提供给位置解码器电路1120(例如，被位置解码器电路1120存取)，所述位置解码器电路1120解码位置信息以提供经解码位置信息DEC_LOCINFO。在本公开的一些实施例中，省略位置解码器电路1120且编程于模式寄存器1110中的位置信息提供给代码电路。在一些实施例中，经解码位置信息DEC_LOCINFO可指位置信息(例如，本公开的其中省略位置解码器电路的实施例)。
位置信息可包含表示值的一或多个位。所述值中的每一个可对应于存储器装置的位置。举例来说，在本公开的一些实施例中，所述值可对应于存储器模块的其中包含存储器装置的位置。在本公开的一些实施例中，所述值可对应于存储器子系统(例如，存储器模块)的其中包含存储器装置的区。
编程于模式寄存器1110中的位置信息和/或经解码位置信息DEC_LOCINFO可供代码逻辑电路用于提供代码信号，所述代码信号用以基于经解码位置信息信号设置操作参数。因此，可基于提供给存储器装置的位置信息设置存储器装置的操作参数。本公开的先前所描述的实施例可与参考图11描述的实施例组合用于设置存储器装置的一或多个操作参数。在本公开的一些实施例中，代码逻辑电路提供的代码信号具有相对于基于经解码位置信息信号的基础代码信号的偏移。
模式寄存器1110可在包含存储器装置的系统的通电(例如，启动)期间被编程有位置信息。在本公开的一些实施例中，位置信息可包含在基本输入/输出系统(BIOS)的存储器参考代码中并且在系统的通电期间被编程到模式寄存器1110。模式寄存器1110可替代地或另外通过存储器控制器(例如，存储器控制器10)被编程有位置信息。举例来说，可使用存储器控制器发出的模式寄存器写入(模式寄存器设置)命令来编程位置信息。
图12是根据本公开的实施例的位置信息值和对应位置的图式。所述值可编程于模式寄存器(例如图3的模式寄存器314、图11的模式寄存器1110等等)中。图12的位置对应于存储器模块可位于其中的存储器插槽。位于存储器插槽中的存储器模块可耦合到存储器控制器(例如，存储器控制器10)。在本公开的一些实施例中，位置信息值和对应位置可与图2的设备一起使用。
图12包含对应于12个不同位置的位置信息值(以十六进制值示出)(C＝通道、S＝插槽)：0H＝C0S0、1H＝C0S1、2H＝C1S0、3H＝C1S1、4H＝C2S0、5H＝C2S1、6H＝C3S0、7H＝C3S1、AH＝C4S0、BH＝C4S1、CH＝C5S0、DH＝C5S1。在实例中，包含在位于与通道4、插槽1对应的存储器插槽中的存储器模块中的存储器装置的模式寄存器被编程有位置信息B(十六进制)。位置信息可供存储器装置用于相应地设置操作参数(例如，输出驱动器电路阻抗、用于均衡的参考电平、终端阻抗等)。
图12的本公开的实施例不意图将本公开范围限制到先前描述的具体细节，且本公开的其它实施例可具有更多或更少的位置信息值和对应位置。
来自本公开的先前所描述的实施例中的任一个的特征和细节中的任一个可与本公开的其它实施例中的任一个的特征和细节互换和/或组合。虽然可能已参考本公开的实施例描述特征和/或细节，但那些特征和/或细节并不意图限于本公开的特定实施例。因此，本公开的实施例不限于先前针对本公开的任何特定实施例描述的特征和/或细节的特定组合。
从前述内容应了解，尽管本文中已出于说明的目的描述了本公开的特定实施例，但可以在不脱离本公开的精神和范围的情况下进行各种修改。因此，本公开的范围不应受到本文中描述的具体实施例中的任一个限制。

Claims (27)

1.一种存储器设备，其包括：
存储器总线，其包含多个信号线；
存储器控制器，其耦合到所述存储器总线且被配置成将控制信息提供到所述存储器总线；
多个存储器模块，其耦合到所述存储器总线且被配置成从所述存储器控制器接收所述控制信息，所述多个存储器模块中的每一个包含被配置成接收指示相应存储器模块的位置的位置信息的多个存储器装置，存储器模块的所述多个存储器装置中的每一个包含被配置成基于操作参数进行操作的输入/输出电路并且另外包含被配置成内部接收阻抗码信号且进一步被配置成响应于所述阻抗码信号而设置用于所述输入/输出电路的操作参数的代码逻辑电路，其中用于所述输入/输出电路的所述操作参数至少部分地基于用于所述相应存储器模块的所述位置信息。
2.根据权利要求1所述的存储器设备，其中所述输入/输出电路包括输出驱动器电路，所述输出驱动器电路包含可调整阻抗电路，且所述操作参数设置输出驱动器电路阻抗。
3.根据权利要求1所述的存储器设备，其中所述位置信息包括存储器插槽地址。
4.根据权利要求3所述的存储器设备，其中存储器插槽地址包括硬连线插槽地址。
5.根据权利要求1所述的存储器设备，其中所述位置信息指示相应存储器模块相对于所述存储器控制器的位置。
6.根据权利要求1所述的存储器设备，其中所述输入/输出电路包括阻抗校准电路、均衡控制电路或终端阻抗电路中的至少一个。
7.根据权利要求1所述的存储器设备，其中所述输入/输出电路包括输出驱动器电路和输入接收器电路，且其中所述操作参数至少是针对用于输出驱动器电路的阻抗设置、用于输入接收器电路的均衡设置、或终端阻抗。
8.根据权利要求1所述的存储器设备，其中所述多个存储器模块的所述多个存储器装置包括多个动态随机存取存储器装置。
9.根据权利要求1所述的存储器设备，其中由所述代码逻辑电路设置的操作参数包含相对于标称操作参数的偏移。
10.根据权利要求1所述的存储器设备，其中所述代码逻辑电路被配置成提供代码信号以设置所述操作参数，其中基础代码信号经调整以提供所述代码信号。
11.一种存储器设备，其包括：
存储器，其被配置成耦合到存储器总线，所述存储器包含多个存储器模块，所述多个存储器模块中的每一个包含多个存储器装置，所述多个存储器装置中的每一个包括：
存储器单元阵列，其包含被配置成存储数据的多个存储器单元；和
输入/输出电路，其被配置成将数据提供到所述存储器单元阵列且进一步被配置成从所述存储器单元阵列接收数据，所述输入/输出电路包含代码逻辑电路，所述代码逻辑电路被配置成接收指示所述存储器装置的位置的位置信息并且内部接收阻抗码信号，以基于所述位置信息提供代码信号以用于设置所述输入/输出电路的操作参数，且进一步被配置成响应于所述代码信号和所述阻抗码信号而设置所述操作参数。
12.根据权利要求11所述的存储器设备，其中所述代码逻辑电路被配置成接收基础代码信号并且基于所述信息调整所述基础代码信号以提供所述代码信号。
13.根据权利要求11所述的存储器设备，其中所述代码逻辑电路包括：
转换电路，其被配置成存储与所述信息相关的值并且当被存取时提供所述值；
控制逻辑，其被配置成接收所述信息并且基于所述信息来存取存储于所述转换电路中的所述值以提供控制信号；和
代码调整电路，其被配置成接收基础代码信号并且基于来自所述控制逻辑的所述控制信号来调整所述基础代码信号以提供用于设置操作参数的所述代码信号。
14.根据权利要求11所述的存储器设备，其中所述输入/输出电路包括包含可调整阻抗的输出驱动器电路，且所述代码信号设置所述可调整阻抗的操作参数。
15.根据权利要求11所述的存储器设备，其中所述输入/输出电路包括包含均衡电路的输入接收器电路，且所述代码信号设置所述均衡电路的参考电平的操作参数。
16.根据权利要求11所述的存储器设备，其中所述输入/输出电路包括包含可调整终端阻抗的终端电路，且所述代码信号设置所述可调整终端阻抗的操作参数。
17.根据权利要求11所述的存储器设备，其中所述多个存储器装置中的每一个另外包括包含多个寄存器的模式寄存器且所述信息编程于所述多个寄存器中。
18.根据权利要求11所述的存储器设备，其中所述信息指示所述多个存储器模块中的在其中包含所述多个存储器装置的存储器模块的位置。
19.根据权利要求11所述的存储器设备，其中所述多个存储器模块中的每一个包含上部区和下部区，且所述信息指示所述多个存储器装置中的包含在所述上部区或下部区中的存储器装置。
20.一种操作存储器装置的方法，所述方法包括：
在存储器装置处接收指示所述存储器装置的位置信息；
在所述存储器装置中内部接收基础代码信号；
提供用于设置所述存储器装置的输入/输出电路的操作参数的代码信号，其中基于所述位置信息来调整所述基础代码信号以提供所述代码信号；和
响应于所述代码信号而设置所述操作参数。
21.根据权利要求20所述的方法，其中所述存储器装置包含在存储器模块中，且其中所述位置信息包括存储器插槽地址。
22.根据权利要求20所述的方法，其中所述存储器装置包含未使用的端子，且通过所述存储器装置在所述未使用的端子处接收所述位置信息。
23.根据权利要求22所述的方法，其中所述未使用的端子包括未使用的数据端子。
24.根据权利要求22所述的方法，其中所述未使用的端子包括TEN端子、奇偶校验端子或电源端子中的至少一个。
25.根据权利要求22所述的方法，其中所述未使用的端子在制造期间被配置成接收位置信息。
26.根据权利要求20所述的方法，其中所述位置信息编程于包含在所述存储器中的模式寄存器中。
27.根据权利要求20所述的方法，其中所述存储器装置包含在存储器模块中，且其中所述位置信息指示所述存储器模块的其中包含所述存储器装置的区。
CN202010775986.5A 2019-08-14 2020-08-05 用于基于位置设置存储器的操作参数的设备和方法 Active CN112397119B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/541,097 US11238909B2 (en) 2019-08-14 2019-08-14 Apparatuses and methods for setting operational parameters of a memory included in a memory module based on location information
US16/541,097 2019-08-14

Publications (2)

Publication Number Publication Date
CN112397119A CN112397119A (zh) 2021-02-23
CN112397119B true CN112397119B (zh) 2024-06-18

Family

ID=74568199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010775986.5A Active CN112397119B (zh) 2019-08-14 2020-08-05 用于基于位置设置存储器的操作参数的设备和方法

Country Status (2)

Country Link
US (1) US11238909B2 (zh)
CN (1) CN112397119B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210057859A (ko) * 2019-11-12 2021-05-24 삼성전자주식회사 위치 정보를 식별하여 셀프 캘리브레이션을 수행하는 메모리 장치 및 그것을 포함하는 메모리 모듈
KR20220144199A (ko) * 2021-04-19 2022-10-26 에스케이하이닉스 주식회사 데이터 입력 버퍼 및 데이터 입력 버퍼를 포함하는 반도체 장치
CN113206683A (zh) * 2021-04-27 2021-08-03 群联电子股份有限公司 电路参数调整系统、方法及主机系统
CN117669462A (zh) * 2022-08-24 2024-03-08 长鑫存储技术有限公司 电路布局结构与芯片

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745268B1 (en) * 2000-08-11 2004-06-01 Micron Technology, Lnc. Capacitive multidrop bus compensation
JP2003085122A (ja) * 2001-09-13 2003-03-20 Nec Corp コンピュータシステムおよびスイッチコネクタ
US20050044302A1 (en) * 2003-08-06 2005-02-24 Pauley Robert S. Non-standard dual in-line memory modules with more than two ranks of memory per module and multiple serial-presence-detect devices to simulate multiple modules
US20050138267A1 (en) * 2003-12-23 2005-06-23 Bains Kuljit S. Integral memory buffer and serial presence detect capability for fully-buffered memory modules
US7426649B2 (en) * 2005-02-09 2008-09-16 International Business Machines Corporation Power management via DIMM read operation limiter
US8516185B2 (en) * 2009-07-16 2013-08-20 Netlist, Inc. System and method utilizing distributed byte-wise buffers on a memory module
US8041865B2 (en) * 2008-08-04 2011-10-18 Qimonda Ag Bus termination system and method
US8688955B2 (en) * 2010-08-13 2014-04-01 Micron Technology, Inc. Line termination methods and apparatus
US9779039B2 (en) * 2013-08-29 2017-10-03 Micron Technology, Inc. Impedance adjustment in a memory device
JP2015050691A (ja) 2013-09-03 2015-03-16 マイクロン テクノロジー， インク． 半導体装置
US9621160B2 (en) * 2015-03-05 2017-04-11 Micron Technology, Inc. Circuits for impedance adjustment having multiple termination devices with switchable resistances and methods of adjusting impedance
US10284198B2 (en) * 2015-10-02 2019-05-07 Samsung Electronics Co., Ltd. Memory systems with ZQ global management and methods of operating same
US10348270B2 (en) * 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US10585835B1 (en) * 2018-11-20 2020-03-10 Micron Technology, Inc. Methods and apparatuses for independent tuning of on-die termination impedances and output driver impedances, and related semiconductor devices and systems
US10529390B1 (en) * 2018-11-30 2020-01-07 Micron Technology, Inc. Reduction of ZQ calibration time

Also Published As

Publication number Publication date
US20210050041A1 (en) 2021-02-18
US11238909B2 (en) 2022-02-01
CN112397119A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
CN112397119B (zh) 用于基于位置设置存储器的操作参数的设备和方法
US11694736B2 (en) Apparatuses and methods for setting a duty cycle adjuster for improving clock duty cycle
US10373660B1 (en) Apparatuses and methods for duty cycle distortion correction of clocks
US6834014B2 (en) Semiconductor memory systems, methods, and devices for controlling active termination
US10693460B1 (en) Fuse adjustable output driver
CN111684524B (zh) 用于半导体装置的阻抗校准的动态步长大小的方法及设备
CN110993002B (zh) 用于改进动态随机存取存储器(dram)中组件可靠性的系统和方法
US10803923B2 (en) Apparatuses and methods for providing clock signals in a semiconductor device
CN115413357A (zh) 供电电压选择电路
CN111951847B (zh) 用于输入和输出参数优化的设备、存储器和方法
CN112700805B (zh) 使用反向偏置电压执行负载循环调整的设备及方法
US11936377B2 (en) Impedance control for input/output circuits
US11804255B2 (en) Amplifier input pair protection
US20230019887A1 (en) Apparatuses and methods for input buffer power savings
US20240097658A1 (en) Semiconductor device
CN117373521A (zh) 用于写入路径中的定时控制的设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant