CN112380809A - 一种标准单元以及标准单元库的物理规则验证方法、装置及电子设备 - Google Patents
一种标准单元以及标准单元库的物理规则验证方法、装置及电子设备 Download PDFInfo
- Publication number
- CN112380809A CN112380809A CN202011283533.7A CN202011283533A CN112380809A CN 112380809 A CN112380809 A CN 112380809A CN 202011283533 A CN202011283533 A CN 202011283533A CN 112380809 A CN112380809 A CN 112380809A
- Authority
- CN
- China
- Prior art keywords
- standard
- layer
- graph
- unit
- checked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明的实施例公开一种标准单元以及标准单元库的物理规则验证方法、装置以及电子设备，涉及数字电路版图设计领域，能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。所述方法包括：根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形；对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。本发明适用于对标准单元进行物理规则验证。
Description
技术领域
本发明涉及数字电路版图设计领域，尤其涉及一种标准单元以及标准单元库的物理规则验证方法、装置及电子设备。
背景技术
数字电路版图设计需要严格按照工艺制造的物理规则实施，否则产品的质量是无法保障的。作为数字电路设计的核心元素——标准单元库，必须确保其严格遵守工艺制造厂的物理设计规则。
传统标准单元库物理规则质量验证，已经对于单个CELL的检查做了很多方面考量。即便如此，百万级甚至千万级的单元CELL布局布线后的版图，单元CELL的拼接还是有可能出现违反物理规则的情形。
发明内容
有鉴于此，本发明实施例提供一种标准单元以及标准单元库的物理规则验证方法、装置及电子设备，能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。
第一方面，本发明实施例提供一种标准单元的物理规则验证方法，包括：根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形，其中，所述设计规则中包括所述被检查层的轮廓图中各条边线的最小设计长度、各条所述边线与所述标准单元的单元边界之间的设计间距、以及所述被检查层与其他标准单元的层进行拼接时各条所述边线与其他标准单元的层的边线之间的最小拼接间距；对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。
可选的，所述补充图形的数量至少为1个，每一个所述补充图形用于对所述被检查层的其中一个方位进行物理规则检查，所述被检查层包括上、下、左、右四个方位。
可选的，所述根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形；包括：根据标准单元被检查层的设计规则，判断所述被检查层的轮廓图中的第一边线是否应超出所述标准单元的单元边界；若是，则以所述轮廓图中的第二边线的最小设计长度作为补充图形的宽度、以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形，其中所述第二边线与所述第一边线垂直；若否，则以所述被检查层与其他标准单元的层进行拼接时所述第一边线与其他标准单元的层的边线之间的最小拼接间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形；或者，以所述第一边线与所述标准单元的单元边界之间的设计间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形。
可选的，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述生成补充图形，包括：在所述标准单元的版图上，生成按照所述被检查层的设计规则布置的补充图形；在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述生成补充图形，包括：在所述标准单元的版图上，生成按照所述第一边线与所述标准单元的单元边界之间的设计间距布置的补充图形。
可选的，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果，包括：对所述标准单元的单元边界所组成的单元轮廓图、所述补充图形以及所述实际轮廓图进行逻辑与运算，得到第一被检查图形；对所述单元轮廓图和所述实际轮廓图进行逻辑非运算，得到第二被检查图形；对所述第一被检查图形和所述第二被检查图形进行逻辑或运算，得到实际被检查图形；对所述补充图形以及所述实际被检查图形进行逻辑异或运算，得到图形逻辑运算结果。
可选的，在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果，包括：对所述补充图形以及所述实际轮廓图进行逻辑与操作，得到图形逻辑运算结果。
可选的，所述根据所述图形逻辑运算结果判断所述被检查图形是否违反物理规则，包括：判断所述图形逻辑运算结果是否为空；若是，则所述被检查层符合物理规则；若否，则所述被检查层违反物理规则。
第二方面，本发明实施例提供一种标准单元库的物理规则验证方法，包括：利用上述任一实施例所述的方法对标准单元库中的标准单元进行物理规则验证；在根据图形逻辑运算结果判断所述被检查层违反物理规则时，对所述违反物理规则的被检查层进行修正；在所述标准单元库中的所有标准单元符合所述物理规则之后，所述方法还包括：根据标准单元的属性信息，对所述标准单元进行分类，所述标准单元的类别包括组合逻辑类、时序逻辑类以及填充类；调取至少一部分属于组合逻辑类的标准单元以及至少一部分属于时序逻辑类的标准单元，其中，每个所述标准单元至少被调取一次；根据调取的所述标准单元，生成模拟门级电路；对所述模拟门级电路进行布局布线，生成数字电路；对所述数字电路进行物理规则验证。
可选的，所述根据调取的所述标准单元，生成模拟门级电路；包括：对调取的所述标准单元进行分析，得到每个所述标准单元的各引脚的引脚特征；根据所述标准单元的各引脚的引脚特征，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
可选的，所述按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路，包括：基于预设的连接复杂度，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
可选的，所述对所述模拟门级电路进行布局布线，生成数字电路；包括：根据目标布局框架对所述模拟门级电路进行布局；对布局后的模拟门级电路进行布线，生成数字电路。
第三方面，本发明实施例提供一种标准单元的物理规则验证装置，包括：第一生成单元，用于根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形，其中，所述设计规则中包括所述被检查层的轮廓图中各条边线的最小设计长度、各条所述边线与所述标准单元的单元边界之间的设计间距、以及所述被检查层与其他标准单元的层进行拼接时各条所述边线与其他标准单元的层的边线之间的最小拼接间距；逻辑运算单元，用于对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；判断单元，用于根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。
可选的，所述补充图形的数量至少为1个，每一个所述补充图形用于对所述被检查层的其中一个方位进行物理规则检查，所述被检查层包括上、下、左、右四个方位。
可选的，所述第一生成单元具体用于：根据标准单元被检查层的设计规则，判断所述被检查层的轮廓图中的第一边线是否应超出所述标准单元的单元边界；若是，则以所述轮廓图中的第二边线的最小设计长度作为补充图形的宽度、以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形，其中所述第二边线与所述第一边线垂直；若否，则以所述被检查层与其他标准单元的层进行拼接时所述第一边线与其他标准单元的层的边线之间的最小拼接间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形；或者，以所述第一边线与所述标准单元的单元边界之间的设计间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形。
可选的，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述生成补充图形，包括：在所述标准单元的版图上，生成按照所述被检查层的设计规则布置的补充图形；在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述生成补充图形，包括：在所述标准单元的版图上，生成按照所述第一边线与所述标准单元的单元边界之间的设计间距布置的补充图形。
可选的，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述逻辑运算单元具体用于：对所述标准单元的单元边界所组成的单元轮廓图、所述补充图形以及所述实际轮廓图进行逻辑与运算，得到第一被检查图形；对所述单元轮廓图和所述实际轮廓图进行逻辑非运算，得到第二被检查图形；对所述第一被检查图形和所述第二被检查图形进行逻辑或运算，得到实际被检查图形；对所述补充图形以及所述实际被检查图形进行逻辑异或运算，得到图形逻辑运算结果。
可选的，在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述逻辑运算单元具体用于：对所述补充图形以及所述实际轮廓图进行逻辑与操作，得到图形逻辑运算结果。
可选的，所述判断单元具体用于：判断所述图形逻辑运算结果是否为空；若是，则所述被检查层符合物理规则；若否，则所述被检查层违反物理规则。
第四方面，本发明实施例提供一种标准单元库的物理规则验证装置，包括上述任一实施例所述的标准单元的物理规则验证装置，还包括：修正单元，用于在所述判断单元判断所述被检查层违反物理规则时，对所述违反物理规则的被检查层进行修正；分类单元，用于在所述标准单元库中的所有标准单元符合所述物理规则之后，根据标准单元的属性信息，对所述标准单元进行分类，所述标准单元的类别包括组合逻辑类、时序逻辑类以及填充类；调取单元，用于调取至少一部分属于组合逻辑类的标准单元以及至少一部分属于时序逻辑类的标准单元，其中，每个所述标准单元至少被调取一次；第二生成单元，用于根据调取的所述标准单元，生成模拟门级电路；第三生成单元，用于对所述模拟门级电路进行布局布线，生成数字电路；物理规则验证单元，对所述数字电路进行物理规则验证。
可选的，所述第二生成单元具体用于：对调取的所述标准单元进行分析，得到每个所述标准单元的各引脚的引脚特征；根据所述标准单元的各引脚的引脚特征，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
可选的，所述按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路，包括：基于预设的连接复杂度，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
可选的，所述第三生成单元具体用于：根据目标布局框架对所述模拟门级电路进行布局；对布局后的模拟门级电路进行布线，生成数字电路。
第五方面，本发明实施例提供一种电子设备，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一实施例所述的标准单元的物理规则验证方法，或用于执行前述任一实施例所述的标准单元库的物理规则验证方法。
第六方面，本发明实施例提供一种计算机可读取存储介质，所述计算机可读存储介质存储有一个或多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述任一实施例所述的标准单元的物理规则验证方法，或以实现前述任一实施例所述的标准单元库的物理规则验证方法。
本实施例提供的一种标准单元的物理规则验证方法，能够根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形，其中，所述设计规则中包括所述被检查层的轮廓图中各条边线的最小设计长度、各条所述边线与所述标准单元的单元边界之间的设计间距、以及所述被检查层与其他标准单元的层进行拼接时各条所述边线与其他标准单元的层的边线之间的最小拼接间距；对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。这样，通过一种图形逻辑算法，能够自动对标准单元被检查层进行物理规则验证，从而能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种标准单元的物理规则验证方法的流程示意图；
图2为本发明实施例提供的一种标准单元的物理规则验证方法的其中一部分流程示意图；
图3为本发明实施例提供的一种被检查层的实际轮廓图与标准单元的单元轮廓图之间的位置关系示意图；
图4为根据图3中的被检查层的实际轮廓图以及所述被检查层的设计规则生成的补充图形、与图3中的被检查层的实际轮廓图之间的对比示意图；
图5为本发明实施例提供的另一种被检查层的实际轮廓图与标准单元的单元轮廓图之间的位置关系示意图；
图6为根据图5中的被检查层的实际轮廓图以及所述被检查层的设计规则生成的其中一种补充图形、与图5中的被检查层的实际轮廓图之间的对比示意图；
图7为根据图5中的被检查层的实际轮廓图以及所述被检查层的设计规则生成的另一种补充图形、与图5中的被检查层的实际轮廓图之间的对比示意图；
图8为将图4中的补充图形按照被检查层的设计规则布置到图3中后的示意图；
图9为将图6中的补充图形按照被检查层的轮廓图的第一边线的设计间距布置到图5中后的示意图；
图10为将图7中的补充图形按照被检查层的轮廓图的第一边线的设计间距布置到图5中后的示意图；
图11为本发明实施例提供的一种标准单元的物理规则验证方法的另一部分流程示意图；
图12为图8中的图14中的、以及前述三个图形进行逻辑与运算后生成的第一被检查图形之间的位置关系参考图；
图13为图8中的单元轮廓图、补充图形、实际轮廓图、以及所述单元轮廓图和实际轮廓图进行逻辑非运算运算后生成的第二被检查图形之间的位置关系参考图；
图14为图12中的第一被检查图形和图13中的第二被检查图形进行逻辑与运算后生成的实际被检查图形与图12或图13中的单元轮廓图、补充图形、实际轮廓图之间的位置关系参考图；
图15为图14中的实际被检查图形与补充图形进行逻辑异或运算后的生成的图形与图14中的单元轮廓图、补充图形以及实际轮廓图之间的位置关系参考图；
图16为图9中的补充图形和实际轮廓图进行逻辑与运算后生成的图形与图9中的单元轮廓图、补充图形以及实际轮廓图之间的位置关系参考图；
图17为图10中的补充图形和实际轮廓图进行逻辑与运算后生成的图形与图10中的单元轮廓图、补充图形以及实际轮廓图之间的位置关系参考图；
图18为本发明实施例提供的一种标准单元库的物理规则验证方法的流程示意图；
图19为本发明实施例提供的一种标准单元库的物理规则验证方法的部分流程示意图；
图20为根据本发明实施例提供的一种标准单元库的物理规则验证方法生成的其中一个模拟门级电路的模型示意图；
图21为本发明实施例提供的一种标准单元的物理规则验证装置的结构示意图；
图22为本发明实施例提供的一种标准单元库的物理规则验证装置的结构示意图；
图23为本发明电子设备一个实施例的结构示意图。
具体实施方式
下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
第一方面，本发明实施例提供一种标准单元的物理规则验证方法，能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。
如图1所示，本发明实施例提供一种标准单元的物理规则验证方法，包括：
S101、根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形，其中，所述设计规则中包括所述被检查层的轮廓图中各条边线的最小设计长度、各条所述边线与所述标准单元的单元边界之间的设计间距、以及所述被检查层与其他标准单元的层进行拼接时各条所述边线与其他标准单元的层的边线之间的最小拼接间距；
本步骤中，在设计标准单元版图之时就会设置每个标准单元(cell)各层(layer)的设计规则，可以简称为DRC(设计规则检查)1/2 rule。本实施例所提供的方法即为检查标准单元cell是否符合此DRC 1/2 rule。
所述被检查层可以为所述标准单元中的任一层。所述被检查层的实际轮廓图是指依据该被检查层的实际轮廓所组成的图形，该图形一般为矩形图，该矩形图的宽度等于所述被检查层的实际宽度，该矩形图的高度等于所述被检查层的实际高度。
而所述被检查层的设计规则中约定了该被检查层的轮廓图应当满足的设计条件，例如所述被检查层的轮廓图中各条边线的最小设计长度(minimal width)、以及所述各条边线与所述标准单元的单元边界(cell boundary)之间的设计间距、所述被检查层与其他标准单元的层进行拼接时各条所述边线与其他标准单元的层的边线之间的最小拼接间距(minimal space)。
所述标准单元以及所述标准单元的各个层分别包括上、下、左、右四个方位，所述被检查层各条边线与所述标准单元的单元边界(cell boundary)之间的设计间距具体包括：所述被检查层上方位上的边线与所述标准单元上方位上的单元边界之间的设计间距，所述被检查层下方位上的边线与所述标准单元下方位上的单元边界之间的设计间距，所述被检查层左方位上的边线与所述标准单元左方位上的单元边界之间的设计间距，所述被检查层右方位上的边线与所述标准单元右方位上的单元边界之间的设计间距。
同样的道理，所述被检查层四个方位上的各边线分别对应有一个最小拼接间距(minimal space)。
可选的，上述步骤101中生成的所述补充图形的数量至少为1个，每一个所述补充图形用于对所述被检查层的其中一个方位进行物理规则检查(DRC 1/2 rule)，对于每一个被检查层来说，其对应的补充图形的数量为4个(上、下、左、右方位各一个)。在对某一被检查层进行实际检查时，对所述被检查layer的上下左右四个方位进行考量，能够更全面检查该layer是否存在潜在的拼接问题。同样的道理，对每个标准单元所有的layer均进行检查，能够更全面检查该标准单元是否存在潜在的拼接问题。
如图2所示，可选的，在上述实施例中，所述根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形；可以包括：
S1011、根据标准单元被检查层的设计规则，判断所述被检查层的轮廓图中的第一边线是否应超出所述标准单元的单元边界；
本步骤中，所述被检查层的设计规则中还包括所述被检查层的轮廓图中的各条边线是否应超出所述标准单元的单元边界，例如：所述设计间距以相对于标准单元单元边界的延伸或缩进量表示，举例而言，所述设计规则中约定了被检查层的轮廓图中的第一边线与标准单元的单元边界之间的设计间距为+0.5nm，第二边线与标准单元的单元边界之间的设计间距为-0.1nm，第三边线与标准单元的单元边界之间的设计间距为-0.1nm，第四边线与标准单元的单元边界之间的设计间距为-0.8nm；则所述被检查层的第一边线应超出标准单元的单元边界0.5nm，第二边线应位于所述标准单元的单元边界内且与标准单元的单元边界之间的间距为0.1nm，依次类推，得出第三边线和第四边线与标准单元的单元边界之间的关系。对于所述被检查层的轮廓图中应超出所述标准单元的单元边界的边线来说，该边线与标准单元的单元边界之间的设计间距是指最小设计间距。
S1012、若是，则以所述轮廓图中的第二边线的最小设计长度作为补充图形的宽度、以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形，其中所述第二边线与所述第一边线垂直；若否，则以所述被检查层与其他标准单元的层进行拼接时所述第一边线与其他标准单元的层的边线之间的最小拼接间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形；或者，以所述第一边线与所述标准单元的单元边界之间的设计间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形。
本实施例，为更直观说明所述补充图形与所述被检查层的设计规则、以及与所述被检查层的实际轮廓之间的关系，下面以具体实施例结合附图进行说明：
对于第一边线应超出标准单元的单元边界的情况：
如图3所示，实线框表示标准单元的单元边界所组成的单元轮廓图，虚线框表示被检查层的实际轮廓图，所述被检查层右侧的边线为第一边线，第一边线与标准单元右侧单元边界的设计间距为+0.5nm；所述被检查层下侧的边线为第二边线，第二边线与标准单元的单元边界之间的设计间距为-0.1nm；所述被检查层上侧的边线为第三边线，第三边线与标准单元的单元边界之间的设计间距为-0.1nm；所述被检查层左侧的边线为第四边线，所述第四边线与标准单元的单元边界之间的设计间距为-0.8nm。
则根据所述被检查层的设计规则可知，所述第一边线应超出所述标准单元的单元边界，这时，根据S1012中的方法生成的补充图形如图4中右侧阴影框所示，在图4中，所述补充图形的宽度等于所述轮廓图中的第二边线的最小设计长度，所述补充图形的高度等于所述实际轮廓图(图4中左侧虚线框)的高度。
对于被检查层的第一边线不应超出标准单元的单元边界的情况：
如图5所示(说明书附图中的实线框均表示单元轮廓图，虚线框均表示被检查层实际轮廓图)，被检查层右方的边线为第一边线，则以所述第一边线与所述标准单元的单元边界之间的设计间距作为补充图形的宽度，、以被检查层的所述第一边线的实际高度作为补充图形的高度，生成的补充图形如图6中右侧阴影框所示；或以所述被检查层与其他标准单元的层进行拼接时所述第一边线与其他标准单元的层的边线之间的最小拼接间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成的补充图形如图7所示。
以上具体实施例，是对被检查层的右方位进行物理规则验证，至于所述被检查层其他方位上的具体物理规则验证方法，与上述步骤中的验证原理相同，对于被检查层上方位和下方位的物理规则验证，补充图形的宽度和高度按照相应的视角调整即可，本领域技术人员根据上述具体实施例的说明能够自行实施。
可选的，在上述实施例中，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述生成补充图形，具体可以包括：在所述标准单元的版图上，生成按照所述被检查层的设计规则布置的补充图形。
本实施例，由于在之后的步骤中，所述补充图形与所述实际轮廓图之间会进行图形逻辑运算，因此，所述补充图形具体如何布置尤为重要；在本实施例中，所述补充图形在所述标准单元的版图上按照所述被检查层的设计规则布置，具体是指，由于所述补充图形用于对所述被检查层的第一边线所在的方位进行物理规则检查，则将所述补充图形按照所述被检查层的轮廓图在该方位上符合设计规则的布置方式进行布置。
具体的，以图3和图4中的被检查层为例，将图4中对应于被检查层的补充图形按照所述被检查层的设计规则布置在图3中的标准单元的版图上后，生成的图形如图8所示。在图8中，补充图形(阴影框)右侧的边线与单元轮廓图(实线框)右侧边线之间的间距等于被检查层的第一边线与标准单元的单元边界之间的设计间距，且所述补充图形的高度与所述实际轮廓图的高度平齐，减少图形运算时的干扰因素。
可选的，在上述实施例中，在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述生成补充图形，可以包括：在所述标准单元的版图上，生成按照所述第一边线与所述标准单元的单元边界之间的设计间距布置的补充图形。
本实施例，所述补充图形在所述标准单元的版图上按照所述第一边线与所述标准单元的单元边界之间的设计间距布置，具体是指，在所述补充图形的宽度等于所述第一边线与所述标准单元的单元边界之间的设计间距时，将所述补充图形布置在所述第一边线与所述标准单元的单元边界之间的设计间距中，且所述补充图形的高度与所述被检查层的实际轮廓图的高度平齐，减少图形运算时的干扰因素(如图9所示)；在以所述被检查层与其他标准单元的层进行拼接时所述第一边线与其他标准单元的层的边线之间的最小拼接间距作为补充图形的宽度时，可以将所述补充图形的一侧布置在所述第一边线与所述标准单元的单元边界之间的设计间距中，另一侧位于单元轮廓图的外部，且使所述补充图形的高度与所述被检查层的实际轮廓图的高度平齐，减少图形运算时的干扰因素(如图10所示)。
在上述任一实施例中，可以利用calibre DRV的版图绘制指令批量生成单元Cell的被检查层的补充图形。
S102、对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；
本步骤中，如图11所示，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果，可以包括：
S1021、对所述标准单元的单元边界所组成的单元轮廓图、所述补充图形以及所述实际轮廓图进行逻辑与运算，得到第一被检查图形；
本步骤，以图8中所示的单元轮廓图(实线框部分)、补充图形(阴影部分)以及实际轮廓图(虚线框部分)为例，在进行上述逻辑与运算后，得到如图12中所示的第一被检查图形(填充斜线的区域)；
S1022、对所述单元轮廓图和所述实际轮廓图进行逻辑非运算，得到第二被检查图形；
本步骤，所述对所述单元轮廓图和所述实际轮廓图进行逻辑非运算，具体可以为单元轮廓图NOT实际轮廓图；以图8中所示的单元轮廓图(实线框部分)和实际轮廓图(虚线框部分)为例，在进行上述逻辑非运算运算后，得到如图13中所示的第二被检查图形(填充斜线的区域)。
S1023、对所述第一被检查图形和所述第二被检查图形进行逻辑或运算，得到实际被检查图形；
本步骤中，以图12中的第一被检查图形和图13中的第二被检查图形为例，进行上述逻辑或运算之后，得到如图14所示的实际被检查图形(填充斜线的区域)。
S1024、对所述补充图形以及所述实际被检查图形进行逻辑异或运算，得到图形逻辑运算结果。
本步骤中，以图14中的补充图形(阴影部分)以及所述实际被检查图形(斜线部分)为例，进行上述逻辑异或运算之后，得到如图15中填充斜线的区域，即图形逻辑运算结果不为空。
本实施例的各步骤中，以同一个被检查层为例进行了说明，且该被检查层的第一边线与标准单元的单元边界之间的间距大于设计间距；然而，在实际情况下，所述被检查层的实际轮廓图的第一边线与标准单元的单元边界之间的间距还可能等于设计间距或小于设计间距，然而无论是哪种情况，均可以使用上述步骤中的图形逻辑运算过程，得到所述图形逻辑运算结果；具体的，在所述被检查层的实际轮廓图的第一边线与标准单元的单元边界之间的间距大于或小于设计间距时，按照上述步骤中的图形逻辑运算过程进行图形逻辑运算，得到的图形逻辑运算结果不为空；在所述被检查层的实际轮廓图的第一边线与标准单元的单元边界之间的间距等于设计间距时，按照上述步骤中的图形逻辑运算过程进行图形逻辑运算，得到的图形逻辑运算结果为空。
可选的，在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果，包括：对所述补充图形以及所述实际轮廓图进行逻辑与操作，得到图形逻辑运算结果。
本实施例，以图9中的补充图形(阴影部分)和实际轮廓图(虚线部分)为例，进行上述逻辑与操作，得到如图16中所示的斜线部分，即图形逻辑运算结果不为空。或者以图10中的补充图形(阴影部分)和实际轮廓图(虚线部分)为例，进行上述逻辑与操作，得到如图17中所示的斜线部分，即图形逻辑运算结果不为空。
在本实施例中，以同一个被检查层为例进行了说明，且该被检查层的第一边线与标准单元的单元边界之间的间距小于设计间距；然而，在实际情况下，所述被检查层的实际轮廓图的第一边线与标准单元的单元边界之间的间距还可能等于设计间距或大于设计间距，然而无论是哪种情况，均可以使用上述步骤中的图形逻辑运算过程，得到所述图形逻辑运算结果；具体的，在所述被检查层的实际轮廓图的第一边线与标准单元的单元边界之间的间距小于设计间距时，按照上述步骤中的图形逻辑运算过程进行图形逻辑运算，得到的图形逻辑运算结果不为空；在所述被检查层的实际轮廓图的第一边线与标准单元的单元边界之间的间距大于或等于设计间距时，按照上述步骤中的图形逻辑运算过程进行图形逻辑运算，得到的图形逻辑运算结果为空。
另外，本实施例中，所述补充图形的宽度为所述被检查层与其他标准单元的层进行拼接时所述第一边线与其他标准单元的层的边线之间的最小拼接间距，相比于以所述第一边线与所述标准单元的单元边界之间的设计间距作为补充图形的宽度，在进行上述图形逻辑运算后，还能够检查出所述被检查层的实际轮廓的第一边线超出单元边界的情形，即进行图形逻辑运算后得到的图形的宽度大于所述设计间距。
S103、根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。
本步骤中，由于针对所述被检查层的每一种情况，在进行上述图形逻辑运算之后均对应有一种确定的图形逻辑运算结果，因此，可以根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。
可选的，在按照前述实施例提供的具体图形逻辑算法对所述补充图形以及所述实际轮廓图进行图形逻辑运算时，所述根据所述图形逻辑运算结果判断所述被检查图形是否违反物理规则，可以包括：判断所述图形逻辑运算结果是否为空；若是，则所述被检查层符合物理规则；若否，则所述被检查层违反物理规则。
在判断所述被检查层违反物理规则的情况下，则该标准单元有可能导致数字电路布局布线环节出现潜在DRC error，需要予以修正。
本实施例提供的一种标准单元的物理规则验证方法，能够根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形，其中，所述设计规则中包括所述被检查层的轮廓图中各条边线的最小设计长度、各条所述边线与所述标准单元的单元边界之间的设计间距、以及所述被检查层与其他标准单元的层进行拼接时各条所述边线与其他标准单元的层的边线之间的最小拼接间距；对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。这样，通过一种图形逻辑算法，能够自动对标准单元被检查层进行物理规则验证，从而能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。
第二方面，本发明实施例提供一种标准单元库的物理规则验证方法，能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。
如图18所示，本发明实施例提供一种标准单元库的物理规则验证方法，包括：
S201、利用上述任一实施例所述的方法对标准单元库中的标准单元进行物理规则验证；
本步骤中，标准单元具体的物理规则验证方法可以参见上述实施例。
S202、在根据图形逻辑运算结果判断所述被检查层违反物理规则时，对所述违反物理规则的被检查层进行修正；
本步骤中，在根据图形逻辑运算结果判断所述被检查层违反物理规则时，可以对所述被检查层进行报错；可以人工对所述违反物理规则的被检查层进行修正，也可以根据所述被检查层的设计规则，自动对所述被检查层进行修正。
S203、在所述标准单元库中的所有标准单元符合所述物理规则之后，根据标准单元的属性信息，对所述标准单元进行分类，所述标准单元的类别包括组合逻辑类、时序逻辑类以及填充类；
本步骤中，可以根据标准单元库的LEF文件里的cell属性，对所述标准单元库中的cell进行分类，所述标准单元库中的cell的类别包括组合逻辑类、时序逻辑类以及填充类，属于所述组合逻辑类以及时序逻辑类的cell具有pin信息，属于所述填充类的cell无pin信息。
S204、调取至少一部分属于组合逻辑类的标准单元以及至少一部分属于时序逻辑类的标准单元，其中，每个所述标准单元至少被调取一次；
本步骤中，由于属于组合逻辑类的标准单元和属于时序逻辑类的标准单元具有pin信息，故可以利用这两种标准单元搭建模拟门级电路。具体的，可以调取至少一部分属于组合逻辑类的标准单元以及至少一部分属于时序逻辑类的标准单元，对于每一个被调取的标准单元，其至少被调用一次，即所述标准单元可以被调用多次。
为对所述标准单元库中的标准单元进行全面完整的物理规则验证，在本步骤中，可以调取属于组合逻辑类的所有标准单元以及属于时序逻辑类的所有标准单元，且每个所述标准单元至少被调用一次，例如，多次调用标准单元库中的属于组合逻辑类的所有标准单元以及属于时序逻辑类的所有标准单元，这样，可以创建一个布局布线单元CELL数量级达到数以百万、千万级的模拟场景。
S205、根据调取的所述标准单元，生成模拟门级电路；
本步骤中，由于调取的所述标准单元均具有pin信息，因此，本步骤中可以将各所述标准单元的引脚进行互连，生成模拟门级电路。
如图19所示，可选的，所述根据调取的所述标准单元，生成模拟门级电路；具体可以包括：
S2051、对调取的所述标准单元进行分析，得到每个所述标准单元的各引脚的引脚特征；
本步骤中，所述标准单元的各个引脚的引脚特征不同，比如一些引脚为输入pin、另一些为输出pin，还有一些引脚为clock pin，set pin等，本步骤通过对标准单元进行分析，可以得到每个所述标准单元的各引脚的引脚特征。
S2052、根据所述标准单元的各引脚的引脚特征，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
本步骤中，所述按照基本电路接法对各所述标准单元进行连接，是指：不考虑电路逻辑关系，只关注连接点的输入输出方向符合基本电路接法约束，例如，输出out不可与其他输出相连接等。
可选的，除按照基本电路接法对各所述标准单元之间的连接进行约束之外，所述标准单元之间的连接还可以依据实际门级电路的接法，将一些pin连接在一起，例如，将与时钟相关的clock pin互连，将set pin互连等。
可选的，所述按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路，可以包括：基于预设的连接复杂度，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
本实施例，单元cell的net点可设计其连接复杂度，即总的wire根数少，则在后续步骤中的布线相对容易，布线运行效率高。可选的，在本步骤中，可以多次调整所述连接复杂度，然后根据每个连接复杂度分别执行以下后续步骤，生成随机布局，以达到后续步骤中对标准单元布局的约束，最大限度的检查物理设计规则的具体情形。
根据上述方法生成的其中一个模拟门级电路的模型示意图如图20所示。具体的，可以将步骤S204中调取的标准单元随机分配到模拟门级电路的n个级中(n为正整数)，然后再对各级的标准单元进行连接，生成模拟门级电路。或者按照逐级递增的方式随机将各标准单元依次分配到n个级中(n为正整数)，然后再对各级的标准单元进行连接，生成模拟门级电路。本实施例对模拟门级电路的具体生成方法不做限定。
图20中的模拟门级电路所对应的数字表达式如下：
module test(in1，in2…out1，out2…)；
reg in1；
reg in2；
…
reg out1；
reg out2；
…
supply1 VDD；
supply0 VSS；
…
wire net1；
wire net2；
…
CELL21 X001(.A(net1)，.B(net164)，.Q(out1))；
CELL21X002(.A(net134)，.B(net174)，.Q(out2))；
CELL21 X003(.A(netxx)，.B(net14)，.Q(net89))；
CELL21 X004(.A(net32)，.B(net164)，.Q(net1))；
…
SELL21 X178(.D(net1)，.CLK(CLK)，.Q(outn))
…
endmule
S206、对所述模拟门级电路进行布局布线，生成数字电路；
本步骤中，可以利用常用的布局布线工具进行所述布局布线，例如CDA工具；在所述布局过程中，会调用所述标准单元库中的填充类标准单元(填充单元)对空隙进行填充。
S207、对所述数字电路进行物理规则验证。
本步骤中，可以利用CDA工具进行所述物理规则验证，具体的，将布局布线插入physical cell后，导出GDSll文件，进行DRC check command file，将生成的DRC report进行遍历，就可以将拼接后可能违反物理规则(design rule)的位置精准检测出。这样，可将标准单元在实际的布局布线后才可能出现的错误，在标准单元库版图设计环节得以精准显示。
可选的，所述对所述模拟门级电路进行布局布线，生成数字电路；可以包括：根据目标布局框架对所述模拟门级电路进行布局；对布局后的模拟门级电路进行布线，生成数字电路。
本实施例，在对所述模拟门级电路进行布局布线时，可以按照目标布局框架由大到小的顺序对所述模拟门级电路进行布线，以达到布局利用率提高，对标准单元进行更高频率的拼接，然后将生成的各数字电路分别按照步骤S207的方法进行物理规则验证，对其可能的违反物理规则情形进行显现。
本实施例提供的一种标准单元库的物理规则验证方法，通过利用上述任一实施例所述的标准单元的物理规则验证方法对标准单元库中的标准单元进行物理规则验证；在根据图形逻辑运算结果判断所述被检查层违反物理规则时，对所述违反物理规则的被检查层进行修正；在所述标准单元库中的所有标准单元符合所述物理规则之后，所述方法还包括：根据标准单元的属性信息，对所述标准单元进行分类，所述标准单元的类别包括组合逻辑类、时序逻辑类以及填充类；调取至少一部分属于组合逻辑类的标准单元以及至少一部分属于时序逻辑类的标准单元，其中，每个所述标准单元至少被调取一次；根据调取的所述标准单元，生成模拟门级电路；对所述模拟门级电路进行布局布线，生成数字电路；对所述数字电路进行物理规则验证。这样，通过设置标准单元库中各标准单元的多次调用，可以创建一个布局布线标准单元的数量级达到数以百万，千万级的模拟场景；然后通过对布局布线后的版图进行物理规则验证，可以发现标准单元库中的标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。
第三方面，本发明实施例提供一种标准单元的物理规则验证装置，能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。
如图21所示，本发明实施例提供一种标准单元的物理规则验证装置，包括：第一生成单元21，用于根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形，其中，所述设计规则中包括所述被检查层的轮廓图中各条边线的最小设计长度、各条所述边线与所述标准单元的单元边界之间的设计间距、以及所述被检查层与其他标准单元的层进行拼接时各条所述边线与其他标准单元的层的边线之间的最小拼接间距；
逻辑运算单元22，用于对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；
判断单元23，用于根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。
可选的，所述补充图形的数量至少为1个，每一个所述补充图形用于对所述被检查层的其中一个方位进行物理规则检查，所述被检查层包括上、下、左、右四个方位。
可选的，所述第一生成单元具体用于：根据标准单元被检查层的设计规则，判断所述被检查层的轮廓图中的第一边线是否应超出所述标准单元的单元边界；若是，则以所述轮廓图中的第二边线的最小设计长度作为补充图形的宽度、以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形，其中所述第二边线与所述第一边线垂直；若否，则以所述被检查层与其他标准单元的层进行拼接时所述第一边线与其他标准单元的层的边线之间的最小拼接间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形；或者，以所述第一边线与所述标准单元的单元边界之间的设计间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形。
可选的，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述生成补充图形，包括：在所述标准单元的版图上，生成按照所述被检查层的设计规则布置的补充图形；在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述生成补充图形，包括：在所述标准单元的版图上，生成按照所述第一边线与所述标准单元的单元边界之间的设计间距布置的补充图形。
可选的，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述逻辑运算单元具体用于：对所述标准单元的单元边界所组成的单元轮廓图、所述补充图形以及所述实际轮廓图进行逻辑与运算，得到第一被检查图形；对所述单元轮廓图和所述实际轮廓图进行逻辑非运算，得到第二被检查图形；对所述第一被检查图形和所述第二被检查图形进行逻辑或运算，得到实际被检查图形；对所述补充图形以及所述实际被检查图形进行逻辑异或运算，得到图形逻辑运算结果。
可选的，在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述逻辑运算单元具体用于：对所述补充图形以及所述实际轮廓图进行逻辑与操作，得到图形逻辑运算结果。
可选的，所述判断单元具体用于：判断所述图形逻辑运算结果是否为空；若是，则所述被检查层符合物理规则；若否，则所述被检查层违反物理规则。
本实施例的装置，可以用于执行图1所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
第四方面，本发明实施例提供一种标准单元库的物理规则验证装置，能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。
如图22所示，本发明实施例提供一种标准单元库的物理规则验证装置，包括上述任一实施例所述的标准单元的物理规则验证装置，还包括：
修正单元24，用于在所述判断单元判断所述被检查层违反物理规则时，对所述违反物理规则的被检查层进行修正；
分类单元25，用于在所述标准单元库中的所有标准单元符合所述物理规则之后，根据标准单元的属性信息，对所述标准单元进行分类，所述标准单元的类别包括组合逻辑类、时序逻辑类以及填充类；
调取单元26，用于调取至少一部分属于组合逻辑类的标准单元以及至少一部分属于时序逻辑类的标准单元，其中，每个所述标准单元至少被调取一次；
第二生成单元27，用于根据调取的所述标准单元，生成模拟门级电路；
第三生成单元28，用于对所述模拟门级电路进行布局布线，生成数字电路；
物理规则验证单元29，对所述数字电路进行物理规则验证。
可选的，所述第二生成单元具体用于：对调取的所述标准单元进行分析，得到每个所述标准单元的各引脚的引脚特征；根据所述标准单元的各引脚的引脚特征，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
可选的，所述按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路，包括：基于预设的连接复杂度，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
可选的，所述第三生成单元具体用于：根据目标布局框架对所述模拟门级电路进行布局；对布局后的模拟门级电路进行布线，生成数字电路。
本实施例的装置，可以用于执行图18所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行装置、装置或设备(如基于计算机的装置、包括处理器的装置或其他可以从指令执行装置、装置或设备取指令并执行指令的装置)使用，或结合这些指令执行装置、装置或设备而使用。就本说明书而言，″计算机可读介质″可以是任何可以包含、存储、通信、传播或传输程序以供指令执行装置、装置或设备或结合这些指令执行装置、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。
在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行装置执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本发明实施例还提供一种电子设备，能够及时发现标准单元潜在的拼接问题，减少这种错误在真正的数字电路设计中出现，为数字电路设计的整个周期节约时间。
图23为本发明电子设备一个实施例的结构示意图，可以实现本发明图1或图18所示实施例的流程，如图23所示，上述电子设备可以包括：壳体31、处理器32、存储器33、电路板34和电源电路35，其中，电路板34安置在壳体31围成的空间内部，处理器32和存储器33设置在电路板34上；电源电路35，用于为上述电子设备的各个电路或器件供电；存储器33用于存储可执行程序代码；处理器32通过读取存储器33中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述任一实施例所述的标准单元的物理规则验证方法或前述任一实施例所述的标准单元库的物理规则的验证方法。
处理器32对上述步骤的具体执行过程以及处理器32通过运行可执行程序代码来进一步执行的步骤，可以参见本发明图1或图18所示实施例的描述，在此不再赘述。
该电子设备以多种形式存在，包括但不限于：
(1)移动通信设备：这类设备的特点是具备移动通信功能，并且以提供话音、数据通信为主要目标。这类终端包括：智能手机(例如iPhone)、多媒体手机、功能性手机，以及低端手机等。
(2)超移动个人计算机设备：这类设备属于个人计算机的范畴，有计算和处理功能，一般也具备移动上网特性。这类终端包括：PDA、MID和UMPC设备等，例如iPad。
(3)便携式娱乐设备：这类设备可以显示和播放多媒体内容。该类设备包括：音频、视频播放器(例如iPod)，掌上游戏机，电子书，以及智能玩具和便携式车载导航设备。
(4)服务器：提供计算服务的设备，服务器的构成包括处理器、硬盘、内存、装置总线等，服务器和通用的计算机架构类似，但是由于需要提供高可靠的服务，因此在处理能力、稳定性、可靠性、安全性、可扩展性、可管理性等方面要求较高。
(5)其他具有数据交互功能的电子设备。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (24)
1.一种标准单元的物理规则验证方法，其特征在于，包括：
根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形，其中，所述设计规则中包括所述被检查层的轮廓图中各条边线的最小设计长度、各条所述边线与所述标准单元的单元边界之间的设计间距、以及所述被检查层与其他标准单元的层进行拼接时各条所述边线与其他标准单元的层的边线之间的最小拼接间距；
对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；
根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。
2.根据权利要求1所述的方法，其特征在于，所述补充图形的数量至少为1个，每一个所述补充图形用于对所述被检查层的其中一个方位进行物理规则检查，所述被检查层包括上、下、左、右四个方位。
3.根据权利要求2所述的方法，其特征在于，所述根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形；包括：
根据标准单元被检查层的设计规则，判断所述被检查层的轮廓图中的第一边线是否应超出所述标准单元的单元边界；
若是，则以所述轮廓图中的第二边线的最小设计长度作为补充图形的宽度、以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形，其中所述第二边线与所述第一边线垂直；
若否，则以所述被检查层与其他标准单元的层进行拼接时所述第一边线与其他标准单元的层的边线之间的最小拼接间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形；或者，以所述第一边线与所述标准单元的单元边界之间的设计间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形。
4.根据权利要求3所述的方法，其特征在于，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述生成补充图形，包括：
在所述标准单元的版图上，生成按照所述被检查层的设计规则布置的补充图形；
在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述生成补充图形，包括：
在所述标准单元的版图上，生成按照所述第一边线与所述标准单元的单元边界之间的设计间距布置的补充图形。
5.根据权利要求4所述的方法，其特征在于，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果，包括：
对所述标准单元的单元边界所组成的单元轮廓图、所述补充图形以及所述实际轮廓图进行逻辑与运算，得到第一被检查图形；
对所述单元轮廓图和所述实际轮廓图进行逻辑非运算，得到第二被检查图形；
对所述第一被检查图形和所述第二被检查图形进行逻辑或运算，得到实际被检查图形；
对所述补充图形以及所述实际被检查图形进行逻辑异或运算，得到图形逻辑运算结果。
6.根据权利要求4所述的方法，其特征在于，在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果，包括：
对所述补充图形以及所述实际轮廓图进行逻辑与操作，得到图形逻辑运算结果。
7.根据权利要求5或6所述的方法，其特征在于，所述根据所述图形逻辑运算结果判断所述被检查图形是否违反物理规则，包括：
判断所述图形逻辑运算结果是否为空；
若是，则所述被检查层符合物理规则；
若否，则所述被检查层违反物理规则。
8.一种标准单元库的物理规则验证方法，其特征在于，包括：
利用上述权利要求1至7中任一所述的方法对标准单元库中的标准单元进行物理规则验证；
在根据图形逻辑运算结果判断所述被检查层违反物理规则时，对所述违反物理规则的被检查层进行修正；
在所述标准单元库中的所有标准单元符合所述物理规则之后，所述方法还包括：
根据标准单元的属性信息，对所述标准单元进行分类，所述标准单元的类别包括组合逻辑类、时序逻辑类以及填充类；
调取至少一部分属于组合逻辑类的标准单元以及至少一部分属于时序逻辑类的标准单元，其中，每个所述标准单元至少被调取一次；
根据调取的所述标准单元，生成模拟门级电路；
对所述模拟门级电路进行布局布线，生成数字电路；
对所述数字电路进行物理规则验证。
9.根据权利要求8所述的方法，其特征在于，所述根据调取的所述标准单元，生成模拟门级电路；包括：
对调取的所述标准单元进行分析，得到每个所述标准单元的各引脚的引脚特征；
根据所述标准单元的各引脚的引脚特征，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
10.根据权利要求9所述的方法，其特征在于，所述按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路，包括：
基于预设的连接复杂度，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
11.根据权利要求8所述的方法，其特征在于，所述对所述模拟门级电路进行布局布线，生成数字电路；包括：
根据目标布局框架对所述模拟门级电路进行布局；
对布局后的模拟门级电路进行布线，生成数字电路。
12.一种标准单元的物理规则验证装置，其特征在于，包括：
第一生成单元，用于根据标准单元被检查层的设计规则以及所述被检查层的实际轮廓图，生成所述被检查层的补充图形，其中，所述设计规则中包括所述被检查层的轮廓图中各条边线的最小设计长度、各条所述边线与所述标准单元的单元边界之间的设计间距、以及所述被检查层与其他标准单元的层进行拼接时各条所述边线与其他标准单元的层的边线之间的最小拼接间距；
逻辑运算单元，用于对所述补充图形以及所述实际轮廓图进行图形逻辑运算，得到图形逻辑运算结果；
判断单元，用于根据所述图形逻辑运算结果判断所述被检查层是否违反物理规则。
13.根据权利要求12所述的装置，其特征在于，所述补充图形的数量至少为1个，每一个所述补充图形用于对所述被检查层的其中一个方位进行物理规则检查，所述被检查层包括上、下、左、右四个方位。
14.根据权利要求13所述的装置，其特征在于，所述第一生成单元具体用于：
根据标准单元被检查层的设计规则，判断所述被检查层的轮廓图中的第一边线是否应超出所述标准单元的单元边界；
若是，则以所述轮廓图中的第二边线的最小设计长度作为补充图形的宽度、以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形，其中所述第二边线与所述第一边线垂直；
若否，则以所述被检查层与其他标准单元的层进行拼接时所述第一边线与其他标准单元的层的边线之间的最小拼接间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形；或者，以所述第一边线与所述标准单元的单元边界之间的设计间距作为补充图形的宽度，以被检查层的所述第一边线的实际高度作为补充图形的高度，生成补充图形。
15.根据权利要求14所述的装置，其特征在于，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述生成补充图形，包括：
在所述标准单元的版图上，生成按照所述被检查层的设计规则布置的补充图形；
在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述生成补充图形，包括：
在所述标准单元的版图上，生成按照所述第一边线与所述标准单元的单元边界之间的设计间距布置的补充图形。
16.根据权利要求15所述的装置，其特征在于，在判断所述被检查层的轮廓图中的第一边线应超出所述标准单元的单元边界时，所述逻辑运算单元具体用于：
对所述标准单元的单元边界所组成的单元轮廓图、所述补充图形以及所述实际轮廓图进行逻辑与运算，得到第一被检查图形；
对所述单元轮廓图和所述实际轮廓图进行逻辑非运算，得到第二被检查图形；
对所述第一被检查图形和所述第二被检查图形进行逻辑或运算，得到实际被检查图形；
对所述补充图形以及所述实际被检查图形进行逻辑异或运算，得到图形逻辑运算结果。
17.根据权利要求15所述的装置，其特征在于，在判断所述被检查层的轮廓图中的第一边线不应超出所述标准单元的单元边界时，所述逻辑运算单元具体用于：
对所述补充图形以及所述实际轮廓图进行逻辑与操作，得到图形逻辑运算结果。
18.根据权利要求16或17所述的装置，其特征在于，所述判断单元具体用于：
判断所述图形逻辑运算结果是否为空；
若是，则所述被检查层符合物理规则；
若否，则所述被检查层违反物理规则。
19.一种标准单元库的物理规则验证装置，其特征在于，包括上述权利要求12-18中任一所述的标准单元的物理规则验证装置，还包括：
修正单元，用于在所述判断单元判断所述被检查层违反物理规则时，对所述违反物理规则的被检查层进行修正；
分类单元，用于在所述标准单元库中的所有标准单元符合所述物理规则之后，根据标准单元的属性信息，对所述标准单元进行分类，所述标准单元的类别包括组合逻辑类、时序逻辑类以及填充类；
调取单元，用于调取至少一部分属于组合逻辑类的标准单元以及至少一部分属于时序逻辑类的标准单元，其中，每个所述标准单元至少被调取一次；
第二生成单元，用于根据调取的所述标准单元，生成模拟门级电路；
第三生成单元，用于对所述模拟门级电路进行布局布线，生成数字电路；
物理规则验证单元，对所述数字电路进行物理规则验证。
20.根据权利要求19所述的装置，其特征在于，所述第二生成单元具体用于：
对调取的所述标准单元进行分析，得到每个所述标准单元的各引脚的引脚特征；
根据所述标准单元的各引脚的引脚特征，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
21.根据权利要求20所述的装置，其特征在于，所述按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路，包括：
基于预设的连接复杂度，按照基本电路接法对各所述标准单元进行连接，生成模拟门级电路。
22.根据权利要求19所述的装置，其特征在于，所述第三生成单元具体用于：
根据目标布局框架对所述模拟门级电路进行布局；
对布局后的模拟门级电路进行布线，生成数字电路。
23.一种电子设备，其特征在于，所述电子设备包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述权利要求1至7中任一项所述的标准单元的物理规则验证方法，或用于执行前述权利要求8至11中任一项所述的标准单元库的物理规则验证方法。
24.一种计算机可读取存储介质，其特征在于，所述计算机可读存储介质存储有一个或多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现前述权利要求1至7中任一项所述的标准单元的物理规则验证方法，或以实现前述权利要求8至11中任一项所述的标准单元库的物理规则验证方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011283533.7A CN112380809B (zh) | 2020-11-16 | 2020-11-16 | 标准单元、标准单元库的物理规则验证方法、装置及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011283533.7A CN112380809B (zh) | 2020-11-16 | 2020-11-16 | 标准单元、标准单元库的物理规则验证方法、装置及设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112380809A true CN112380809A (zh) | 2021-02-19 |
| CN112380809B CN112380809B (zh) | 2021-08-03 |
Family
ID=74584867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011283533.7A Active CN112380809B (zh) | 2020-11-16 | 2020-11-16 | 标准单元、标准单元库的物理规则验证方法、装置及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112380809B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115659901A (zh) * | 2022-09-07 | 2023-01-31 | 上海为旌科技有限公司 | 一种芯片物理设计的距离布线优化方法和装置 |
| CN116956810A (zh) * | 2023-08-01 | 2023-10-27 | 北京华大九天科技股份有限公司 | 布线方法及装置、计算装置和存储介质 |
| CN117010322A (zh) * | 2023-08-18 | 2023-11-07 | 合芯科技(苏州)有限公司 | 标准单元的检查方法、装置及设备 |
| CN117094280A (zh) * | 2023-08-22 | 2023-11-21 | 合芯科技(苏州)有限公司 | 电源线地线接入点规则检测方法、装置、终端及介质 |
| CN117371382A (zh) * | 2023-10-24 | 2024-01-09 | 深圳市合芯数字科技有限公司 | 标准单元的布设处理方法、装置、及存储介质 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070157141A1 (en) * | 2005-12-29 | 2007-07-05 | Dongbu Electronics Co., Ltd. | Library test circuit and library test method |
| US20080201677A1 (en) * | 2007-02-21 | 2008-08-21 | Faye Baker | Integrated Circuit (IC) Chip Input/Output (I/O) Cell Design Optimization Method And IC chip With Optimized I/O Cells |
| CN102855360A (zh) * | 2012-09-11 | 2013-01-02 | 中国科学院微电子研究所 | 一种纳米工艺金属层版图的优化设计方法 |
| CN103268375A (zh) * | 2013-05-08 | 2013-08-28 | 中国科学院微电子研究所 | 标准单元库版图设计规则检查验证方法 |
| US20170323047A1 (en) * | 2016-05-03 | 2017-11-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for triple-patterning friendly placement |
| CN108830008A (zh) * | 2018-06-28 | 2018-11-16 | 中国科学院微电子研究所 | 一种标准单元库全模型的测试方法及测试系统 |
| CN109684707A (zh) * | 2018-12-19 | 2019-04-26 | 上海华力微电子有限公司 | 一种标准单元库版图设计规则验证方法 |
| CN110660792A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力微电子有限公司 | Fdsoi标准单元的填充图形的生成方法以及版图布局方法 |
| CN110907807A (zh) * | 2019-12-18 | 2020-03-24 | 成都海光微电子技术有限公司 | 芯片电路功耗测量电路及方法、芯片 |
| CN111241768A (zh) * | 2019-01-29 | 2020-06-05 | 叶惠玲 | 建立标准单元库的方法与系统、芯片设计方法与系统 |
-
2020
- 2020-11-16 CN CN202011283533.7A patent/CN112380809B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070157141A1 (en) * | 2005-12-29 | 2007-07-05 | Dongbu Electronics Co., Ltd. | Library test circuit and library test method |
| US20080201677A1 (en) * | 2007-02-21 | 2008-08-21 | Faye Baker | Integrated Circuit (IC) Chip Input/Output (I/O) Cell Design Optimization Method And IC chip With Optimized I/O Cells |
| CN102855360A (zh) * | 2012-09-11 | 2013-01-02 | 中国科学院微电子研究所 | 一种纳米工艺金属层版图的优化设计方法 |
| CN103268375A (zh) * | 2013-05-08 | 2013-08-28 | 中国科学院微电子研究所 | 标准单元库版图设计规则检查验证方法 |
| US20170323047A1 (en) * | 2016-05-03 | 2017-11-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for triple-patterning friendly placement |
| CN108830008A (zh) * | 2018-06-28 | 2018-11-16 | 中国科学院微电子研究所 | 一种标准单元库全模型的测试方法及测试系统 |
| CN109684707A (zh) * | 2018-12-19 | 2019-04-26 | 上海华力微电子有限公司 | 一种标准单元库版图设计规则验证方法 |
| CN111241768A (zh) * | 2019-01-29 | 2020-06-05 | 叶惠玲 | 建立标准单元库的方法与系统、芯片设计方法与系统 |
| CN110660792A (zh) * | 2019-09-30 | 2020-01-07 | 上海华力微电子有限公司 | Fdsoi标准单元的填充图形的生成方法以及版图布局方法 |
| CN110907807A (zh) * | 2019-12-18 | 2020-03-24 | 成都海光微电子技术有限公司 | 芯片电路功耗测量电路及方法、芯片 |
Non-Patent Citations (2)
| Title |
|---|
| HAO CHEN等: "A CMOS Standard-Cell Library for the PC-based LASI Layout System", 《IEEE COMPUT. SOC 1998 MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS-NOTRE DAME》 * |
| 李宁: "深亚微米标准单元库的可制造性设计", 《半导体技术》 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115659901A (zh) * | 2022-09-07 | 2023-01-31 | 上海为旌科技有限公司 | 一种芯片物理设计的距离布线优化方法和装置 |
| CN115659901B (zh) * | 2022-09-07 | 2023-07-07 | 上海为旌科技有限公司 | 一种芯片物理设计的距离布线优化方法和装置 |
| CN116956810A (zh) * | 2023-08-01 | 2023-10-27 | 北京华大九天科技股份有限公司 | 布线方法及装置、计算装置和存储介质 |
| CN117010322A (zh) * | 2023-08-18 | 2023-11-07 | 合芯科技(苏州)有限公司 | 标准单元的检查方法、装置及设备 |
| CN117010322B (zh) * | 2023-08-18 | 2024-03-26 | 合芯科技(苏州)有限公司 | 标准单元的检查方法、装置及设备 |
| CN117094280A (zh) * | 2023-08-22 | 2023-11-21 | 合芯科技(苏州)有限公司 | 电源线地线接入点规则检测方法、装置、终端及介质 |
| CN117371382A (zh) * | 2023-10-24 | 2024-01-09 | 深圳市合芯数字科技有限公司 | 标准单元的布设处理方法、装置、及存储介质 |
| CN117371382B (zh) * | 2023-10-24 | 2024-05-28 | 深圳市合芯数字科技有限公司 | 标准单元的布设处理方法、装置、及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112380809B (zh) | 2021-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112380809B (zh) | 标准单元、标准单元库的物理规则验证方法、装置及设备 | |
| US9171124B2 (en) | Parasitic extraction in an integrated circuit with multi-patterning requirements | |
| US6804808B2 (en) | Redundant via rule check in a multi-wide object class design layout | |
| US8930869B2 (en) | Method, program, and apparatus for aiding wiring design | |
| CN115329713B (zh) | 一种布局模块、生成布线文件以及布线的方法、装置 | |
| US9740815B2 (en) | Electromigration-aware integrated circuit design methods and systems | |
| US6629307B2 (en) | Method for ensuring correct pin assignments between system board connections using common mapping files | |
| US11036913B2 (en) | Integrated circuit methods using single-pin imaginary devices | |
| CN116151179A (zh) | 芯片设计的布局规划方法及相关设备 | |
| US20090094568A1 (en) | Validation Of An Integrated Circuit For Electro Static Discharge Compliance | |
| US20050223348A1 (en) | System and method for evaluating signal trace discontinuities in a package design | |
| US20110239178A1 (en) | Layout design apparatus, layout design method, and computer readable medium having a layout design program | |
| JP5444985B2 (ja) | 情報処理装置 | |
| CN112347735A (zh) | 标准单元的检测方法和生成方法、介质、及设备 | |
| JP4962084B2 (ja) | 回路設計検証システム、方法、及び、プログラム | |
| US8832630B2 (en) | Apparatus and method for aiding in designing electronic circuits | |
| US8336013B2 (en) | Determining an order for visiting circuit blocks in a circuit design for fixing design requirement violations | |
| US8527923B1 (en) | System, method, and computer program product for hierarchical formal hardware verification of floating-point division and/or square root algorithmic designs using automatic sequential equivalence checking | |
| US8219586B2 (en) | Support apparatus and method | |
| US8745553B2 (en) | Method and apparatus for applying post graphic data system stream enhancements | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP7244451B2 (ja) | 演算装置及び演算方法 | |
| US20230023317A1 (en) | Systems and Methods for Providing A Dynamic High Voltage Circuit Design Workflow | |
| CN103164565A (zh) | 一种自动生成天线规则测试向量的方法 | |
| CN112597722B (zh) | 快速筛选极端pvt角对应极端rc角的方法、装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |