CN112352332A - 制造有机发光显示装置的方法 - Google Patents

制造有机发光显示装置的方法 Download PDF

Info

Publication number
CN112352332A
CN112352332A CN201880095019.5A CN201880095019A CN112352332A CN 112352332 A CN112352332 A CN 112352332A CN 201880095019 A CN201880095019 A CN 201880095019A CN 112352332 A CN112352332 A CN 112352332A
Authority
CN
China
Prior art keywords
interlayer insulating
pattern
insulating film
contact hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880095019.5A
Other languages
English (en)
Inventor
赵炫珉
崔新逸
金湘甲
金泰圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112352332A publication Critical patent/CN112352332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种制造有机发光显示装置的方法。所述方法包括:在包括晶体管区域和电容器区域的基底上形成与晶体管区域对应的下电极图案,并在包括下电极图案的基底上形成缓冲层;在缓冲层上形成包括氧化物半导体层的薄膜晶体管;在薄膜晶体管上形成层间绝缘膜;在层间绝缘膜上形成包括具有不同深度的第一孔和第二孔的光致抗蚀剂膜图案;以及使用光致抗蚀剂膜图案,同时形成暴露下电极图案的第一接触孔和暴露氧化物半导体层的第二接触孔。

Description

制造有机发光显示装置的方法
技术领域
本发明涉及一种制造有机发光显示装置的方法。
背景技术
有机发光显示装置是电激发在其中的有机化合物以发射光的自发光型显示装置。由于有机发光显示装置在低电压下可操作,可以被有效地设置为薄的外形,并且可以具有宽视角和快响应速度,因此有机发光显示装置作为下一代显示装置已经受到关注。
有机发光显示装置包括在阳极电极与阴极电极之间的有机发光层。来自阳极电极的空穴和来自阴极电极的电子在有机发光层中结合以产生激子,激子是空穴-电子对,通过激子返回其基态时产生的能量发射光。
通常,根据从其发射光的表面,将有机发光装置分类为底发射型或顶发射型,在底发射型中,在朝向形成有有机发光元件的基底的方向上实现图像,在顶发射型中,在与基底相反的方向上实现图像。
发明内容
技术问题
有机发光显示装置的制造涉及多个光刻工艺。光刻工艺是通过将在掩模上绘制的图案转移到在其上沉积有薄膜的基底来形成期望的图案的工艺,光刻工艺由多个步骤(诸如,敏化溶液的施加步骤、曝光步骤和显影步骤)组成。
被设计为用于形成图案的掩模非常昂贵。因此,随着所使用的掩模的数量的增加,有机发光显示装置的制造成本增加,同时,有机发光显示装置的产量(或生产良率)降低。
本发明的目的是提供一种制造有机发光显示装置的方法,所述方法能够减少所使用的掩模的数量。
本发明不限于上述技术问题,并且本领域技术人员可以通过以下描述清楚地理解未提及的其他技术问题。
技术方案
根据本发明的一个方面,一种制造有机发光显示装置的方法包括:在包括晶体管区域和电容器区域的基底上形成与晶体管区域对应的下电极图案,并且在包括下电极图案的基底上形成缓冲层;在缓冲层上形成包括氧化物半导体层的薄膜晶体管;在薄膜晶体管上形成层间绝缘膜;在层间绝缘膜上形成包括具有不同深度的第一孔和第二孔的光致抗蚀剂膜图案;以及使用光致抗蚀剂膜图案,同时形成暴露下电极图案的第一接触孔和暴露氧化物半导体层的第二接触孔。
氧化物半导体层可以包括源区、沟道区和漏区,并且第二接触孔可以暴露源区和漏区。
层间绝缘膜可以包括设置在缓冲层上的第二层间绝缘膜和设置在第二层间绝缘膜与缓冲层之间的第一层间绝缘膜,并且第一层间绝缘膜可以比第二层间绝缘膜厚。
光致抗蚀剂膜图案可以使用包括透光部分、光阻挡部分和半透光部分的半色调掩模形成,并且形成光致抗蚀剂膜图案还可以包括:形成与透光部分对应的第一孔;以及形成与半透光部分对应的第二孔。
第一孔可以对应于第一接触孔以暴露第二层间绝缘膜,并且第二孔可以对应于第二接触孔以暴露残留光致抗蚀剂。
残留光致抗蚀剂的厚度可以比缓冲层的厚度大。
第二层间绝缘膜的蚀刻速率可以比第一层间绝缘膜和缓冲层的蚀刻速率大。
第一层间绝缘膜和缓冲层可以具有相同的蚀刻速率。
残留光致抗蚀剂的蚀刻速率可以比缓冲层的蚀刻速率大。
形成第一接触孔和第二接触孔可以包括:使用NF3和O2的混合气体,蚀刻与第一接触孔对应的第一层间绝缘膜和第二层间绝缘膜以及缓冲层,并且蚀刻与第二接触孔对应的残留光致抗蚀剂以及第一层间绝缘膜和第二层间绝缘膜。
第一层间绝缘膜和缓冲层的蚀刻速率可以为
Figure BDA0002857564740000021
并且残留光致抗蚀剂的蚀刻速率可以为
Figure BDA0002857564740000022
氧化物半导体层可以由IGZO形成,并且氧化物半导体层的蚀刻速率可以为
Figure BDA0002857564740000031
源电极和下电极图案可以通过第一接触孔电连接,并且源电极和氧化物半导体层的源区可以通过形成在源区中的第二接触孔电连接。
根据本发明的另一方面,一种制造有机发光显示装置的方法包括:在包括晶体管区域和电容器区域的基底上形成与晶体管区域对应的下电极图案,并且在包括下电极图案的基底上形成缓冲层;在缓冲层上形成包括氧化物半导体层的薄膜晶体管;在薄膜晶体管上形成层间绝缘膜;使用掩模在层间绝缘膜上形成光致抗蚀剂膜图案,光致抗蚀剂膜图案包括暴露层间绝缘膜的第一孔和第二孔;以及使用光致抗蚀剂膜图案,同时形成暴露下电极图案的第一接触孔和暴露氧化物半导体层的第二接触孔。
第一孔可以对应于第一接触孔以暴露层间绝缘膜,并且第二孔可以对应于第二接触孔以暴露层间绝缘膜。
氧化物半导体层可以包括源区、沟道区和漏区,并且第二接触孔可以暴露源区和漏区。
层间绝缘膜和缓冲层可以由SiOx形成,氧化物半导体层可以由IGZO形成,并且所述方法还可以包括:使用具有比40大的SiOx/IGZO蚀刻选择性的混合气体执行蚀刻。
混合气体可以是C4F8和Ar的混合气体。
混合气体可以是CHF3和Ar的混合气体。
源电极和下电极图案可以通过第一接触孔电连接,并且源电极和氧化物半导体层的源区可以通过形成在源区中的第二接触孔电连接。
根据本发明的另一方面,一种制造有机发光显示装置的方法包括:准备基底,在基底上顺序地设置有第一图案、覆盖第一图案的第一绝缘层、在第一绝缘层上的第二图案和在第二图案上的第二绝缘层;在第二绝缘层上形成包括具有不同深度的第一孔和第二孔的掩模图案;以及通过蚀刻掩模图案的第一孔的底层结构和掩模图案的第二孔的底层结构,形成暴露第一图案的第一接触孔和暴露第二图案的第二接触孔。
第一图案可以是下电极图案,并且第二图案可以是氧化物半导体层。
掩模图案可以是使用包括透光部分、光阻挡部分和半透光部分的半色调掩模形成的光致抗蚀剂膜图案,并且光致抗蚀剂膜图案还可以包括:形成与透光部分对应的第一孔;以及形成与半透光部分对应的第二孔。
有益效果
根据本发明的示例性实施例的制造有机发光显示装置的方法可以减少所使用的掩模的数量。因此,可以降低有机发光显示装置的制造成本,同时,根据工艺简化可以提高生产率。
本发明的示例性实施例的有益效果不限于以上阐述的有益效果,并且在说明书中还列出了各种其他效果。
附图说明
图1是根据本发明的示例性实施例的有机发光显示装置的剖视图。
图2至图28是示出根据本发明的示例性实施例的制造有机发光显示装置的方法的示意性剖视图。
图29至图32是示出根据本发明的另一示例性实施例的制造有机发光显示装置的方法的示意性剖视图。
具体实施方式
通过参照示例性实施例的以下详细描述和附图,可以更容易地理解本发明的优点和特征以及实现本发明的方法。然而,本发明可以以许多不同的形式实现,并且不应被解释为限于在这里阐述的示例性实施例。相反,提供这些示例性实施例使得本公开将是彻底和完整的,并且将向本领域技术人员充分传达本发明的构思,并且本发明将仅由所附权利要求限定。
将理解的是,当元件或层被称为“在”另一元件或层“上”时,该元件或层可以直接在所述另一元件或层上,或者可以存在中间元件或层。在整个说明书中,同样的附图标记表示同样的元件。
将理解的是,尽管在这里可以使用术语第一、第二等来描述各种元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此,在不脱离本发明的教导的情况下,下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
在下文中将参照附图描述本发明的示例性实施例。图1是根据本发明的示例性实施例的有机发光显示装置的剖视图。
参照图1,有机发光显示装置100可以包括设置在基底110上的缓冲层120、设置在缓冲层120上的薄膜晶体管(TFT)TR、在缓冲层120下方形成为对应于TFT TR的下电极图案BML以及设置在TFT TR上方的像素电极181。
根据需要,基底110可以从透明基底(诸如,玻璃基底、石英基底、陶瓷基底、硅基底)和柔性基底(诸如,塑料基底)之中适当地选择。
基底110可以包括其中形成有TFT TR的TFT区域TRA和其中形成有电容器的电容器区域SA。
下电极图案BML设置在基底110上。下电极图案BML可以设置在基底110的TFT区域TRA上。下电极图案BML可以设置为与TFT TR的半导体层130叠置,以防止光入射到半导体层130上。另外,下电极图案BML可以电连接到TFT TR的第一电极191,并因此可以接收相应的电压,从而防止TFT TR受到相邻电极的影响。
下电极图案BML可以由选自Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、Mo、Ti、W、MoW和Cu之中的至少一种形成,但是本发明不限于此。
缓冲层120可以设置在设置有下电极图案BML的基底110上。缓冲层120可以设置在基底110的整个表面上以覆盖下电极图案BML。缓冲层120可以保护在后续工艺中形成的TFTTR免受可能从基底110释放的杂质(诸如,碱离子)的影响,并且可以使基底110的表面平坦化。
TFT TR可以在TFT区域TRA中设置在缓冲层120上。TFT TR可以包括顺序地沉积在缓冲层120上的半导体层130、栅极绝缘膜150和栅电极160,并且还可以包括连接到半导体层130的第一电极191和第二电极192。第一电极191和第二电极192中的一个可以是源电极,并且另一个电极可以是漏电极。
半导体层130可以包括氧化物半导体。半导体层130可以包括例如选自氧化铟镓锌(IGZO)、氧化铟锌(a-IZO)、氧化铟锡锌(ITZO)和氧化铟镓(IGO)之中的一种化合物,但是本发明不限于此。
半导体层1130可以在相对低的温度下形成,并且可以在基底(诸如,塑料板或膜)上形成为薄膜。另外,半导体层130的电子迁移率速度比非晶硅的电子迁移率速度快10倍,因此,半导体层130适合用于以最新的超清(UD)分辨率进行高分辨率驱动或用于以240Hz或更高的速度进行高速驱动。
半导体层130可以包括沟道区130b以及设置在沟道区130b的两侧上的第一区域130a和第二区域130c。沟道区130b可以与栅电极160叠置。第一区域130a可以电连接到第一电极191,并且第二区域130c可以电连接到第二电极192。第一区域130a可以是第一源区/漏区,并且第二区域130c可以是第二源区/漏区。在第一电极191是源电极并且第二电极192是漏电极的情况下,第一区域130a可以变为源区,并且第二区域130c可以变为漏区。第一区域130a和第二区域130c可以通过金属化工艺金属化,但是本发明不限于此。
栅极绝缘膜150可以形成在半导体层130上。栅极绝缘膜150的宽度可以与半导体层130的沟道区130b的宽度基本相同或比半导体层130的沟道区130b的宽度小,或者可以与栅电极160的宽度基本相同或比栅电极160的宽度大。通过控制栅极绝缘膜150,可以使用栅极绝缘膜150执行半导体层130的金属化,而不需要额外的掩模工艺。
栅极绝缘膜150可以由氧化硅(SiO2)、氮化硅(SiNx)或氮氧化硅(SiON)形成,但是本发明不限于此。
栅电极160可以设置在栅极绝缘膜150上,以具有与栅极绝缘膜150基本相同的宽度或比栅极绝缘膜150小的宽度。栅电极160可以与半导体层130的沟道区130b叠置。栅电极160可以单独或混合地使用选自由钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金组成的组中的至少一种形成为单层膜,或者可以使用低电阻材料(诸如,Mo、Al或Ag)形成为双层膜或多层膜以减小布线的电阻。也就是说,为了减小布线的电阻,可以通过顺序地沉积多层导电膜来形成栅电极160。具体地,栅电极160可以具有由Mo/Al/Mo、MoW/AlNd/MoW、Mo/Ag/Mo、Mo/Ag合金/Mo或Ti/Al/Mo组成的多层结构。
由与栅极绝缘膜150相同的材料形成的绝缘图案IP可以在电容器区域SA中设置在缓冲层120上,并且由与栅电极160相同的材料形成的第一电容器电极141可以设置在绝缘图案IP上。
层间绝缘膜170可以设置在形成有栅电极160和第一电容器电极141的基底110的整个表面上。
层间绝缘膜170可以形成在基底110的整个表面上,以具有预定的厚度并因此覆盖栅电极160和第一电容器电极141。层间绝缘膜170可以使栅电极160与第一电极191和第二电极192绝缘,并且可以设置在第二电容器电极142与第一电容器电极141之间以用作介电膜。
层间绝缘膜170可以形成为具有两层或更多层的多层膜。层间绝缘膜170将在下文中被描述为例如由第一层间绝缘膜171和第二层间绝缘膜172组成的双层膜。
第一层间绝缘膜170a和第二层间绝缘膜170b可以形成为无机绝缘膜。例如,第一层间绝缘膜170a和第二层间绝缘膜170b可以由SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZrO2、BST或PZT形成,但是本发明不限于此。
第一层间绝缘膜170a和第二层间绝缘膜170b可以由相同的材料形成,或者可以包括不同的材料。第一层间绝缘膜170a将在下文中被描述为由例如氧化硅(SiO2)形成,第二层间绝缘膜170b将在下文中被描述为由例如氮化硅(SiNx)形成。
TFT TR的第一电极191和第二电极192可以在TFT区域TRA中设置在层间绝缘膜170上,并且由与第一电极191和第二电极192相同的材料形成的第二电容器电极142可以在电容器区域CA中设置在层间绝缘膜170上。
第一电极191和第二电极192以及第二电容器电极142可以单独或混合地使用选自由铝、钛、钕、铝、银、钼、钨、钼、钨及其合金组成的组中的至少一种形成为单层膜或者双层膜或多层膜。例如,第一电极191和第二电极192以及第二电容器电极142可以具有Ti/Al/Ti、Mo/Al/Mo、MoW/AlNd/MoW、Mo/Ag/Mo、Mo/Ag合金/Mo或Ti/Al/Mo的堆叠结构。
如以上已经提到的,第一电极191和第二电极192电连接到半导体层130的第一区域130a和第二区域130c。也就是说,层间绝缘膜170可以包括形成为与第一区域130a和第二区域130c对应的第二接触孔CNT2,并且第一电极191和第二电极192可以通过第二接触孔CNT2分别连接到半导体层130的第一区域130a和第二区域130c。
第一电极191和第二电极192中的一个可以连接到设置在缓冲层120下方的下电极图案BML。也就是说,层间绝缘膜170和缓冲层120可以包括暴露下电极图案BLM的第一接触孔CNT1,并且第一电极191和第二电极192中的一个可以通过第一接触孔CNT1连接到下电极图案BML,并因此可以防止下电极图案BML影响其他电极。例如,在第一电极191通过第一接触孔CNT1连接到下电极图案BML的情况下,第一电极191可以通过第二接触孔CNT2中的一个连接到第一区域130a。
钝化层PAS可以设置在层间绝缘膜170上。钝化层PAS可以包括顺序地堆叠的第一钝化层PAS1和第二钝化层PAS2。
第一钝化层PAS1和第二钝化层PAS2可以形成为有机膜或无机膜。例如,在第一钝化层PAS1形成为无机膜并且第二钝化层PAS2形成为有机膜的情况下,第一钝化层PAS1可以形成为包括SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZrO2、BST或PZT的无机膜,并且第二钝化层PAS2可以形成为包括通用聚合物(PMMA或PS)、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺聚合物、芳基醚聚合物、酰胺聚合物、氟聚合物、对二甲苯聚合物、乙烯醇聚合物或其共混物的有机膜。然而,本发明不限于该示例。
钝化层PAS可以使层间绝缘膜170的顶部平坦化,并且像素电极181可以设置在钝化层PAS上。像素电极181可以具有高逸出功材料(诸如,氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟(In2O3))的层和反射材料(诸如,银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其混合物)的层的堆叠。像素电极181可以具有ITO/Mg、ITO/MgF、ITO/Ag或ITO/Ag/ITO的多层结构,但是本发明不限于此。
像素电极181可以是作为发光二极管的空穴注入电极的阳极电极。
像素电极181可以连接到第一电极191和第二电极192中的一个。例如,在像素电极181连接到第一电极191的情况下,第一钝化层PAS1和第二钝化层PAS2可以包括第三接触孔CNT3,并且像素电极181和第一电极191可以通过第三接触孔CNT3连接。
暴露像素电极181的像素限定层182可以设置在钝化层PAS上。也就是说,像素限定层182可以设置在钝化层PAS上以围绕像素电极181的边缘。像素限定层182可以单独或混合地使用选自由聚丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂和苯并环丁烯组成的组中的至少一种来形成。
尽管未具体示出,但是有机发光层(未示出)以及作为电子注入电极和公共电极的阴极电极(未示出)可以设置在被像素限定层182暴露的像素电极181上。因此,空穴和电子可以注入到有机发光层中,当通过使空穴和电子结合产生的激子从激发态落到基态时,光被发射。
在下文中将描述制造前述有机发光显示装置的方法。
图2至图28是示出根据本发明的示例性实施例的制造有机发光显示装置的方法的示意性剖视图。在整个附图中,同样的附图标记表示同样的元件,并且将省略其详细描述。
参照图2,在基底110上形成下电极图案材料层BMLL,并且使用第一掩模M1形成第一光致抗蚀剂膜图案PR1。
为了方便,光致抗蚀剂膜将在下文中描述为例如正性光致抗蚀剂膜,但本发明不限于此。可选择地,可以使用负性光致抗蚀剂膜作为光致抗蚀剂膜。
第一掩模M1可以包括透光部分TA和光阻挡部分PA。透光部分TA可以使施加到其的光透射,光阻挡部分PA可以阻挡施加到其的光透射。可以将第一掩模MA1的光阻挡部分PA放置为与其中要形成下电极图案BML的区域对应。此后,使用第一掩模MA1用光照射光致抗蚀剂膜,然后显影。然后,去除光致抗蚀剂膜的与透光部分TA对应的部分,并且光致抗蚀剂膜的与光阻挡部分PA对应的部分保持不被去除。结果,形成第一光致抗蚀剂膜图案PR1。
参照图3和图4,使用第一光致抗蚀剂膜图案PR1作为蚀刻掩模来蚀刻下电极图案材料层BMLL,并且去除第一光致抗蚀剂膜图案PR1,从而形成下电极图案BML。可以使用氧通过灰化工艺去除第一光致抗蚀剂膜图案PR1,但是本发明不限于此。
参照图5,在形成有下电极图案BML的基底110上形成缓冲层120。
缓冲层120可以通过化学气相沉积或等离子体增强化学气相沉积来形成。缓冲层120可以由氧化硅(SiO2)形成,但是本发明不限于此。
参照图6,在缓冲层120上形成半导体材料层130L。
半导体材料层130L可以通过气相沉积法和光刻法来形成。例如,可以使用气相沉积方法(具体地,溅射或脉冲激光沉积(PLD))由IGZO等形成半导体材料层130L,但是本发明不限于此。
参照图7,使用第二掩模M2形成第二光致抗蚀剂膜图案PR2。第二掩模M2可以包括透光部分TA和光阻挡部分PA,并且第二掩模MA2的光阻挡部分PA可以对应于其中要形成半导体层130的区域。此后,使用第二掩模MA2用光照射光致抗蚀剂膜,然后显影。然后,去除光致抗蚀剂膜的与透光部分TA对应的部分,并且光致抗蚀剂膜的与光阻挡部分PA对应的部分保持不被去除。结果,形成第二光致抗蚀剂膜图案PR2。
参照图8和图9,使用第二光致抗蚀剂膜图案PR2作为蚀刻掩模来蚀刻半导体材料层130,并且去除第二光致抗蚀剂膜图案PR2,从而形成半导体层130。
参照图10,在形成有半导体层130的缓冲层120上形成第一绝缘材料层IML1。可以使用无机材料(诸如,SiNx、SiO2或SiON)通过化学气相沉积形成第一绝缘材料层IML1,但是本发明不限于此。可选择地,第一绝缘材料层IML1可以由无机材料和有机材料的复合物形成。
参照图11,使用溅射等在第一绝缘材料层IML1上形成第一金属材料层ML1。
参照图12,使用第三掩模M3形成第三光致抗蚀剂膜图案PR3。第三掩模M3可以包括透光部分TA和光阻挡部分PA,并且第三掩模MA3的光阻挡部分PA可以对应于其中要形成栅电极160和第一电容器电极141的区域。此后,使用第二掩模MA3用光照射光致抗蚀剂膜,然后显影。然后,去除光致抗蚀剂膜的与透光部分TA对应的部分,并且光致抗蚀剂膜的与光阻挡部分PA对应的部分保持不被去除。结果,形成第三光致抗蚀剂膜图案PR3。
参照图13和图14,使用第三光致抗蚀剂膜图案PR3作为蚀刻掩模来蚀刻第一金属材料层ML1和第一绝缘材料层IML1,并且去除第三光致抗蚀剂膜图案PR3,从而形成栅极绝缘膜150,在栅极绝缘膜150上形成栅电极160和绝缘图案IP,并且在绝缘图案IP上形成第一电容器电极141。
参照图15,使用栅极绝缘膜150作为掩模将半导体层130金属化,从而形成半导体层130的第一区域130a和第二区域130c。第一区域130a将在下文中被描述为例如源区,并且第二区域130c将在下文中被描述为例如漏区。因此,半导体层130a可以被划分为源区130a、沟道区130b和漏区130c。
参照图16,可以在形成有栅电极160和第一电容器电极141的缓冲层120上顺序地形成第一层间绝缘膜170a和第二层间绝缘膜170b。具体地,第一层间绝缘膜170a的厚度可以比第二层间绝缘膜170a的厚度大。例如,第一层间绝缘膜170a的厚度d1可以为
Figure BDA0002857564740000102
第二层间绝缘膜170b的厚度d2可以为
Figure BDA0002857564740000101
第一层间绝缘膜170a和第二层间绝缘膜170a可以由这样的材料形成:使得相对于在蚀刻中使用的混合气体,第一层间绝缘膜170a的蚀刻速率可以比第二层间绝缘膜170a的蚀刻速率小。
第一层间绝缘膜170a和第二层间绝缘膜170b可以形成为无机绝缘膜。例如,第一层间绝缘膜170a和第二层间绝缘膜170b可以由SiO2、SiNx、SiON、Al2O3、TiO2、Ta2O5、HfO2、ZrO2、BST或PZT形成,但是本发明不限于此。
存在导致氧化物半导体的操作不稳定性的各种因素,并且在各种因素之中,第一层间绝缘膜170a的特性是重要的。由于氧化物半导体的电特性根据作为浅施主的氢(H)的掺杂程度而显著变化,因此氧化物半导体的特性会根据包含在第一层间绝缘膜170a中的氢的量而改变。通常,氮化硅(SiNx)包含比氧化硅(SiO2)多的氢。与当氧化硅(SiO2)用作绝缘膜时相比,当氮化硅(SiNx)用作绝缘膜时偏压应力特性较差,这被认为与界面中存在的氢有关。因此,第一层间绝缘膜170a可以优选地由氧化硅(SiO2)形成,并且第二层间绝缘膜170b可以优选地由氮化硅(SiNx)形成。
参照图17和图18,在第二层间绝缘膜170b上施加光致抗蚀剂膜材料层PRL,并且使用第四掩模M4形成第四光致抗蚀剂膜图案PR4。
第四掩模M4可以是半色调掩模或狭缝掩模,并且可以包括通过其透射光的透光部分TA、阻挡光透射的光阻挡部分PA和通过其部分透射光的半透光部分HA。第四掩模MA4被放置为使得透光部分TA可以对应于其中要形成第一接触孔CNT1的区域,并且半透光部分HA可以对应于其中要形成第二接触孔CNT2的区域,使用第四掩模MA4用光照射(曝光)光致抗蚀剂膜,然后显影。然后,将光致抗蚀剂膜的与透光部分TA对应的部分和光致抗蚀剂膜的与半透光部分HA对应的部分去除至不同的厚度,并且光致抗蚀剂膜的与光阻挡部分PA对应的部分保持不被去除。
具体地,在与透光部分TA对应的区域中形成第一孔H1,并且在与半透光部分HA对应的区域中形成比第一孔H1浅的第二孔H2和第三孔H3。也就是说,在第四光致抗蚀剂膜图案PR4中,暴露第二层间绝缘膜170b的一部分的第一孔H1可以形成为对应于其中要形成第一接触孔CNT1的区域,并且残留光致抗蚀剂RP在其中设置在第二层间绝缘膜170b上的第二孔H2和第三孔H3形成为对应于其中要形成第二接触孔CNT2的区域。
在一个示例性实施例中,第四光致抗蚀剂膜图案PR4的与光阻挡部分PA对应的部分的厚度D1可以为
Figure BDA0002857564740000111
残留光致抗蚀剂RP的厚度D2可以为
Figure BDA0002857564740000112
第一孔H1的深度可以为
Figure BDA0002857564740000113
第二孔H2和第三孔H3的深度可以为
Figure BDA0002857564740000121
并且第四光致抗蚀剂膜图案PR4的形成在第二层间绝缘膜170b的与栅极160对应的部分上的部分的厚度D3可以为
Figure BDA0002857564740000122
然而,本发明不限于该示例性实施例。厚度D1、D2和D3以及第一孔H1、第二孔H2和第三孔H3的深度可以根据第一层间绝缘膜170a和第二层间绝缘膜170b的材料和厚度、蚀刻中使用的混合气体等而变化。
参照图19和图20,蚀刻所得结构。也就是说,可以对其中形成有第四光致抗蚀剂膜图案PR4的结构进行干蚀刻。该步骤不仅涉及蚀刻被第四光致抗蚀剂膜图案PR4暴露的部分,而且还涉及蚀刻第四光致抗蚀剂膜图案PR4。具体地,在通过蚀刻气体蚀刻第二层间绝缘膜170b、第一层间绝缘膜170a和缓冲层120的被第一孔暴露的部分的同时,也可以蚀刻残留光致抗蚀剂RP以及第二层间绝缘膜170b和第一层间绝缘膜170a的被第二孔H2暴露的部分。当形成第一接触孔CNT1时,残留光致抗蚀剂RP可以使氧化物半导体层的暴露延迟。
此后,通过去除第四光致抗蚀剂膜图案PR4的保持未被去除的部分,可以形成第一接触孔CNT1以暴露下电极图案BML,并且可以形成第二接触孔CNT2以暴露源区130a和漏区130c。
第一层间绝缘膜170a的厚度d1可以比第二层间绝缘膜170a的厚度d2大,并且缓冲层120的厚度d3可以比残留光致抗蚀剂RP的厚度D2小。在一个示例性实施例中,当残留光致抗蚀剂RP的厚度D2为
Figure BDA0002857564740000123
时,缓冲层120的厚度d3可以为
Figure BDA0002857564740000124
或更小。
相对于蚀刻中使用的混合气体,第二层间绝缘膜170a的蚀刻速率可以比第一层间绝缘膜170a和缓冲层120的蚀刻速率大。
第一层间绝缘膜170a的蚀刻速率可以与缓冲层120的蚀刻速率相同。
残留光致抗蚀剂RP的蚀刻速率可以比第二层间绝缘膜170a的蚀刻速率小,并且可以比第一层间绝缘膜170a和缓冲层120的蚀刻速率大。
在一个示例性实施例中,第二层间绝缘膜170a可以由氮化硅(SiNx)形成,第一层间绝缘膜170a和缓冲层120可以由氧化硅(SiO2)形成,源区130a和漏区130b可以由IGZO形成。在一个示例性实施例中,在使用三氟化氮(NF3)和氧气(O2)的混合气体执行蚀刻的情况下,第二层间绝缘膜170a的蚀刻速率可以为
Figure BDA0002857564740000125
第一层间绝缘膜170a和缓冲层120的g速率可以为
Figure BDA0002857564740000126
残留光致抗蚀剂RP的速率可以为
Figure BDA0002857564740000127
并且形成源区130a和130b的IGZO的速率可以为
Figure BDA0002857564740000131
因此,在使用单个掩模形成第一接触孔CNT1和第二接触孔CNT2的情况下,在蚀刻第一层间绝缘膜170a和第二层间绝缘膜170b以及缓冲层120以形成第一接触孔CNT1的同时,从其中要形成第二接触孔CNT2的区域蚀刻残留光致抗蚀剂RP以及第一层间绝缘膜170a和第二层间绝缘膜170b。因此,可以防止由IGZO形成的源区130a和漏区130c在第二接触孔CNT2的形成期间被损坏。结果,可以通过使用单个掩模将暴露下电极图案BML的第一接触孔CNT1以及暴露源区130a和漏区130b的第二接触孔CNT2形成为不同深度。
也就是说,根据本示例性实施例,可以使用单个掩模工艺而不是分开的掩模工艺来形成连接到下电极图案BML的第一接触孔CNT1以及暴露源区130a和漏区130b的第二接触孔CNT2。因此,可以降低制造成本,并且可以提高生产率。
参照图21和图22,通过在形成有第一接触孔CNT1和第二接触孔CNT2的第二层间绝缘膜170b上形成第二金属材料层ML2,然后将第二金属材料层ML2图案化,来形成第一电极191和第二电极192以及第二电容器电极142。第一电极191将在下文中被描述为例如源电极,并且第二电极191将在下文中被描述为例如漏电极。
具体地,可以通过溅射等在形成有第一接触孔CNT1和第二接触孔CNT2的第二层间绝缘膜170b上形成第二金属材料层ML2,可以通过将掩模的光阻挡部分PA放置为与其中要形成源电极191和漏电极192以及第二电容器电极142的区域对应并使用掩模施加光来形成光致抗蚀剂膜图案,并且可以通过使用光致抗蚀剂膜图案作为蚀刻掩模蚀刻第二金属材料层ML2来形成源电极191和漏电极192以及第二电容器电极142。
参照图23和图24,可以在形成有源电极191和漏电极192以及第二电容器电极142的第二层间绝缘膜170b上形成钝化层PAS。
钝化层PAS可以包括第一钝化层PAS1和第二钝化层PAS2。
参照图25,可以在第一钝化层PAS1和第二钝化层PAS2上形成第三接触孔CNT3以暴露源电极191。具体地,可以通过将掩模MA4的透光部分TA放置为与其中要形成第三接触孔CNT3的区域对应并施加光来形成光致抗蚀剂膜图案,并且可以通过使用光致抗蚀剂膜图案作为蚀刻掩模蚀刻第一钝化层PAS1和第二钝化层PAS2来形成第三接触孔CNT3。
参照图26和图27,可以在形成有第三接触孔CNT3的钝化层PAS上设置像素电极181。具体地,可以通过将掩模的光阻挡部分PA放置为与其中要形成像素电极181的区域对应并使用掩模施加光来形成光致抗蚀剂膜图案,并且可以通过使用光致抗蚀剂膜图案作为蚀刻掩模蚀刻第三金属材料层ML3来形成通过第三接触孔CNT3连接到源电极191的像素电极181。
参照图28,通过在钝化层PAS和像素电极181上沉积用于像素限定层的有机膜并将有机膜图案化来形成暴露像素电极181的像素限定层182。具体地,可以通过化学气相沉积来沉积用于像素限定层的有机膜,可以通过将掩模的光阻挡部分PA放置为与其中要形成像素限定层182的区域对应并使用掩模施加光来形成光致抗蚀剂膜图案,并且可以通过使用光致抗蚀剂膜图案作为蚀刻掩模蚀刻用于像素限定层的有机膜来形成暴露像素电极181的像素限定层182。
参照图29,直到第二层间绝缘膜170b上的光致抗蚀剂膜材料层PRL为止执行的步骤与图2至图17的示例性实施例的它们各自对应的步骤基本相同。
参照图30,在第二层间绝缘膜170b上施加光致抗蚀剂膜材料层PRL,并且使用第四掩模M4来形成第四光致抗蚀剂膜图案PR4。
第四掩模M4可以包括通过其透射光的透光部分TA和阻挡光透射的光阻挡部分PA。第四掩模MA4被放置为使得透光部分TA可以对应于其中要形成第一接触孔CNT1和第二接触孔CNT2的区域,使用第四掩模MA4用光照射(曝光)光致抗蚀剂膜,然后显影。然后,去除光致抗蚀剂膜的与透光部分TA对应的部分,并且光致抗蚀剂膜的与光阻挡部分PA对应的部分保持不被去除。
具体地,在与透光部分TA对应的区域中形成第一孔H1、第二孔H2和第三孔H3。在本示例性实施例中,与前一示例性实施例中不同,第一孔H1、第二孔H2和第三孔H3暴露第二层间绝缘膜170b,而在其中不存在任何残留光致抗蚀剂(图18的RP)。
在一个示例性实施例中,第四光致抗蚀剂膜图案PR4的在第二层间绝缘膜170b的与栅电极160对应的部分上的厚度可以为
Figure BDA0002857564740000141
但本发明不限于此。第四光致抗蚀剂膜图案PR4的在第二层间绝缘膜170b的与栅电极160对应的部分上的厚度可以根据第一层间绝缘膜170a、第二层间绝缘膜170b和缓冲层120的材料和厚度、蚀刻中使用的混合气体等而变化。
参照图30和图31,可以通过使用第四光致抗蚀剂膜图案PR4作为蚀刻掩模蚀刻第二层间绝缘膜170b、第一层间绝缘膜170a和缓冲层120并去除第四光致抗蚀剂膜图案PR4来形成暴露下电极图案BML的第一接触孔CNT1以及暴露源区130a和漏区130c的第二接触孔CNT2。
第一层间绝缘膜170a的厚度d1可以比第二层间绝缘膜170a的厚度d2大,并且缓冲层120的厚度d3可以比残留光致抗蚀剂RP的厚度D2小。在一个示例性实施例中,当残留光致抗蚀剂RP的厚度D2为
Figure BDA0002857564740000151
时,缓冲层120的厚度d3可以为
Figure BDA0002857564740000152
或更小。第二层间绝缘膜170b、第一层间绝缘膜170a和缓冲层120可以由SiOx形成。
蚀刻中使用的混合气体可以具有比40(或40:1)大的SiOx/IGZO蚀刻选择性。例如,蚀刻中使用的混合气体可以是C4F8和Ar的混合气体或者CHF3和Ar的混合气体,但是本发明不限于此。
在蚀刻中使用的混合气体是CHF3和Ar的混合气体的情况下,蚀刻中使用的混合气体可以具有比50(或50:1)大的SiOx/IGZO蚀刻选择性,并且在蚀刻中使用的混合气体是C4F8和Ar的混合气体的情况下,蚀刻中使用的混合气体可以具有比100(或100:1)大的SiOx/IGZO蚀刻选择性。
因此,在使用单个掩模形成第一接触孔CNT1和第二接触孔CNT2的情况下,从其中要形成第二接触孔CNT2的区域蚀刻第一层间绝缘膜170a和第二层间绝缘膜170b,同时蚀刻第一层间绝缘膜170a和第二层间绝缘膜170b以及缓冲层120以形成第一接触孔CNT1。因此,即使由IGZO形成的源区130a和漏区130c被暴露,也可以使对源区130a和漏区130b的损坏最小化。结果,可以使用C4F8和Ar的混合气体或者CHF3和Ar的混合气体同时蚀刻暴露下电极图案BML的第一接触孔CNT1以及形成为与第一接触孔CNT1不同深度并暴露源区130a和漏区130b的第二接触孔CNT2。
因此,可以仅使用四个掩模(即,M1、M2、M3和M4)形成暴露下电极图案BML的第一接触孔CNT1以及暴露源区130a和漏区130b的第二接触孔CNT2,而传统上,需要五个掩模来形成连接到下电极图案BML的第一接触孔CNT1以及暴露源区130a和漏区130b的第二接触孔CNT2。因此,可以降低制造成本,并且可以提高生产率。
随后的工艺与先前示例性实施例的它们各自的对应的工艺基本相同,因此将省略其详细描述。
尽管已经描述了本发明的一些示例性实施例,但是本领域技术人员将容易理解的是,在不脱离本发明的新颖性教导和优点的情况下,在示例性实施例中许多修改是可能的。因此,所有这些修改意图包括在如权利要求中限定的本发明的范围内。因此,应当理解的是,前述内容是对本发明的说明,并且将不被解释为限于所公开的特定示例性实施例。
权利要求书(按照条约第19条的修改)
1.一种制造有机发光显示装置的方法,所述方法包括:
在包括晶体管区域和电容器区域的基底上形成与所述晶体管区域对应的下电极图案,并且在包括所述下电极图案的所述基底上形成缓冲层;
在所述缓冲层上形成包括氧化物半导体层的薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
在所述层间绝缘膜上形成包括具有不同深度的第一孔和第二孔的光致抗蚀剂膜图案;以及
使用所述光致抗蚀剂膜图案,同时形成暴露所述下电极图案的第一接触孔和暴露所述氧化物半导体层的第二接触孔,
其中,所述光致抗蚀剂膜图案包括设置在所述第二孔与所述层间绝缘膜之间的残留光致抗蚀剂。
2.根据权利要求1所述的方法,其中,
所述氧化物半导体层包括源区、沟道区和漏区,并且
所述第二接触孔暴露所述源区和所述漏区。
3.根据权利要求2所述的方法,其中,
所述层间绝缘膜包括设置在所述缓冲层上的第二层间绝缘膜和设置在所述第二层间绝缘膜与所述缓冲层之间的第一层间绝缘膜,并且
所述第一层间绝缘膜比所述第二层间绝缘膜厚。
4.根据权利要求3所述的方法,其中,
所述光致抗蚀剂膜图案使用包括透光部分、光阻挡部分和半透光部分的半色调掩模形成,并且
形成所述光致抗蚀剂膜图案还包括:形成与所述透光部分对应的所述第一孔;以及形成与所述半透光部分对应的所述第二孔。
5.根据权利要求4所述的方法,其中,
所述第一孔对应于所述第一接触孔以暴露所述第二层间绝缘膜,并且
所述第二孔对应于所述第二接触孔以暴露所述残留光致抗蚀剂。
6.根据权利要求5所述的方法,其中,所述残留光致抗蚀剂的厚度比所述缓冲层的厚度大。
7.根据权利要求5所述的方法,其中,所述第二层间绝缘膜的蚀刻速率比所述第一层间绝缘膜和所述缓冲层的蚀刻速率大。
8.根据权利要求5所述的方法,其中,所述第一层间绝缘膜和所述缓冲层具有相同的蚀刻速率。
9.根据权利要求5所述的方法,其中,所述残留光致抗蚀剂的蚀刻速率比所述缓冲层的蚀刻速率大。
10.根据权利要求9所述的方法,其中,形成所述第一接触孔和所述第二接触孔包括:使用NF3和O2的混合气体,蚀刻与所述第一接触孔对应的所述第一层间绝缘膜和所述第二层间绝缘膜以及所述缓冲层,并且蚀刻与所述第二接触孔对应的所述残留光致抗蚀剂以及所述第一层间绝缘膜和所述第二层间绝缘膜。
11.根据权利要求10所述的方法,其中,
所述第一层间绝缘膜和所述缓冲层的所述蚀刻速率为
Figure FDA0002857564800000021
并且
所述残留光致抗蚀剂的所述蚀刻速率为
Figure FDA0002857564800000022
12.根据权利要求11所述的方法,其中,
所述氧化物半导体层由IGZO形成,并且
所述氧化物半导体层的蚀刻速率为
Figure FDA0002857564800000023
13.根据权利要求12所述的方法,其中,
源电极和所述下电极图案通过所述第一接触孔电连接,并且
所述源电极和所述氧化物半导体层的所述源区通过形成在所述源区中的第二接触孔电连接。
14.一种制造有机发光显示装置的方法,所述方法包括:
在包括晶体管区域和电容器区域的基底上形成与所述晶体管区域对应的下电极图案,并且在包括所述下电极图案的所述基底上形成缓冲层;
在所述缓冲层上形成包括氧化物半导体层的薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
使用掩模在所述层间绝缘膜上形成光致抗蚀剂膜图案,所述光致抗蚀剂膜图案包括暴露所述层间绝缘膜的第一孔和第二孔;以及
使用所述光致抗蚀剂膜图案,同时形成暴露所述下电极图案的第一接触孔和暴露所述氧化物半导体层的第二接触孔。
15.根据权利要求14所述的方法,其中,
所述第一孔对应于所述第一接触孔以暴露所述层间绝缘膜,并且
所述第二孔对应于所述第二接触孔以暴露所述层间绝缘膜。
16.根据权利要求15所述的方法,其中,
所述氧化物半导体层包括源区、沟道区和漏区,并且
所述第二接触孔暴露所述源区和所述漏区。
17.根据权利要求16所述的方法,其中,
所述层间绝缘膜和所述缓冲层由SiOx形成,
所述氧化物半导体层由IGZO形成,并且
所述方法还包括:使用具有比40大的SiOx/IGZO蚀刻选择性的混合气体执行蚀刻。
18.根据权利要求17所述的方法,其中,所述混合气体是C4F8和Ar的混合气体。
19.根据权利要求17所述的方法,其中,所述混合气体是CHF3和Ar的混合气体。
20.根据权利要求17所述的方法,其中,
源电极和所述下电极图案通过所述第一接触孔电连接,并且
所述源电极和所述氧化物半导体层的所述源区通过形成在所述源区中的第二接触孔电连接。
21.一种制造有机发光显示装置的方法,所述方法包括:
准备基底,在所述基底上顺序地设置有第一图案、覆盖所述第一图案的第一绝缘层、在所述第一绝缘层上的第二图案和在所述第二图案上的第二绝缘层;
在所述第二绝缘层上形成包括具有不同深度的第一孔和第二孔的掩模图案;以及
通过蚀刻所述掩模图案的所述第一孔的底层结构和所述掩模图案的所述第二孔的底层结构,形成暴露所述第一图案的第一接触孔和暴露所述第二图案的第二接触孔。
22.根据权利要求21所述的方法,其中,
所述第一图案是下电极图案,并且
所述第二图案是氧化物半导体层。
23.根据权利要求22所述的方法,其中,
所述掩模图案是使用包括透光部分、光阻挡部分和半透光部分的半色调掩模形成的光致抗蚀剂膜图案,并且
所述光致抗蚀剂膜图案还包括:形成与所述透光部分对应的所述第一孔;以及形成与所述半透光部分对应的所述第二孔。
说明或声明(按照条约第19条的修改)
按照专利合作条约的第19条的规定,申请人为了修改明显的错误,进行了如下修改:
1、在权利要求1中添加了“其中,所述光致抗蚀剂膜图案包括设置在所述第二孔与所述层间绝缘膜之间的残留光致抗蚀剂”的限制,以进一步限定光致抗蚀剂膜图案。针对此修改的基础可以在98段、99段和图18中找到。
2、修改了权利要求5以使“残留光致抗蚀剂”的前置基础清楚。针对此修改的基础可以在98段、99段和图18中找到。
以上

Claims (23)

1.一种制造有机发光显示装置的方法,所述方法包括:
在包括晶体管区域和电容器区域的基底上形成与所述晶体管区域对应的下电极图案,并且在包括所述下电极图案的所述基底上形成缓冲层;
在所述缓冲层上形成包括氧化物半导体层的薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
在所述层间绝缘膜上形成包括具有不同深度的第一孔和第二孔的光致抗蚀剂膜图案;以及
使用所述光致抗蚀剂膜图案,同时形成暴露所述下电极图案的第一接触孔和暴露所述氧化物半导体层的第二接触孔。
2.根据权利要求1所述的方法,其中,
所述氧化物半导体层包括源区、沟道区和漏区,并且
所述第二接触孔暴露所述源区和所述漏区。
3.根据权利要求2所述的方法,其中,
所述层间绝缘膜包括设置在所述缓冲层上的第二层间绝缘膜和设置在所述第二层间绝缘膜与所述缓冲层之间的第一层间绝缘膜,并且
所述第一层间绝缘膜比所述第二层间绝缘膜厚。
4.根据权利要求3所述的方法,其中,
所述光致抗蚀剂膜图案使用包括透光部分、光阻挡部分和半透光部分的半色调掩模形成,并且
形成所述光致抗蚀剂膜图案还包括:形成与所述透光部分对应的所述第一孔;以及形成与所述半透光部分对应的所述第二孔。
5.根据权利要求4所述的方法,其中,
所述第一孔对应于所述第一接触孔以暴露所述第二层间绝缘膜,并且
所述第二孔对应于所述第二接触孔以暴露残留光致抗蚀剂。
6.根据权利要求5所述的方法,其中,所述残留光致抗蚀剂的厚度比所述缓冲层的厚度大。
7.根据权利要求5所述的方法,其中,所述第二层间绝缘膜的蚀刻速率比所述第一层间绝缘膜和所述缓冲层的蚀刻速率大。
8.根据权利要求5所述的方法,其中,所述第一层间绝缘膜和所述缓冲层具有相同的蚀刻速率。
9.根据权利要求5所述的方法,其中,所述残留光致抗蚀剂的蚀刻速率比所述缓冲层的蚀刻速率大。
10.根据权利要求9所述的方法,其中,形成所述第一接触孔和所述第二接触孔包括:使用NF3和O2的混合气体,蚀刻与所述第一接触孔对应的所述第一层间绝缘膜和所述第二层间绝缘膜以及所述缓冲层,并且蚀刻与所述第二接触孔对应的所述残留光致抗蚀剂以及所述第一层间绝缘膜和所述第二层间绝缘膜。
11.根据权利要求10所述的方法,其中,
所述第一层间绝缘膜和所述缓冲层的所述蚀刻速率为
Figure FDA0002857564730000021
并且
所述残留光致抗蚀剂的所述蚀刻速率为
Figure FDA0002857564730000022
12.根据权利要求11所述的方法,其中,
所述氧化物半导体层由IGZO形成,并且
所述氧化物半导体层的蚀刻速率为
Figure FDA0002857564730000023
13.根据权利要求12所述的方法,其中,
源电极和所述下电极图案通过所述第一接触孔电连接,并且
所述源电极和所述氧化物半导体层的所述源区通过形成在所述源区中的第二接触孔电连接。
14.一种制造有机发光显示装置的方法,所述方法包括:
在包括晶体管区域和电容器区域的基底上形成与所述晶体管区域对应的下电极图案,并且在包括所述下电极图案的所述基底上形成缓冲层;
在所述缓冲层上形成包括氧化物半导体层的薄膜晶体管;
在所述薄膜晶体管上形成层间绝缘膜;
使用掩模在所述层间绝缘膜上形成光致抗蚀剂膜图案,所述光致抗蚀剂膜图案包括暴露所述层间绝缘膜的第一孔和第二孔;以及
使用所述光致抗蚀剂膜图案,同时形成暴露所述下电极图案的第一接触孔和暴露所述氧化物半导体层的第二接触孔。
15.根据权利要求14所述的方法,其中,
所述第一孔对应于所述第一接触孔以暴露所述层间绝缘膜,并且
所述第二孔对应于所述第二接触孔以暴露所述层间绝缘膜。
16.根据权利要求15所述的方法,其中,
所述氧化物半导体层包括源区、沟道区和漏区,并且
所述第二接触孔暴露所述源区和所述漏区。
17.根据权利要求16所述的方法,其中,
所述层间绝缘膜和所述缓冲层由SiOx形成,
所述氧化物半导体层由IGZO形成,并且
所述方法还包括:使用具有比40大的SiOx/IGZO蚀刻选择性的混合气体执行蚀刻。
18.根据权利要求17所述的方法,其中,所述混合气体是C4F8和Ar的混合气体。
19.根据权利要求17所述的方法,其中,所述混合气体是CHF3和Ar的混合气体。
20.根据权利要求17所述的方法,其中,
源电极和所述下电极图案通过所述第一接触孔电连接,并且
所述源电极和所述氧化物半导体层的所述源区通过形成在所述源区中的第二接触孔电连接。
21.一种制造有机发光显示装置的方法,所述方法包括:
准备基底,在所述基底上顺序地设置有第一图案、覆盖所述第一图案的第一绝缘层、在所述第一绝缘层上的第二图案和在所述第二图案上的第二绝缘层;
在所述第二绝缘层上形成包括具有不同深度的第一孔和第二孔的掩模图案;以及
通过蚀刻所述掩模图案的所述第一孔的底层结构和所述掩模图案的所述第二孔的底层结构,形成暴露所述第一图案的第一接触孔和暴露所述第二图案的第二接触孔。
22.根据权利要求21所述的方法,其中,
所述第一图案是下电极图案,并且
所述第二图案是氧化物半导体层。
23.根据权利要求22所述的方法,其中,
所述掩模图案是使用包括透光部分、光阻挡部分和半透光部分的半色调掩模形成的光致抗蚀剂膜图案,并且
所述光致抗蚀剂膜图案还包括:形成与所述透光部分对应的所述第一孔;
以及形成与所述半透光部分对应的所述第二孔。
CN201880095019.5A 2018-06-25 2018-12-21 制造有机发光显示装置的方法 Pending CN112352332A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0072844 2018-06-25
KR1020180072844A KR102635447B1 (ko) 2018-06-25 2018-06-25 유기발광 표시장치의 제조방법
PCT/KR2018/016441 WO2020004747A1 (en) 2018-06-25 2018-12-21 Method of manufacturing organic light-emitting display device

Publications (1)

Publication Number Publication Date
CN112352332A true CN112352332A (zh) 2021-02-09

Family

ID=68987152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880095019.5A Pending CN112352332A (zh) 2018-06-25 2018-12-21 制造有机发光显示装置的方法

Country Status (3)

Country Link
KR (1) KR102635447B1 (zh)
CN (1) CN112352332A (zh)
WO (1) WO2020004747A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138843A (ko) 2020-05-12 2021-11-22 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR20220065165A (ko) 2020-11-12 2022-05-20 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074549A1 (en) * 1999-06-03 2002-06-20 Woon-Yong Park Method for fabricating thin film transistor array substrate for liquid crystal display
CN103715141A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法
US20150008426A1 (en) * 2013-07-03 2015-01-08 Samsung Display Co., Ltd. Display substrate having a thin film transistor and method of manufacturing the same
CN107342294A (zh) * 2016-04-29 2017-11-10 三星显示有限公司 晶体管阵列面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188067B1 (ko) * 2014-05-27 2020-12-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN104022126B (zh) * 2014-05-28 2017-04-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
KR102649257B1 (ko) * 2016-09-30 2024-03-19 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074549A1 (en) * 1999-06-03 2002-06-20 Woon-Yong Park Method for fabricating thin film transistor array substrate for liquid crystal display
US20150008426A1 (en) * 2013-07-03 2015-01-08 Samsung Display Co., Ltd. Display substrate having a thin film transistor and method of manufacturing the same
CN103715141A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN107342294A (zh) * 2016-04-29 2017-11-10 三星显示有限公司 晶体管阵列面板

Also Published As

Publication number Publication date
KR20200000856A (ko) 2020-01-06
WO2020004747A1 (en) 2020-01-02
US20210376243A1 (en) 2021-12-02
KR102635447B1 (ko) 2024-02-08

Similar Documents

Publication Publication Date Title
US9548321B2 (en) Method of manufacturing thin film transistor (TFT) array substrate
US8766265B2 (en) Organic light-emitting display device and method of manufacturing the same
KR101074813B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP5851192B2 (ja) 有機発光ディスプレイ装置及びその製造方法
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
JP6054629B2 (ja) 平板表示装置用バックプレーン、これを備える平板表示装置、及びその製造方法
US8546803B2 (en) Organic light-emitting display and method of manufacturing the same
US9312279B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same
WO2018149171A1 (zh) 阵列基板及其制备方法、显示装置
US8716702B2 (en) Organic light-emitting display device and method of manufacturing the same
US20140145179A1 (en) Tft, method of manufacturing the tft, and method of manufacturing organic light emitting display device including the tft
US9577114B2 (en) Transistors, methods of forming transistors and display devices having transistors
KR102568632B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US20130119387A1 (en) Organic Light-emitting Display Apparatus and Method of Manufacturing the Same
US20200075773A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel
US20150357356A1 (en) Thin film transistor array substrate and method of manufacturing the same
KR20120061312A (ko) 유기 전계 발광 표시장치 및 그의 제조방법
US9224831B2 (en) Method of manufacturing an oxide semiconductor device and method of manufacturing a display device having the same
CN112352332A (zh) 制造有机发光显示装置的方法
US11997914B2 (en) Method of manufacturing organic light-emitting display device
KR20190096468A (ko) 표시 장치 및 이의 제조 방법
KR20150084142A (ko) 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
KR20150070839A (ko) 표시장치의 제조방법
CN116799008A (zh) 显示装置及制造其的方法
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination