CN112350668A - 基于布谷鸟算法的自适应抗老化传感器 - Google Patents
基于布谷鸟算法的自适应抗老化传感器 Download PDFInfo
- Publication number
- CN112350668A CN112350668A CN202011115997.7A CN202011115997A CN112350668A CN 112350668 A CN112350668 A CN 112350668A CN 202011115997 A CN202011115997 A CN 202011115997A CN 112350668 A CN112350668 A CN 112350668A
- Authority
- CN
- China
- Prior art keywords
- voltage
- output
- terminal
- circuit
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004422 calculation algorithm Methods 0.000 title claims abstract description 30
- 230000003712 anti-aging effect Effects 0.000 title claims abstract description 27
- 241000544061 Cuculus canorus Species 0.000 title claims abstract description 23
- 230000032683 aging Effects 0.000 claims abstract description 67
- 238000007493 shaping process Methods 0.000 claims abstract description 51
- 230000001105 regulatory effect Effects 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims description 40
- 230000003044 adaptive effect Effects 0.000 claims description 27
- 238000004088 simulation Methods 0.000 claims description 8
- 230000033228 biological regulation Effects 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims description 7
- 238000006731 degradation reaction Methods 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 abstract description 7
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 6
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 5
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 5
- 230000003679 aging effect Effects 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/12—Output circuits with parallel read-out
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种基于布谷鸟算法的自适应抗老化传感器，包括控制模块、参考压控振荡器、两个整形电路、频差电路、分辨率调节电路、16位计数器、并转串电路、自适应模块和数模转换器，自适应模块内预存有查找表，在对集成电路的压控振荡器进行老化监测时，自适应模块采用布谷鸟算法确定当前被测压控振荡器的最优工作电压，控制模块据此改变集成电路的压控振荡器的输入电压；优点是通过监测集成电路中压控振荡器的老化程度来反映集成电路的老化程度，并自适应去调整集成电路中压控振荡器的最优工作电压，对集成电路中压控振荡器的进行自适应老化修复，能够满足不同老化程度下集成电路老化的修复，最终实现集成电路抗老化的目的，应用范围广。
Description
技术领域
本发明涉及一种抗老化传感器，尤其是涉及一种基于布谷鸟算法的自适应抗老化传感器。
背景技术
随着半导体技术的发展，集成电路(Integrated Circuit,IC)工艺进入深亚微米阶段，在性能和面积等方面具有显著的优势。然而集成电路器件在尺寸缩小和电路集成度提高的同时，原本可以忽略的寄生效应变得愈发严重，加剧了集成电路老化。老化效应对集成电路可靠性影响日益突出，在其作用下集成电路内晶体管阈值电压升高，逻辑门翻转速度减慢，延迟增加，进而导致时序违规，引发集成电路失效。在工艺进入深纳米阶段，负偏置温度不稳定效应(Negative Bias Temperature Instability，NBTI)NBTI已成为引起老化效应的关键因素。性能稳定是IC设备可靠性的关键指标，因此维持集成电路在正常寿命内的优良性能，延缓集成电路老化是当前纳米工艺下亟需实现的关键技术。
目前，国内外研究机构对集成电路抗老化技术进行深入研究，并取得一定研究成果。文献1《针对抗老化门替换技术的关建门识别算法》提出关键门识别算法并将其应用于抗老化方案中的门替换技术中，通过对电路网表逻辑仿真得到信号占空比和内部节点信息，并判断门替换带来的抗老化效果来识别关键门，得到满足要求的关键门集合进行替换，以此提高集成电路抗老化能力。但该方法要求在设计初期就需在满足时序余量基础上对关键门进行替换，而不同时序余量对应不同的关键门集合，因此不同老化程度对应的关键门位置、数量和种类也是不同的，不能满足不同老化程度下集成电路老化的修复，应用范围具有局限性。
众所周知，集成电路中压控振荡器作为频率产生单元，一直处于高频工作状态，相比集成电路中其他电路模块更易发生老化，进而导致整个集成电路性能下降，甚至失效。因此可以通过监测压控振荡器的老化程度来反映集成电路的老化程度，而对压控振荡器的老化状态进行修复能减缓集成电路的老化，最终实现集成电路抗老化的目的。
发明内容
本发明所要解决的技术问题是提供一种基于布谷鸟算法的自适应抗老化传感器，该自适应抗老化传感器通过监测集成电路中压控振荡器的老化程度来反映集成电路的老化程度，并能根据集成电路中压控振荡器的老化状态自适应去调整集成电路中压控振荡器的最优工作电压，对集成电路中压控振荡器的进行自适应老化修复，能够满足不同老化程度下集成电路老化的修复，最终实现集成电路抗老化的目的，应用范围广。
本发明解决上述技术问题所采用的技术方案为：一种基于布谷鸟算法的自适应抗老化传感器，包括控制模块、参考压控振荡器、结构相同的两个整形电路、频差电路、分辨率调节电路、16位计数器、并转串电路、自适应模块和数模转换器；所述的控制模块具有反馈端、第一电压输出端、第二电压输出端和控制信号输出端，所述的参考压控振荡器和每个所述的整形电路分别具有输入端和输出端，所述的频差电路具有置数端、时钟端和输出端，所述的分辨率调节电路具有输入端、输出端和控制端，所述的16位计数器具有置数端、复位端和16位并行输出端，所述的自适应模块具有控制端、16位并行输入端和16位并行输出端，所述的数模转换器具有16位并行输入端和输出端，所述的并转串模块具有时钟端、16位并行输入端和输出端，将两个所述的整形电路分别称为第一整形电路和第二整形电路，将集成电路中的压控振荡器称为被测压控振荡器，所述的参考压控振荡器与被测压控振荡器完全相同，所述的控制模块的第一电压输出端用于连接被测压控振荡器的输入端，所述的控制模块的第二电压输出端和所述的参考压控振荡器的输入端连接，所述的控制模块的控制信号输出端分别与所述的分辨率调节电路的控制端和所述的自适应模块的控制端连接，所述的第一整形电路的输入端用于连接被测压控振荡器的输出端，所述的参考压控振荡器的输出端和所述的第二整形电路的输入端连接，所述的第一整形电路的输出端和所述的频差电路的置数端连接，所述的第二整形电路的输出端分别与所述的频差电路的时钟端、所述的并转串模块的时钟端和所述的16位计数器的置数端连接，所述的频差电路的输出端和所述的分辨率调节电路的输入端连接，所述的分辨率调节电路的输出端和所述的16位计数器的复位端连接，所述的16位计数器的16位并行输出端分别与所述的并转串模块的16位并行输入端和所述的自适应模块的16位并行输入端连接，所述的自适应模块的16位并行输出端和所述的数模转换器的16位并行输入端连接，所述的数模转换器的输出端和所述的控制模块的反馈端连接；
所述的控制模块产生两路电压信号和一路电平控制信号，其中第一路电压信号为老化电压信号VDC，通过其第一电压输出端输出，第二路电压信号为基准电压信号VDD，通过其第二电压输出端输出，电平控制信号为高电平或者低电平，通过其控制信号输出端输出，电平控制信号的初始状态为低电平，老化电压信号VDC经过所述的被测压控振荡器产生老化频率信号A，基准电压信号VDD经过所述的参考压控振荡器产生基准频率信号B，老化频率信号A经所述的第一整形电路整形后得到第一频率信号fctr，基准频率信号B经所述的第二整形电路整形后得到第二频率信号fref，频差电路通过比较第一频率信号fctr和第二频率信号fref得到拍频信号fout，拍频信号fout为第二频率信号fref和第一频率信号fctr之间的差值，拍频信号fout从所述的频差电路的输出端输出至所述的分辨率调节电路的输入端，所述的分辨率调节电路的输出端输出置位信号rst，当所述的分辨率调节电路的控制端接入的电平控制信号为低电平时，置位信号rst为拍频信号fout的2分频信号，当所述的分辨率调节电路的控制端接入的电平控制信号为高电平时，置位信号rst为拍频信号fout的4分频信号，所述的16位计数器的复位端接入置位信号rst，所述的16位计数器在置位信号rst周期内计数其置数端接入的第二频率信号fref的个数，然后将计数值以二进制形式的16位并行数据Q0-Q15在其16位并行输出端进行输出，所述的并转串电路在第一频率信号fref作用下，将所述的16位计数器输出的16位并行数据Q0-Q15转换为串行数据Q[0:15]在其输出端输出；
所述的自适应模块内预存有查找表，所述的查找表通过对所述的自适应抗老化传感器进行仿真来人为模拟被测压控振荡器老化过程得到，具体仿真过程为：将控制模块的第一电压输出端与被测压控振荡器的输入端连接，第一整形电路的输入端与被测压控振荡器的输出端连接，对被测压控振荡器的参数和参考压控振荡器的参数进行初始化设置：PMOS晶体管的阈值电压VTP为0.7V、NMOS晶体管的阈值电压VTN为0.3V以及PMOS和NMOS晶体管的工艺参数α为0.9，后续通过Cadence软件测定被测压控振荡器在不同参数下的延迟时间Time，在测定过程中，参考压控振荡器的参数始终保持初始值不变，被测压控振荡器的PMOS晶体管的阈值电压VTP的调节范围为0.6V-0.8V，单次调节量为1mV，NMOS晶体管的阈值电压VTN的调节范围为0.2V-0.4V，单次调节量为1mV、PMOS和NMOS晶体管的工艺参数α的调节范围0.8-1，单次调节量为0.001，每次测定时，老化电压信号VDC和基准电压信号VDD均设定为1.2V，先使控制模块输出的电平控制信号S为低电平，判定此时16位计数器输出的16位并行输出信号Q0-Q15对应的十进制值是否小于40，如果小于40，则保持其他条件不变，将电平控制信号S调整为高电平后记录此时16位计数器输出的16位并行输出信号Q0-Q15，如果大于等于40,则直接记录此时16位计数器输出的16位并行输出信号Q0-Q15，将当前记录的16位计数器输出的16位并行输出信号Q0-Q15作为查找表的一个索引地址，并将此时对应的阈值电压VTP，阈值电压VTN以及PMOS和NMOS晶体管的工艺参数α作为该索引地址的存储数据存入查找表中，重复上述测定过程，后续测定过程中若存在相同的16位并行输出信号Q0-Q15，则只记录一组对应的参数，直到16位计数器输出的16位并行输出信号Q0-Q15对应的十进制数从0至300都出现，完成查找表的建立并将查找表存放于自适应模块中，此时所述的查找表中的索引地址有301个，分别为0至300对应的16位二进制数据；
当所述的16位计数器输出的16位并行数据Q0-Q15输入所述的自适应模块中时，所述的自适应模块首先在查找表中获取索引地址为当前输入其内的16位并行数据Q0-Q15的存储数据VTP、VTN、α以及Time，然后基于获取的数据VTP、VTN、α以及Time采用布谷鸟算法确定当前被测压控振荡器的最优工作电压，具体过程为：
A、将设定布谷鸟算法最大迭代次数记为n，n＝1000，设定全局最优解V；
B、设定迭代变量，将其记为s，对s进行初始化，令s＝1；
C、进行第s次迭代，具体为：
C-1、采用随机函数产生100个位于0-2000mV范围内，且采用16位二进制数据表示的电压数据，将产生的第m个电压数据记为
m＝1，2，…，100；判定
是否等于VTN或VTP，如果等于，则认为
为坏值，淘汰该值并重新随机产生一个新的
直到得到100个不等于VTN或VTP的电压数据
C-2、将
依次代入公式
中，计算得到
其中
表示第m个老化延迟时间；
C-3、分别计算
与Time的差值的绝对值，将
与Time的差值的绝对值记为Diffs[m]，从Diffs[1]～Diffs[100]找出最小值，如果出现多个相同的最小值，则随机选择一个最小值，该最小值记为Diffs[i]，i为大于等于1且小于等于100的整数，将Diffs[i]对应的电压数据
作为当代个体最优解
C-4、如果s的当前值为1，则将当代个体最优解
的值赋值给全局最优解V，对全局最优解V进行第s次更新，得到第s次迭代后的全局最优解v；
如果s的当前值不等于1，则对
和第s-1次迭代后的全局最优解v进行比较，如果
小于第s-1次迭代后的全局最优解v，则采用
的值更新V，得到第s次迭代后的全局最优解V，如果
大于等于第s-1次迭代后的全局最优解V，则V的取值不变，第s-1次迭代后的全局最优解V直接作为第s次迭代后的全局最优解V；
C-5、判断Diffs[i]是否等于0或者s是否等于1000，如果满足其一，则将第s次迭代后的全局最优解V作为最优工作电压VDC0-VDC15从所述的自适应模块的16位并行输出端输出，迭代过程结束，如果两个都不满足，则进入步骤C-6；
C-6、采用公式
更新产生第s+1代的电压数据
其中，λ为采用RC4算法产生的大于等于0且小于等于3的随机数，每次产生电压数据时，λ都需要重新产生，φ为步长控制量，φ＝1，
为点对点乘法，Levy(λ)为随机搜索路径，Levy(λ)＝s-λ，判定
是否等于VTN或VTP，如果等于，则认为
为坏值，淘汰该值并通过公式
重新随机产生一个新的
直到得到100个不等于VTN或VTP的电压数据
C-7、采用s的当前值加1的和更新s的值，从步骤C-2开始重复，进行下一次迭代，直至迭代过程结束，得到最优工作电压VDC0-VDC15从所述的自适应模块的16位并行输出端输出；
所述的数模转换器将所述的自适应模块输出的最优工作电压VDC0-VDC15转换为模拟电压输出至所述的控制模块的反馈端，所述的控制模块将其第一输出端输出的老化电压信号VDC大小调整为所述的模数转换器的输出端输出的模拟电压大小。
每个所述的整形电路分别包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第一反相器；所述的第一PMOS管的源极和所述的第二PMOS管的源极均接入电源，所述的第一PMOS管的栅极、所述的第二PMOS管的漏极和所述的第二NMOS管的漏极连接且其连接端为所述的整形电路的输出端，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极和所述的第一NMOS管的漏极连接，所述的第一NMOS管的栅极和所述的第一反相器的输入端连接且其连接端为所述的整形电路的输入端，所述的第一反相器的输出端和所述的第二NMOS管的栅极连接，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地。
所述的频差电路采用第一D触发器实现，所述的第一D触发器具有输入端、时钟端和输出端，所述的第一D触发器的输入端为所述的频差电路的置位端，所述的第一D触发器的时钟端为所述的频差电路的时钟端，所述的第一D触发器的输出端为所述的频差电路的输出端。
所述的分辨率调节电路包括第一二选一选择器、第二D触发器和第三D触发器，所述的第一二选一选择器具有第一输入端、第二输入端、选择端和输出端，所述的第二D触发器和所述的第三D触发器分别具有输入端、时钟端、输出端和反相输出端；所述的第二D触发器的输入端和所述的第二D触发器的反相输出端连接，所述的第二D触发器的时钟端为所述的分辨率调节电路的输入端，所述的第二D触发器的输出端、所述的第三D触发器的时钟端和所述的第一二选一选择器的第一输入端连接，所述的第三D触发器的输入端和所述的第三D触发器的反相输出端连接，所述的第三D触发器的输出端和所述的第一二选一选择器的第二输入端连接，所述的第一二选一选择器的选择端为所述的分辨率调节电路的控制端，所述的第一二选一选择器的输出端为所述的分辨率调节电路的输出端。
所述的16位计数器包括16个D触发器和16个反相器，每个所述的D触发器分别具有输入端、时钟端、复位端和输出端，16个所述的D触发器的复位端连接且其连接端为所述的16位计数器的复位端，第k个D触发器的输入端和第k个反相器的输出端连接，k＝1，2，…，16，第h个D触发器的输出端、第h个反相器的输入端和第h+1个D触发器的时钟端连接且其连接端为所述的16位计数器的第h个输出端，h＝1，2，…，15，第16个D触发器的输出端和第16个反相器的输入端连接且其连接端为所述的16位计数器的第16个输出端，所述的16位计数器的第1个输出端～第16个输出端构成所述的16位计数器的16位并行输出端。
与现有技术相比，本发明的优点在于通过控制模块、参考压控振荡器、结构相同的两个整形电路、频差电路、分辨率调节电路、16位计数器、并转串电路、自适应模块和数模转换器构建自适应抗老化传感器，自适应模块内预存有查找表，查找表通过对自适应抗老化传感器进行仿真来人为模拟被测压控振荡器老化过程得到，在对集成电路的压控振荡器进行老化监测时，16位计数器输出的16位并行数据Q0-Q15输入自适应模块中时，自适应模块首先在查找表中获取索引地址为当前输入其内的16位并行数据Q0-Q15的存储数据VTP、VTN、α以及Time，然后基于获取的数据VTP、VTN、α以及Time采用布谷鸟算法确定当前被测压控振荡器的最优工作电压，并将最优工作电压VDC0-VDC15输送给数模转化器，数模转化器将最优工作电压VDC0-VDC15转换为模拟电压输出至控制模块的反馈端，控制模块将其第一输出端输出的老化电压信号VDC大小调整为模数转换器的输出端输出的模拟电压大小，由此改变集成电路的压控振荡器的输入电压，由此，本发明的自适应抗老化传感器通过监测集成电路中压控振荡器的老化程度来反映集成电路的老化程度，并能根据集成电路中压控振荡器的老化状态自适应去调整集成电路中压控振荡器的最优工作电压，对集成电路中压控振荡器的进行自适应老化修复，能够满足不同老化程度下集成电路老化的修复，最终实现集成电路抗老化的目的，应用范围广。
附图说明
图1为本发明的基于布谷鸟算法的自适应抗老化传感器的结构框图；
图2为本发明的基于布谷鸟算法的自适应抗老化传感器的整形电路的电路图；
图3为本发明的基于布谷鸟算法的自适应抗老化传感器的频差电路的电路图；
图4为本发明的基于布谷鸟算法的自适应抗老化传感器的分辨率调节电路的电路图；
图5为本发明的基于布谷鸟算法的自适应抗老化传感器的16位计数器的电路图；
图6为本发明的基于布谷鸟算法的自适应抗老化传感器的模拟仿真图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例：如图1所示，一种基于布谷鸟算法的自适应抗老化传感器，包括控制模块、参考压控振荡器、结构相同的两个整形电路、频差电路、分辨率调节电路、16位计数器、并转串电路、自适应模块和数模转换器；控制模块具有反馈端、第一电压输出端、第二电压输出端和控制信号输出端，参考压控振荡器和每个整形电路分别具有输入端和输出端，频差电路具有置数端、时钟端和输出端，分辨率调节电路具有输入端、输出端和控制端，16位计数器具有置数端、复位端和16位并行输出端，自适应模块具有控制端、16位并行输入端和16位并行输出端，数模转换器具有16位并行输入端和输出端，并转串模块具有时钟端、16位并行输入端和输出端，将两个整形电路分别称为第一整形电路和第二整形电路，将集成电路中的压控振荡器称为被测压控振荡器，参考压控振荡器与被测压控振荡器完全相同，控制模块的第一电压输出端用于连接被测压控振荡器的输入端，控制模块的第二电压输出端和参考压控振荡器的输入端连接，控制模块的控制信号输出端分别与分辨率调节电路的控制端和自适应模块的控制端连接，第一整形电路的输入端用于连接被测压控振荡器的输出端，参考压控振荡器的输出端和第二整形电路的输入端连接，第一整形电路的输出端和频差电路的置数端连接，第二整形电路的输出端分别与频差电路的时钟端、并转串模块的时钟端和16位计数器的置数端连接，频差电路的输出端和分辨率调节电路的输入端连接，分辨率调节电路的输出端和16位计数器的复位端连接，16位计数器的16位并行输出端分别与并转串模块的16位并行输入端和自适应模块的16位并行输入端连接，自适应模块的16位并行输出端和数模转换器的16位并行输入端连接，数模转换器的输出端和控制模块的反馈端连接；控制模块产生两路电压信号和一路电平控制信号，其中第一路电压信号为老化电压信号VDC，通过其第一电压输出端输出，第二路电压信号为基准电压信号VDD，通过其第二电压输出端输出，电平控制信号为高电平或者低电平，通过其控制信号输出端输出，电平控制信号的初始状态为低电平，老化电压信号VDC经过被测压控振荡器产生老化频率信号A，基准电压信号VDD经过参考压控振荡器产生基准频率信号B，老化频率信号A经第一整形电路整形后得到第一频率信号fctr，基准频率信号B经第二整形电路整形后得到第二频率信号fref，频差电路通过比较第一频率信号fctr和第二频率信号fref得到拍频信号fout，拍频信号fout为第二频率信号fref和第一频率信号fctr之间的差值，拍频信号fout从频差电路的输出端输出至分辨率调节电路的输入端，分辨率调节电路的输出端输出置位信号rst，当分辨率调节电路的控制端接入的电平控制信号为低电平时，置位信号rst为拍频信号fout的2分频信号，当分辨率调节电路的控制端接入的电平控制信号为高电平时，置位信号rst为拍频信号fout的4分频信号，16位计数器的复位端接入置位信号rst，16位计数器在置位信号rst周期内计数其置数端接入的第二频率信号fref的个数，然后将计数值以二进制形式的16位并行数据Q0-Q15在其16位并行输出端进行输出，并转串电路在第一频率信号fref作用下，将16位计数器输出的16位并行数据Q0-Q15转换为串行数据Q[0:15]在其输出端输出；
自适应模块内预存有查找表，查找表通过对自适应抗老化传感器进行仿真来人为模拟被测压控振荡器老化过程得到，具体仿真过程为：将控制模块的第一电压输出端与被测压控振荡器的输入端连接，第一整形电路的输入端与被测压控振荡器的输出端连接，对被测压控振荡器的参数和参考压控振荡器的参数进行初始化设置：PMOS晶体管的阈值电压VTP为0.7V、NMOS晶体管的阈值电压VTN为0.3V以及PMOS和NMOS晶体管的工艺参数α为0.9，后续通过Cadence软件测定被测压控振荡器在不同参数下的延迟时间Time，在测定过程中，参考压控振荡器的参数始终保持初始值不变，被测压控振荡器的PMOS晶体管的阈值电压VTP的调节范围为0.6V-0.8V，单次调节量为1mV，NMOS晶体管的阈值电压VTN的调节范围为0.2V-0.4V，单次调节量为1mV、PMOS和NMOS晶体管的工艺参数α的调节范围0.8-1，单次调节量为0.001，每次测定时，老化电压信号VDC和基准电压信号VDD均设定为1.2V，先使控制模块输出的电平控制信号S为低电平，判定此时16位计数器输出的16位并行输出信号Q0-Q15对应的十进制值是否小于40，如果小于40，则保持其他条件不变，将电平控制信号S调整为高电平后记录此时16位计数器输出的16位并行输出信号Q0-Q15，如果大于等于40,则直接记录此时16位计数器输出的16位并行输出信号Q0-Q15，将当前记录的16位计数器输出的16位并行输出信号Q0-Q15作为查找表的一个索引地址，并将此时对应的阈值电压VTP，阈值电压VTN以及PMOS和NMOS晶体管的工艺参数α作为该索引地址的存储数据存入查找表中，重复上述测定过程，后续测定过程中若存在相同的16位并行输出信号Q0-Q15，则只记录一组对应的参数，直到16位计数器输出的16位并行输出信号Q0-Q15对应的十进制数从0至300都出现，完成查找表的建立并将查找表存放于自适应模块中，此时查找表中的索引地址有301个，分别为0至300对应的16位二进制数据；
当16位计数器输出的16位并行数据Q0-Q15输入自适应模块中时，自适应模块首先在查找表中获取索引地址为当前输入其内的16位并行数据Q0-Q15的存储数据VTP、VTN、α以及Time，然后基于获取的数据VTP、VTN、α以及Time采用布谷鸟算法确定当前被测压控振荡器的最优工作电压，具体过程为：
A、将设定布谷鸟算法最大迭代次数记为n，n＝1000，设定全局最优解V；
B、设定迭代变量，将其记为s，对s进行初始化，令s＝1；
C、进行第s次迭代，具体为：
C-1、采用随机函数产生100个位于0-2000mV范围内，且采用16位二进制数据表示的电压数据，将产生的第m个电压数据记为
m＝1，2，…，100；判定
是否等于VTN或VTP，如果等于，则认为
为坏值，淘汰该值并重新随机产生一个新的
直到得到100个不等于VTN或VTP的电压数据
C-2、将
依次代入公式
中，计算得到
其中
表示第m个老化延迟时间；
C-3、分别计算
与Time的差值的绝对值，将
与Time的差值的绝对值记为Diffs[m]，从Diffs[1]～Diffs[100]找出最小值，如果出现多个相同的最小值，则随机选择一个最小值，该最小值记为Diffs[i]，i为大于等于1且小于等于100的整数，将Diffs[i]对应的电压数据
作为当代个体最优解
C-4、如果s的当前值为1，则将当代个体最优解
的值赋值给全局最优解V，对全局最优解V进行第s次更新，得到第s次迭代后的全局最优解V；
如果s的当前值不等于1，则对
和第s-1次迭代后的全局最优解V进行比较，如果
小于第s-1次迭代后的全局最优解V，则采用
的值更新V，得到第s次迭代后的全局最优解V，如果
大于等于第s-1次迭代后的全局最优解V，则V的取值不变，第s-1次迭代后的全局最优解V直接作为第s次迭代后的全局最优解V；
C-5、判断Diffs[i]是否等于0或者s是否等于1000，如果满足其一，则将第s次迭代后的全局最优解V作为最优工作电压VDC0-VDC15从自适应模块的16位并行输出端输出，迭代过程结束，如果两个都不满足，则进入步骤C-6；
C-6、采用公式
更新产生第s+1代的电压数据
其中，λ为采用RC4算法产生的大于等于0且小于等于3的随机数，每次产生电压数据时，λ都需要重新产生，φ为步长控制量，φ＝1，
为点对点乘法，Levy(λ)为随机搜索路径，Levy(λ)＝s-λ，判定
是否等于VTN或VTP，如果等于，则认为
为坏值，淘汰该值并通过公式
重新随机产生一个新的
直到得到100个不等于VTN或VTP的电压数据
C-7、采用s的当前值加1的和更新s的值，从步骤C-2开始重复，进行下一次迭代，直至迭代过程结束，得到最优工作电压VDC0-VDC15从自适应模块的16位并行输出端输出；
数模转换器将自适应模块输出的最优工作电压VDC0-VDC15转换为模拟电压输出至控制模块的反馈端，控制模块将其第一输出端输出的老化电压信号VDC大小调整为模数转换器的输出端输出的模拟电压大小。
本实施例中，如图2所示，每个整形电路分别包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2和第一反相器A1；第一PMOS管P1的源极和第二PMOS管P2的源极均接入电源，第一PMOS管P1的栅极、第二PMOS管P2的漏极和第二NMOS管N2的漏极连接且其连接端为整形电路的输出端，第一PMOS管P1的漏极、第二PMOS管P2的栅极和第一NMOS管N1的漏极连接，第一NMOS管N1的栅极和第一反相器A1的输入端连接且其连接端为整形电路的输入端，第一反相器A1的输出端和第二NMOS管N2的栅极连接，第一NMOS管N1的源极和第二NMOS管N2的源极均接地。
本实施例中，如图3所示，频差电路采用第一D触发器DFF1实现，第一D触发器DFF1具有输入端、时钟端和输出端，第一D触发器DFF1的输入端为频差电路的置位端，第一D触发器DFF1的时钟端为频差电路的时钟端，第一D触发器DFF1的输出端为频差电路的输出端。
本实施例中，如图4所示，分辨率调节电路包括第一二选一选择器MUX1、第二D触发器DFF2和第三D触发器DFF3，第一二选一选择器MUX1具有第一输入端、第二输入端、选择端和输出端，第二D触发器DFF2和第三D触发器DFF3分别具有输入端、时钟端、输出端和反相输出端；第二D触发器DFF2的输入端和第二D触发器DFF2的反相输出端连接，第二D触发器DFF2的时钟端为分辨率调节电路的输入端，第二D触发器DFF2的输出端、第三D触发器DFF3的时钟端和第一二选一选择器MUX1的第一输入端连接，第三D触发器DFF3的输入端和第三D触发器DFF3的反相输出端连接，第三D触发器DFF3的输出端和第一二选一选择器MUX1的第二输入端连接，第一二选一选择器MUX1的选择端为分辨率调节电路的控制端，第一二选一选择器MUX1的输出端为分辨率调节电路的输出端。
本实施例中，如图5所示，16位计数器包括16个D触发器DFF4～DFF19和16个反相器A2～A17，每个D触发器分别具有输入端、时钟端、复位端和输出端，16个D触发器的复位端连接且其连接端为16位计数器的复位端，第k个D触发器的输入端和第k个反相器的输出端连接，k＝1，2，…，16，第h个D触发器的输出端、第h个反相器的输入端和第h+1个D触发器的时钟端连接且其连接端为16位计数器的第h个输出端，h＝1，2，…，15，第16个D触发器的输出端和第16个反相器的输入端连接且其连接端为16位计数器的第16个输出端，16位计数器的第1个输出端～第16个输出端构成16位计数器的16位并行输出端。
对本发明的基于布谷鸟算法的自适应抗老化传感器的老化监测过程进行仿真，其模拟仿真曲线如图6所示。图6中fctr为被测压控振荡器产生的老化频率经第一整形电路整形后得到的输出，fref为参考压控振荡器产生的基准频率经第一整形电路整形后得到的输出，OUT<1>、OUT<2>、…、OUT<9>分别为16位计数器的输出的16位并行数据，Z<1>、Z<2>、…、Z<9>分别为自适应模块输出的最优工作电压，VOUT为数模转换器进行数模转化后输出的模拟电压。分析图6中可知：该老化监测修复过程大致分为两个阶段：第一阶段：自适应模块根据当前被测压控振荡器老化程度给出恢复其性能所需的最优调节电压(即最优工作电压)，第二阶段：根据最优调节电压去调节被测压控振荡器的电压，实现对老化效应引起的集成电路性能退化的自适应修复。具体仿真过程为：在模拟状态下，参考压控振荡器产生500M的基准频率信号，被测压控振荡器产生490M的老化频率信号，被测压控振荡器相对于参考压控振荡器有2％的频率退化，此时16位计数器的16位并行输出端输出的16位数据对应的十进制数是80，即16位计数器输出为80，将16计数器的输出作为自适应模块的输入，通过布谷鸟算法优化得到当前老化状态下最优工作电压1.28V，并将该最优工作电压作为被测压控振荡器的反馈电压输出至控制模块，控制模块据此调节被测压控振荡器的工作电压后，此时16位计数器的输出为275，被测压控振荡器输出频率为499.2M，相对参考压控振荡器频率降级为0.16％，输出电压为1.23V。仿真结果表明，经自适应算法优化后的被测压控振荡器老化频率输出增加，集成电路性能显著恢复，可实现集成电路自适应抗老化功能。
Claims (5)
1.一种基于布谷鸟算法的自适应抗老化传感器，其特征在于包括控制模块、参考压控振荡器、结构相同的两个整形电路、频差电路、分辨率调节电路、16位计数器、并转串电路、自适应模块和数模转换器；所述的控制模块具有反馈端、第一电压输出端、第二电压输出端和控制信号输出端，所述的参考压控振荡器和每个所述的整形电路分别具有输入端和输出端，所述的频差电路具有置数端、时钟端和输出端，所述的分辨率调节电路具有输入端、输出端和控制端，所述的16位计数器具有置数端、复位端和16位并行输出端，所述的自适应模块具有控制端、16位并行输入端和16位并行输出端，所述的数模转换器具有16位并行输入端和输出端，所述的并转串模块具有时钟端、16位并行输入端和输出端，将两个所述的整形电路分别称为第一整形电路和第二整形电路，将集成电路中的压控振荡器称为被测压控振荡器，所述的参考压控振荡器与被测压控振荡器完全相同，所述的控制模块的第一电压输出端用于连接被测压控振荡器的输入端，所述的控制模块的第二电压输出端和所述的参考压控振荡器的输入端连接，所述的控制模块的控制信号输出端分别与所述的分辨率调节电路的控制端和所述的自适应模块的控制端连接，所述的第一整形电路的输入端用于连接被测压控振荡器的输出端，所述的参考压控振荡器的输出端和所述的第二整形电路的输入端连接，所述的第一整形电路的输出端和所述的频差电路的置数端连接，所述的第二整形电路的输出端分别与所述的频差电路的时钟端、所述的并转串模块的时钟端和所述的16位计数器的置数端连接，所述的频差电路的输出端和所述的分辨率调节电路的输入端连接，所述的分辨率调节电路的输出端和所述的16位计数器的复位端连接，所述的16位计数器的16位并行输出端分别与所述的并转串模块的16位并行输入端和所述的自适应模块的16位并行输入端连接，所述的自适应模块的16位并行输出端和所述的数模转换器的16位并行输入端连接，所述的数模转换器的输出端和所述的控制模块的反馈端连接；所述的控制模块产生两路电压信号和一路电平控制信号，其中第一路电压信号为老化电压信号VDC，通过其第一电压输出端输出，第二路电压信号为基准电压信号VDD，通过其第二电压输出端输出，电平控制信号为高电平或者低电平，通过其控制信号输出端输出，电平控制信号的初始状态为低电平，老化电压信号VDC经过所述的被测压控振荡器产生老化频率信号A，基准电压信号VDD经过所述的参考压控振荡器产生基准频率信号B，老化频率信号A经所述的第一整形电路整形后得到第一频率信号fctr，基准频率信号B经所述的第二整形电路整形后得到第二频率信号fref，频差电路通过比较第一频率信号fctr和第二频率信号fref得到拍频信号fout，拍频信号fout为第二频率信号fref和第一频率信号fctr之间的差值，拍频信号fout从所述的频差电路的输出端输出至所述的分辨率调节电路的输入端，所述的分辨率调节电路的输出端输出置位信号rst，当所述的分辨率调节电路的控制端接入的电平控制信号为低电平时，置位信号rst为拍频信号fout的2分频信号，当所述的分辨率调节电路的控制端接入的电平控制信号为高电平时，置位信号rst为拍频信号fout的4分频信号，所述的16位计数器的复位端接入置位信号rst，所述的16位计数器在置位信号rst周期内计数其置数端接入的第二频率信号fref的个数，然后将计数值以二进制形式的16位并行数据Q0-Q15在其16位并行输出端进行输出，所述的并转串电路在第一频率信号fref作用下，将所述的16位计数器输出的16位并行数据Q0-Q15转换为串行数据Q[0:15]在其输出端输出；
所述的自适应模块内预存有查找表，所述的查找表通过对所述的自适应抗老化传感器进行仿真来人为模拟被测压控振荡器老化过程得到，具体仿真过程为：将控制模块的第一电压输出端与被测压控振荡器的输入端连接，第一整形电路的输入端与被测压控振荡器的输出端连接，对被测压控振荡器的参数和参考压控振荡器的参数进行初始化设置：PMOS晶体管的阈值电压VTP为0.7V、NMOS晶体管的阈值电压VTN为0.3V以及PMOS和NMOS晶体管的工艺参数α为0.9，后续通过Cadence软件测定被测压控振荡器在不同参数下的延迟时间Time，在测定过程中，参考压控振荡器的参数始终保持初始值不变，被测压控振荡器的PMOS晶体管的阈值电压VTP的调节范围为0.6V-0.8V，单次调节量为1mV，NMOS晶体管的阈值电压VTN的调节范围为0.2V-0.4V，单次调节量为1mV、PMOS和NMOS晶体管的工艺参数α的调节范围0.8-1，单次调节量为0.001，每次测定时，老化电压信号VDC和基准电压信号VDD均设定为1.2V，先使控制模块输出的电平控制信号S为低电平，判定此时16位计数器输出的16位并行输出信号Q0-Q15对应的十进制值是否小于40，如果小于40，则保持其他条件不变，将电平控制信号S调整为高电平后记录此时16位计数器输出的16位并行输出信号Q0-Q15，如果大于等于40,则直接记录此时16位计数器输出的16位并行输出信号Q0-Q15，将当前记录的16位计数器输出的16位并行输出信号Q0-Q15作为查找表的一个索引地址，并将此时对应的阈值电压VTP，阈值电压VTN以及PMOS和NMOS晶体管的工艺参数α作为该索引地址的存储数据存入查找表中，重复上述测定过程，后续测定过程中若存在相同的16位并行输出信号Q0-Q15，则只记录一组对应的参数，直到16位计数器输出的16位并行输出信号Q0-Q15对应的十进制数从0至300都出现，完成查找表的建立并将查找表存放于自适应模块中，此时所述的查找表中的索引地址有301个，分别为0至300对应的16位二进制数据；
当所述的16位计数器输出的16位并行数据Q0-Q15输入所述的自适应模块中时，所述的自适应模块首先在查找表中获取索引地址为当前输入其内的16位并行数据Q0-Q15的存储数据VTP、VTN、α以及Time，然后基于获取的数据VTP、VTN、α以及Time采用布谷鸟算法确定当前被测压控振荡器的最优工作电压，具体过程为：
A、将设定布谷鸟算法最大迭代次数记为n，n＝1000，设定全局最优解V；
B、设定迭代变量，将其记为s，对s进行初始化，令s＝1；
C、进行第s次迭代，具体为：
C-1、采用随机函数产生100个位于0-2000mV范围内，且采用16位二进制数据表示的电压数据，将产生的第m个电压数据记为
m＝1，2，…，100；判定
是否等于VTN或VTP，如果等于，则认为
为坏值，淘汰该值并重新随机产生一个新的
直到得到100个不等于VTN或VTP的电压数据
C-2、将
依次代入公式
中，计算得到
其中
表示第m个老化延迟时间；
C-3、分别计算
与Time的差值的绝对值，将
与Time的差值的绝对值记为Diffs[m]，从Diffs[1]～Diffs[100]找出最小值，如果出现多个相同的最小值，则随机选择一个最小值，该最小值记为Diffs[i]，i为大于等于1且小于等于100的整数，将Diffs[i]对应的电压数据
作为当代个体最优解
C-4、如果s的当前值为1，则将当代个体最优解
的值赋值给全局最优解V，对全局最优解V进行第s次更新，得到第s次迭代后的全局最优解V；
如果s的当前值不等于1，则对
和第s-1次迭代后的全局最优解V进行比较，如果
小于第s-1次迭代后的全局最优解V，则采用
的值更新V，得到第s次迭代后的全局最优解V，如果
大于等于第s-1次迭代后的全局最优解V，则V的取值不变，第s-1次迭代后的全局最优解V直接作为第s次迭代后的全局最优解V；
C-5、判断Diffs[i]是否等于0或者s是否等于1000，如果满足其一，则将第s次迭代后的全局最优解V作为最优工作电压VDC0-VDC15从所述的自适应模块的16位并行输出端输出，迭代过程结束，如果两个都不满足，则进入步骤C-6；
C-6、采用公式
更新产生第s+1代的电压数据
其中，λ为采用RC4算法产生的大于等于0且小于等于3的随机数，每次产生电压数据时，λ都需要重新产生，φ为步长控制量，φ＝1，
为点对点乘法，Levy()为随机搜索路径，Levy(λ)＝s-λ，判定
是否等于VTN或VTP，如果等于，则认为
为坏值，淘汰该值并通过公式
重新随机产生一个新的
直到得到100个不等于VTN或VTP的电压数据
C-7、采用s的当前值加1的和更新s的值，从步骤C-2开始重复，进行下一次迭代，直至迭代过程结束，得到最优工作电压VDC0-VDC15从所述的自适应模块的16位并行输出端输出；
所述的数模转换器将所述的自适应模块输出的最优工作电压VDC0-VDC15转换为模拟电压输出至所述的控制模块的反馈端，所述的控制模块将其第一输出端输出的老化电压信号VDC大小调整为所述的模数转换器的输出端输出的模拟电压大小。
2.根据权利要求1所述的一种基于查找表的电路老化检测传感器，其特征在于每个所述的整形电路分别包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第一反相器；所述的第一PMOS管的源极和所述的第二PMOS管的源极均接入电源，所述的第一PMOS管的栅极、所述的第二PMOS管的漏极和所述的第二NMOS管的漏极连接且其连接端为所述的整形电路的输出端，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极和所述的第一NMOS管的漏极连接，所述的第一NMOS管的栅极和所述的第一反相器的输入端连接且其连接端为所述的整形电路的输入端，所述的第一反相器的输出端和所述的第二NMOS管的栅极连接，所述的第一NMOS管的源极和所述的第二NMOS管的源极均接地。
3.根据权利要求1所述的一种基于查找表的电路老化检测传感器，其特征在于所述的频差电路采用第一D触发器实现，所述的第一D触发器具有输入端、时钟端和输出端，所述的第一D触发器的输入端为所述的频差电路的置位端，所述的第一D触发器的时钟端为所述的频差电路的时钟端，所述的第一D触发器的输出端为所述的频差电路的输出端。
4.根据权利要求1所述的一种基于查找表的电路老化检测传感器，其特征在于所述的分辨率调节电路包括第一二选一选择器、第二D触发器和第三D触发器，所述的第一二选一选择器具有第一输入端、第二输入端、选择端和输出端，所述的第二D触发器和所述的第三D触发器分别具有输入端、时钟端、输出端和反相输出端；所述的第二D触发器的输入端和所述的第二D触发器的反相输出端连接，所述的第二D触发器的时钟端为所述的分辨率调节电路的输入端，所述的第二D触发器的输出端、所述的第三D触发器的时钟端和所述的第一二选一选择器的第一输入端连接，所述的第三D触发器的输入端和所述的第三D触发器的反相输出端连接，所述的第三D触发器的输出端和所述的第一二选一选择器的第二输入端连接，所述的第一二选一选择器的选择端为所述的分辨率调节电路的控制端，所述的第一二选一选择器的输出端为所述的分辨率调节电路的输出端。
5.根据权利要求1所述的一种基于查找表的电路老化检测传感器，其特征在于所述的16位计数器包括16个D触发器和16个反相器，每个所述的D触发器分别具有输入端、时钟端、复位端和输出端，16个所述的D触发器的复位端连接且其连接端为所述的16位计数器的复位端，第k个D触发器的输入端和第k个反相器的输出端连接，k＝1，2，…，16，第h个D触发器的输出端、第h个反相器的输入端和第h+1个D触发器的时钟端连接且其连接端为所述的16位计数器的第h个输出端，h＝1，2，…，15，第16个D触发器的输出端和第16个反相器的输入端连接且其连接端为所述的16位计数器的第16个输出端，所述的16位计数器的第1个输出端～第16个输出端构成所述的16位计数器的16位并行输出端。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011115997.7A CN112350668B (zh) | 2020-10-19 | 2020-10-19 | 基于布谷鸟算法的自适应抗老化传感器 |
| PCT/CN2020/130804 WO2022082919A1 (zh) | 2020-10-19 | 2020-11-23 | 基于布谷鸟算法的自适应抗老化传感器 |
| US17/801,799 US11722131B2 (en) | 2020-10-19 | 2020-11-23 | Adaptive anti-aging sensor based on cuckoo algorithm |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011115997.7A CN112350668B (zh) | 2020-10-19 | 2020-10-19 | 基于布谷鸟算法的自适应抗老化传感器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112350668A true CN112350668A (zh) | 2021-02-09 |
| CN112350668B CN112350668B (zh) | 2022-09-13 |
Family
ID=74362068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011115997.7A Active CN112350668B (zh) | 2020-10-19 | 2020-10-19 | 基于布谷鸟算法的自适应抗老化传感器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11722131B2 (zh) |
| CN (1) | CN112350668B (zh) |
| WO (1) | WO2022082919A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3117232B1 (fr) * | 2020-12-08 | 2024-02-23 | St Microelectronics Sa | Brouillage de la signature en courant d'un circuit intégré |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847569A (en) * | 1987-02-20 | 1989-07-11 | Wavetek Corporation | Automatic calibration system for a voltage control oscillator |
| US5892408A (en) * | 1997-01-31 | 1999-04-06 | Binder; Yehuda | Method and system for calibrating a crystal oscillator |
| US20070210849A1 (en) * | 2006-02-20 | 2007-09-13 | Nec Corporation | Clock generation circuit |
| US20090167443A1 (en) * | 2007-12-31 | 2009-07-02 | Xin Liu | Digitally compensated highly stable holdover clock generation techniques using adaptive filtering |
| CN101573870A (zh) * | 2006-12-26 | 2009-11-04 | 松下电器产业株式会社 | Pll老化电路以及半导体集成电路 |
| CN109856525A (zh) * | 2018-11-07 | 2019-06-07 | 宁波大学 | 一种基于查找表的电路老化检测传感器 |
| CN110672943A (zh) * | 2019-09-26 | 2020-01-10 | 宁波大学 | 基于电压比较的老化检测传感器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190156600A1 (en) | 2006-11-16 | 2019-05-23 | Ge Global Sourcing Llc | Locomotive sensor system for monitoring engine and lubricant health |
| CN106970317A (zh) | 2017-03-24 | 2017-07-21 | 哈尔滨工业大学（威海） | 一种基于保护带的老化故障检测传感器 |
| CN207232189U (zh) | 2017-09-12 | 2018-04-13 | 瑞安市科丰电子科技有限公司 | 一种抗老化车速传感器 |
| AU2022274234A1 (en) * | 2021-05-11 | 2023-12-07 | Strong Force Vcn Portfolio 2019, Llc | Systems, methods, kits, and apparatuses for edge-distributed storage and querying in value chain networks |
-
2020
- 2020-10-19 CN CN202011115997.7A patent/CN112350668B/zh active Active
- 2020-11-23 WO PCT/CN2020/130804 patent/WO2022082919A1/zh active Application Filing
- 2020-11-23 US US17/801,799 patent/US11722131B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847569A (en) * | 1987-02-20 | 1989-07-11 | Wavetek Corporation | Automatic calibration system for a voltage control oscillator |
| US5892408A (en) * | 1997-01-31 | 1999-04-06 | Binder; Yehuda | Method and system for calibrating a crystal oscillator |
| US20070210849A1 (en) * | 2006-02-20 | 2007-09-13 | Nec Corporation | Clock generation circuit |
| CN101573870A (zh) * | 2006-12-26 | 2009-11-04 | 松下电器产业株式会社 | Pll老化电路以及半导体集成电路 |
| US20090167443A1 (en) * | 2007-12-31 | 2009-07-02 | Xin Liu | Digitally compensated highly stable holdover clock generation techniques using adaptive filtering |
| CN109856525A (zh) * | 2018-11-07 | 2019-06-07 | 宁波大学 | 一种基于查找表的电路老化检测传感器 |
| CN110672943A (zh) * | 2019-09-26 | 2020-01-10 | 宁波大学 | 基于电压比较的老化检测传感器 |
Non-Patent Citations (2)
| Title |
|---|
| XIAOJIN LI: "Linear and Resolution Adjusted On-Chip Aging Detection of NBTI Degradation", 《 IEEE TRANSACTIONS ON DEVICE AND MATERIALS RELIABILITY 》 * |
| 张海明: "基于查找表的电路老化检测传感器设计", 《宁波大学学报(理工版)》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022082919A1 (zh) | 2022-04-28 |
| CN112350668B (zh) | 2022-09-13 |
| US20230085939A1 (en) | 2023-03-23 |
| US11722131B2 (en) | 2023-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105958971A (zh) | 一种时钟占空比校准电路 | |
| US9870014B1 (en) | Digital low drop-out regulator | |
| CN109597455A (zh) | 一种数字低压差稳压器 | |
| US10108211B2 (en) | Digital low drop-out regulator | |
| US20190296755A1 (en) | Circular histogram noise figure for noise estimation and adjustment | |
| CN105071786A (zh) | 一种采用半周期预充电补偿技术的电阻电容型弛豫振荡器 | |
| CN112350668B (zh) | 基于布谷鸟算法的自适应抗老化传感器 | |
| US11803230B2 (en) | Dynamic voltage scaling in hierarchical multitier regulator supply | |
| TWI430068B (zh) | 具低溫度係數之積體電路及其校正方法 | |
| CN112034925A (zh) | 降低极限环路振荡的数字ldo电路 | |
| US7898285B2 (en) | Optimal local supply voltage determination circuit | |
| CN115051693A (zh) | 一种偏移校准电路及存储器 | |
| TW202213947A (zh) | 時鐘電路及為cpu提供時鐘的方法 | |
| CN107422773A (zh) | 数字低压差稳压器 | |
| CN112383291A (zh) | 数字可控延迟链 | |
| US11144081B2 (en) | Bandgap voltage generating apparatus and operation method thereof | |
| CN112134557B (zh) | 基于脉冲锁存器时序监测的宽电压自适应调节系统及方法 | |
| Hsu et al. | Design of a wide-band frequency synthesizer based on TDC and DVC techniques | |
| Jang et al. | Techniques for analyzing and reducing voltage conversion ratio transition losses of capacitive DC–DC converters for fast-DVS-enabled systems | |
| TWI708953B (zh) | 眼圖觀測裝置 | |
| CN113221503B (zh) | 基于机器学习的无源器件建模仿真引擎 | |
| TWI782653B (zh) | 電荷泵裝置與其校準方法 | |
| CN102034532B (zh) | 用于产生数字保持电压的系统和方法 | |
| Başoğlu et al. | A new maximum power point tracking approach for decreasing convergence time | |
| Yelamarthi et al. | Process Variation Aware Transistor Sizing for Load Balance of Multiple Paths in Dynamic CMOS for Timing Optimization. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20210209 Assignee: Ningbo Xungao Intelligent Technology Co.,Ltd. Assignor: Wenzhou University Contract record no.: X2024330000002 Denomination of invention: Adaptive Anti aging Sensor Based on Cuckoo Algorithm Granted publication date: 20220913 License type: Common License Record date: 20240103 |