CN112349330A - 一种sfq电路与cmos电路间交互方法及系统 - Google Patents
一种sfq电路与cmos电路间交互方法及系统 Download PDFInfo
- Publication number
- CN112349330A CN112349330A CN202011210460.9A CN202011210460A CN112349330A CN 112349330 A CN112349330 A CN 112349330A CN 202011210460 A CN202011210460 A CN 202011210460A CN 112349330 A CN112349330 A CN 112349330A
- Authority
- CN
- China
- Prior art keywords
- sfq
- circuit
- cmos circuit
- synchronous non
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003993 interaction Effects 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000001066 destructive effect Effects 0.000 claims abstract description 40
- 230000001360 synchronised effect Effects 0.000 claims abstract description 35
- 230000004907 flux Effects 0.000 claims abstract description 16
- 230000002452 interceptive effect Effects 0.000 claims description 5
- BOJKULTULYSRAS-OTESTREVSA-N Andrographolide Chemical compound C([C@H]1[C@]2(C)CC[C@@H](O)[C@]([C@H]2CCC1=C)(CO)C)\C=C1/[C@H](O)COC1=O BOJKULTULYSRAS-OTESTREVSA-N 0.000 abstract 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明提出一种SFQ电路与CMOS电路间交互方法，包括：单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端，该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端完成该指定操作；完成指定操作后该单磁通量子芯片发送复位信号至该同步非破坏性读出单元的复位端口，以停止输出SFQ脉冲至CMOS电路。本发明申请在需要ANDRO输出固定周期的连续SFQ脉冲的时候，在ANDRO的数据端口输入一个SFQ脉冲，就会有固定周期的连续SFQ脉冲输出；需要ANDRO停止输出SFQ脉冲的时候，那么在ANDRO的重置端口输入一个SFQ脉冲，ANDRO就会停止输出SFQ脉冲。以实现SFQ电路与CMOS电路的数据交互。
Description
技术领域
本发明涉及超导数字集成电路技术领域，并特别涉及。
背景技术
超导单磁通量子(single flux quantum,SFQ)电路技术以其低功耗和超高速被认为是下一代的数字电路技术替代技术之一。目前SFQ电路技术与现在主流的互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)电路没有成熟的交互方案。脉冲转化为电平的持续时间有限，如果想要提高电平持续时间，那么有两个方案，一个是增加单磁通量子(single flux quantum,SFQ)脉冲转化为CMOS电平的接口(以下称为Q2D接口)的电平维持时间；另一个方案是让SFQ脉冲发射的数量更多。Q2D接口电路需要另行设计，该电路的设计并不属于SFQ数字电路的范畴。如果想在数字芯片设计的时候便解决SFQ到CMOS之间的交互问题，那么就需要从发射更多的SFQ脉冲的角度下手。
现有CMOS电路与SFQ电路交互的技术，一般是通过Q2D接口来实现，但Q2D接口的电平维持时间有限，因而需要接口处连续发射脉冲以维持较长的时间。
发明内容
本发明的目的是为了解决Q2D接口电平维持时间较短的问题，提出利用同步非破坏性读出单元(nondestructive read-out,NDRO)来实现asynchronous nondestructiveread-out(ANDRO)，使得ANDRO能够连续输出脉冲，并且可以在控制信号作用下停止输出脉冲。
具体来说，本发明提出一种SFQ电路与CMOS电路间交互方法，其中包括：
步骤1、单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端，该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端完成该指定操作；
步骤2、完成指定操作后该单磁通量子芯片发送复位信号至该同步非破坏性读出单元的复位端口，以停止输出SFQ脉冲至CMOS电路。
所述的SFQ电路与CMOS电路间交互方法，其中该电平逻辑输入端为SRAM的读写地址输入端，该指定操作为读写操作。
所述的SFQ电路与CMOS电路间交互方法，其中步骤1包括：单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端的同时还将该单个SFQ脉冲输入至该同步非破坏性读出单元的时钟输入端。
所述的SFQ电路与CMOS电路间交互方法，其中步骤1包括：该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端的同时还将该连续SFQ脉冲反馈至该时钟输入端。
本发明还提出了一种SFQ电路与CMOS电路间交互系统，其中包括：
单磁通量子芯片，用于发送单个SFQ脉冲至同步非破坏性读出单元的数据输入端，以及完成指定操作后发送复位信号至该同步非破坏性读出单元的复位端口，以停止输出SFQ脉冲至CMOS电路；
同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端完成该指定操作。
所述的SFQ电路与CMOS电路间交互系统，其中该电平逻辑输入端为SRAM的读写地址输入端，该指定操作为读写操作。
所述的SFQ电路与CMOS电路间交互系统，其中该单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端的同时还将该单个SFQ脉冲输入至该同步非破坏性读出单元的时钟输入端。
所述的SFQ电路与CMOS电路间交互系统，其中该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端的同时还将该连续SFQ脉冲反馈至该时钟输入端。
由以上方案可知，本发明的优点在于：
需要ANDRO输出固定周期的连续SFQ脉冲的时候，在ANDRO的数据端口输入一个SFQ脉冲，就会有固定周期的连续SFQ脉冲输出；需要ANDRO停止输出SFQ脉冲的时候，那么在ANDRO的重置端口输入一个SFQ脉冲，ANDRO就会停止输出SFQ脉冲。以实现SFQ电路与CMOS电路的数据交互。
附图说明
图1为异步非破坏性读出单元的逻辑电路图；
图2为NDRO的状态转移图。
具体实施方式
在设计SFQ微处理器的时候，需要考虑到和静态随机存取存储器(Static Random-Access Memory,SRAM)进行交互，但是读写SRAM的地址需要一直选中，但由于Q2D接口的电平维持时间有限，SRAM还未正式读写的时候，地址的高电平维持不了那么长时间，从而导致读写位置发生错误。因此，在SRAM进行读写以前，地址需要被一直选中，在SFQ芯片内部就需要不断发送SFQ脉冲。而当SRAM读写结束以后，这个地址就应该停止发送。
因此需要一个能不断产生脉冲的SFQ电路，而这个电路在完成使命后要及时停止发送脉冲。本发明申请的异步非破坏性读出(asynchronous nondestructive read-out,ANDRO)单元可以实现上述两种功能，所谓的破坏性是指，cell的数据输入端口到达一个脉冲以后，从状态0到达状态1，时钟到来以后，会把状态1这个状态破坏，回到状态0。此处的非破坏就是，时钟到来以后，并不会从状态1回到状态0。为让本发明的上述特征和效果能阐述的更明确易懂，下文特举实施例，并配合说明书附图作详细说明如下。
ANDRO的功能是将输入的单个脉冲转化为固定时间间隔的连续脉冲，只要有一个SFQ脉冲进入。那么这个ANDRO就能持续输出多个SFQ脉冲。
所谓的SFQ到CMOS的接口，关键不在于脉冲的形式，而是能否将脉冲逻辑和电平逻辑做一个转换。它主要用在SFQ电路与半导体电路的接口上。它的逻辑电路图如图1所示。它主要由NDRO，CB以及多个JTL构成。单磁通量子芯片发送单个SFQ脉冲至同步非破坏性读出单元NDRO的数据输入端din，NDRO数据输出端dout持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端完成指定操作，当完成指定操作后单磁通量子芯片发送复位信号至NDRO的复位端口rst以停止输出SFQ脉冲。该电平逻辑输入端可以为SRAM的读写地址输入端，指定操作可为读写操作。
需要ANDRO输出固定周期的连续SFQ脉冲的时候，在ANDRO的din端口输入一个SFQ脉冲，dout端口就会有固定周期的连续SFQ脉冲输出。需要ANDRO停止输出SFQ脉冲的时候，那么在ANDRO的rst端口输入一个SFQ脉冲，ANDRO就会停止输出SFQ脉冲。
以下为与上述方法实施例对应的系统实施例，本实施方式可与上述实施方式互相配合实施。上述实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在上述实施方式中。
本发明还提出了一种SFQ电路与CMOS电路间交互系统，其中包括：
单磁通量子芯片，用于发送单个SFQ脉冲至同步非破坏性读出单元的数据输入端，以及完成指定操作后发送复位信号至该同步非破坏性读出单元的复位端口，以停止输出SFQ脉冲至CMOS电路；
同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端完成该指定操作。
所述的SFQ电路与CMOS电路间交互系统，其中该电平逻辑输入端为SRAM的读写地址输入端，该指定操作为读写操作。
所述的SFQ电路与CMOS电路间交互系统，其中该单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端的同时还将该单个SFQ脉冲输入至该同步非破坏性读出单元的时钟输入端。
所述的SFQ电路与CMOS电路间交互系统，其中该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端的同时还将该连续SFQ脉冲反馈至该时钟输入端。
Claims (8)
1.一种SFQ电路与CMOS电路间交互方法，其特征在于，包括：
步骤1、单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端，该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端完成该指定操作；
步骤2、完成指定操作后该单磁通量子芯片发送复位信号至该同步非破坏性读出单元的复位端口，以停止输出SFQ脉冲至CMOS电路。
2.如权利要求1所述的SFQ电路与CMOS电路间交互方法，其特征在于，该电平逻辑输入端为SRAM的读写地址输入端，该指定操作为读写操作。
3.如权利要求1所述的SFQ电路与CMOS电路间交互方法，其特征在于，步骤1包括：单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端的同时还将该单个SFQ脉冲输入至该同步非破坏性读出单元的时钟输入端。
4.如权利要求3所述的SFQ电路与CMOS电路间交互方法，其特征在于，步骤1包括：该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端的同时还将该连续SFQ脉冲反馈至该时钟输入端。
5.一种SFQ电路与CMOS电路间交互系统，其特征在于，包括：
单磁通量子芯片，用于发送单个SFQ脉冲至同步非破坏性读出单元的数据输入端，以及完成指定操作后发送复位信号至该同步非破坏性读出单元的复位端口，以停止输出SFQ脉冲至CMOS电路；
同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端完成该指定操作。
6.如权利要求1所述的SFQ电路与CMOS电路间交互系统，其特征在于，该电平逻辑输入端为SRAM的读写地址输入端，该指定操作为读写操作。
7.如权利要求1所述的SFQ电路与CMOS电路间交互系统，其特征在于，该单磁通量子芯片发送用于完成指定操作的单个SFQ脉冲至同步非破坏性读出单元的数据输入端的同时还将该单个SFQ脉冲输入至该同步非破坏性读出单元的时钟输入端。
8.如权利要求3所述的SFQ电路与CMOS电路间交互系统，其特征在于，该同步非破坏性读出单元的数据输出端持续输出连续SFQ脉冲至CMOS电路中的电平逻辑输入端的同时还将该连续SFQ脉冲反馈至该时钟输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011210460.9A CN112349330B (zh) | 2020-11-03 | 2020-11-03 | 一种sfq电路与cmos电路间交互方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011210460.9A CN112349330B (zh) | 2020-11-03 | 2020-11-03 | 一种sfq电路与cmos电路间交互方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112349330A true CN112349330A (zh) | 2021-02-09 |
| CN112349330B CN112349330B (zh) | 2023-11-21 |
Family
ID=74356330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011210460.9A Active CN112349330B (zh) | 2020-11-03 | 2020-11-03 | 一种sfq电路与cmos电路间交互方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112349330B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103714190A (zh) * | 2013-05-07 | 2014-04-09 | 深圳市汇春科技有限公司 | 简单高效的在线仿真方法及接口电路 |
| CA2943489A1 (en) * | 2014-03-21 | 2015-09-24 | Google Inc. | Chip including classical and quantum computing processers |
| CN111049503A (zh) * | 2019-12-19 | 2020-04-21 | 中国科学院计算技术研究所 | 一种超导触发器及其运行方法 |
| US10769344B1 (en) * | 2019-07-22 | 2020-09-08 | Microsoft Technology Licensing, Llc | Determining timing paths and reconciling topology in a superconducting circuit design |
-
2020
- 2020-11-03 CN CN202011210460.9A patent/CN112349330B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103714190A (zh) * | 2013-05-07 | 2014-04-09 | 深圳市汇春科技有限公司 | 简单高效的在线仿真方法及接口电路 |
| CA2943489A1 (en) * | 2014-03-21 | 2015-09-24 | Google Inc. | Chip including classical and quantum computing processers |
| US10769344B1 (en) * | 2019-07-22 | 2020-09-08 | Microsoft Technology Licensing, Llc | Determining timing paths and reconciling topology in a superconducting circuit design |
| CN111049503A (zh) * | 2019-12-19 | 2020-04-21 | 中国科学院计算技术研究所 | 一种超导触发器及其运行方法 |
Non-Patent Citations (1)
| Title |
|---|
| 周铁戈;李永刚;方兰;赵新杰;阎少林;: "RSFQ可控时钟信号发生器", 南开大学学报(自然科学版) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112349330B (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11159168B2 (en) | Superconducting non-destructive readout circuits | |
| KR100241835B1 (ko) | 시리얼 엑세스 메모리의 배속 콘트롤 방식 | |
| KR100783049B1 (ko) | 반도체기억장치 | |
| TWI396204B (zh) | 記憶體裝置之單一選通操作 | |
| JPH08102189A (ja) | 同期型半導体記憶装置 | |
| US6819616B2 (en) | Serial to parallel data input methods and related input buffers | |
| US11004531B2 (en) | Test control circuit, semiconductor memory apparatus and semiconductor system using the test control circuit | |
| CN102467963B (zh) | 半导体存储装置 | |
| US6192004B1 (en) | Semiconductor integrated circuit | |
| CN107437541A (zh) | 堆叠半导体器件和包括该堆叠半导体器件的系统 | |
| Ha et al. | A 7.5 Gb/s/pin 8-Gb LPDDR5 SDRAM with various high-speed and low-power techniques | |
| CN103502826B (zh) | 输入电路 | |
| US20070146375A1 (en) | Buffer control circuit, semiconductor memory device for memory module including the buffer control circuit, and control method of the buffer control circuit | |
| CN101833431B (zh) | 基于fpga实现的双向高速fifo存储器 | |
| CN112349330B (zh) | 一种sfq电路与cmos电路间交互方法及系统 | |
| CN103198854B (zh) | FPGA中具有多种写入模式的Block RAM | |
| CN102237867A (zh) | 包括模块控制电路的半导体模块及其控制方法 | |
| KR102471529B1 (ko) | 반도체 장치 | |
| US6671220B2 (en) | Semiconductor device having simplified internal data transfer | |
| CN101488747A (zh) | 一种lut结构和fpga | |
| US10991434B2 (en) | Serial interface circuit, semiconductor device and serial-parallel conversion method | |
| CN103117086A (zh) | 半导体存储器件及其操作方法 | |
| CN102571314A (zh) | 一种spram全双工通信控制电路 | |
| CN101645296A (zh) | 半导体集成电路 | |
| CN116434799A (zh) | 存储器控制器和控制方法、芯片、存储介质及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |