CN112346506A - 一种无需片外电容的ldo电路 - Google Patents

一种无需片外电容的ldo电路 Download PDF

Info

Publication number
CN112346506A
CN112346506A CN202010012721.XA CN202010012721A CN112346506A CN 112346506 A CN112346506 A CN 112346506A CN 202010012721 A CN202010012721 A CN 202010012721A CN 112346506 A CN112346506 A CN 112346506A
Authority
CN
China
Prior art keywords
nmos
resistor
transistor
nmos transistor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010012721.XA
Other languages
English (en)
Inventor
马淑彬
湛伟
丛伟林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Sino Microelectronics Technology Co ltd
Original Assignee
Chengdu Sino Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Sino Microelectronics Technology Co ltd filed Critical Chengdu Sino Microelectronics Technology Co ltd
Priority to CN202010012721.XA priority Critical patent/CN112346506A/zh
Publication of CN112346506A publication Critical patent/CN112346506A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种集成电路，特别涉及一种无需片外电容的LDO电路。本发明的无需片外电容的LDO电路包括负反馈环路和由N个电流源I0和N个NMOS管MN6组成的多个电流源支路，其中负反馈环路由运算放大器、电容C2、NMOS管MN5、电阻R3、电阻R4构成。通过电容C2维持环路的稳定，将其集成在芯片电路内部，使得LDO电路无需外接电容，同时该电容也起到稳定电压的作用，能防止不同支路电压的抖动相互串扰。本发明的一种无需片外电容的LDO电路，省去了因外接电容而增加的芯片管脚，节约了单板面积和外接电容的成本，并能够维持电压稳定。

Description

一种无需片外电容的LDO电路
技术领域
本发明涉及一种集成电路，特别涉及一种无需片外电容的LDO电路。
背景技术
随着芯片集成度的提高，数字IO接口也越来越多，且输入输出信号的电压域经常小于芯片自身的工作电压，因此需要芯片内部提供一个低电压源来给输入输出I/O接口供电，这个低电压源通常由LDO产生。传统LDO为了满足不同负载同时工作并且保证输出电压稳定，需要外接大输出电容来保持电路环路的稳定性，以达到稳压的效果，这就需要占用一个芯片引脚，增加了系统成本和复杂度。因此，本发明提出一种无需片外电容的LDO电路，省去了因外接电容而增加的芯片管脚，节约了单板面积和外接电容的成本，并能够维持电压稳定。
发明内容
有鉴于此，本发明的主要目的是提供一种无需片外电容的LDO电路，节约了单板面积和外接电容的成本，并能够维持电压稳定。
本发明提供了一种无需片外电容的LDO电路，其包括：负反馈环路和由N个电流源I0和N个NMOS管MN6组成的多个电流源支路，N为大于等于1的整数；其中，负反馈环路由运算放大器、电容C2、NMOS管MN5、电阻R3、电阻R4构成，运算放大器输出端分别连接电容C2的一端和NMOS管MN5的栅极，NMOS管MN5的源极连接电阻R3的一端，电阻R3的另一端分别连接电阻R4的一端和运算放大器的负向输入端，电阻R4的另一端连接电容C2的另一端，并同时接地，NMOS管MN5的栅极连接N个NMOS管MN6的栅极，NMOS管MN5的漏极连接N个NMOS管MN6的漏极，每个NMOS管MN6的源极分别连接电流源I0后接地。
在负反馈环路中，输出电压VL为：
Figure BDA0002357738540000011
VREF是运算放大器的参考电压，一般由带隙基准源等电路提供，也可以芯片外接的参考电平来提供；其中电容C2维持环路的稳定，其电容值为几到几十个皮法(pF)，将其集成在芯片电路内部，使得LDO电路无需外接电容，同时该电容也起到稳定电压的作用，能防止不同支路电压的抖动相互串扰。
由N个NMOS管MN6和N个电流源I0构成N个电流源支路，每条支路分别给不同的IO供电，以第一支路为例，为了提高输出电压VDDL[1]的响应速度，通常使NMOS管MN6的尺寸大于NMOS管MN5，故为了保证VDDL[1]＝VL，应当满足：
Figure BDA0002357738540000021
W/L是指该MOS管的沟道宽W和沟道长L的比值，简称宽长比；I0[1]为第一支路电流源输出电流，IR4为电阻R4两端电流。
当VDDL[1]供电的IO电平翻转，就需要从VDDL[1]上抽取电流，将VDDL[1]拉低，进而NMOS管MN6[1]的电流增大，以使VDDL[1]再拉高。由于IO的电流是一个尖峰电流，持续时间很短，故当IO电压稳定之后VDDL[1]等于VL。同时由于每个IO分别由一条支路供电，故电源相互之间不会有影响，如图2所示，每一条支路可以分别靠近相应的IO旁边，以避免片内走线对VDDL的影响。
本发明的有益效果：本发明的LDO电路不需要芯片外接电容，节省了单板面积和外接电容的成本，并能够维持电压稳定；本发明的LDO电路通过多个电流源支路输出电压，避免IO电源之间相互影响，同时可以方便的调节每一条支路的电流大小来获得不同的电流能力。
附图说明
图1是本发明LDO电路的电路原理图；
图2是本发明的典型应用场景；
图3是本发明实施例提供的一种无需片外电容的LDO电路；
图4是本发明提供的一种无需片外电容的LDO电路的并列技术方案。
具体实施方式
下面结合附图和实施例对本发明的一种无需片外电容的LDO电路进行详细的说明。
图1是本发明LDO电路的电路原理图，如图1所示，其包括：负反馈环路和由N个电流源I0和N个NMOS管MN6组成的多个电流源支路，N为大于等于1的整数；其中，负反馈环路由运算放大器、电容C2、NMOS管MN5、电阻R3、电阻R4构成，运算放大器输出端分别连接电容C2的一端和NMOS管MN5的栅极，NMOS管MN5的源极连接电阻R3的一端，电阻R3的另一端分别连接电阻R4的一端和运算放大器的负向输入端，电阻R4的另一端连接电容C2的另一端，并同时接地，NMOS管MN5的栅极连接N个NMOS管MN6的栅极，NMOS管MN5的漏极连接N个NMOS管MN6的漏极，每个NMOS管MN6的源极分别连接电流源I0后接地。
详细介绍本发明实施例提供的一种无需片外电容的LDO电路。
如图3所示，所述LDO电路包括：负反馈环路、由N个电流源I0和N个NMOS管MN6组成的多个电流源支路、NMOS管MN4、电阻R1和电容C1，电阻R1、电容C1构成低通滤波，滤除运算放大器的参考电压VREF中的噪声；其中，所述运算放大器由PMOS管MP1、PMOS管MP1A、PMOS管MP2、PMOS管MP2A、电阻R2、NMOS管MN1、NMOS管MN2、NMOS管MN3构成，电流源I0由NMOS管MN7[1]～NMOS管MN7[N]组成，PMOS管MP1、PMOS管MP1A、PMOS管MP2、PMOS管MP2A、电阻R2构成一组电流镜，NMOS管MN7[1]～NMOS管MN7[N]与NMOS管MN4构成一组电流镜；具体连接关系为：PMOS管MP1的源极连接PMOS管MP2的源极，PMOS管MP1的栅极连接PMOS管MP2的栅极，PMOS管MP1的漏极连接PMOS管MP1A的源极，PMOS管MP2的漏极连接PMOS管MP2A的源极，PMOS管MP1A的栅极连接PMOS管MP2A的栅极，PMOS管MP1A的漏极连接电阻R2的一端，PMOS管MP2A的漏极连接NMOS管MN2的漏极，电阻R2的另一端连接NMOS管MN1的漏极，NMOS管MN1的源极分别连接NMOS管MN2的源极和NMOS管MN3的漏极，NMOS管MN2的栅极同时连接电阻R3和电阻R4，NMOS管MN3的栅极连接NMOS管MN4的栅极，NMOS管MN1的栅极分别连接电阻R1和电容C1的一端，电阻R1的另一端连接运算放大器的参考电压VREF，电容C1的另一端分别连接NMOS管MN3的源极和NMOS管MN4的源极，NMOS管MN4的漏极连接偏置电流IB，每个NMOS管MN6的源极分别连接NMOS管MN7[1]～NMOS管MN7[N]的漏极，NMOS管MN7[1]～NMOS管MN7[N]的源极接地。
每一条电流源支路都满足
Figure BDA0002357738540000031
以保证VDDL＝VL，可以方便的调节每一条电流源支路的电流大小来获得不同的电流能力；同时，功率管通常由NMOS管构成，当VDDL电压降低的时候，功率管能够快速响应
作为本发明提供的一种无需片外电容的LDO电路的并列技术方案，如图4所示
可以将电流源I0替换为电阻R5，功能效果几乎相同，但是电阻占用较多的芯片面积。
以上仅为发明的优选实施例而已，并不用以限制本发明，凡在本发明的思想内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种无需片外电容的LDO电路，其特征在于,包括:负反馈环路和由N个电流源I0和N个NMOS管MN6组成的多个电流源支路，N为大于等于1的整数；其中，负反馈环路由运算放大器、电容C2、NMOS管MN5、电阻R3、电阻R4构成，运算放大器输出端分别连接电容C2的一端和NMOS管MN5的栅极，NMOS管MN5的源极连接电阻R3的一端，电阻R3的另一端分别连接电阻R4的一端和运算放大器的负向输入端，电阻R4的另一端连接电容C2的另一端，并同时接地，NMOS管MN5的栅极连接N个NMOS管MN6的栅极，NMOS管MN5的漏极连接N个NMOS管MN6的漏极，每个NMOS管MN6的源极分别连接电流源I0后接地。
2.如权利要求1所述的无需片外电容的LDO电路，其特征在于：所述负反馈环路的输出电压VL为：
Figure FDA0002357738530000011
其中，VREF是运算放大器的参考电压，R3、R4为电阻R3、R4的电阻值。
3.如权利要求1所述的无需片外电容的LDO电路，其特征在于：在所述N个电流源支路中，满足：
Figure FDA0002357738530000012
其中，VREF是运算放大器的参考电压，W/L是MOS管的沟道宽W和沟道长L的比值，简称宽长比，I0[N]是每一电流源支路输出电流，IR4是电阻R4两端电流。
4.如权利要求1所述的无需片外电容的LDO电路，其特征在于：所述LDO电路还包括NMOS管MN4、电阻R1和电容C1，电阻R1、电容C1构成低通滤波；其中，所述运算放大器由PMOS管MP1、PMOS管MP1A、PMOS管MP2、PMOS管MP2A、电阻R2、NMOS管MN1、NMOS管MN2、NMOS管MN3构成，电流源I0为NMOS管MN7[1]～NMOS管MN7[N]，PMOS管MP1、PMOS管MP1A、PMOS管MP2、PMOS管MP2A、电阻R2构成一组电流镜，NMOS管MN7[1]～NMOS管MN7[N]与NMOS管MN4构成一组电流镜，PMOS管MP1的源极连接PMOS管MP2的源极，PMOS管MP1的栅极连接PMOS管MP2的栅极，PMOS管MP1的漏极连接PMOS管MP1A的源极，PMOS管MP1A的栅极连接PMOS管MP2A的栅极，PMOS管MP1A的漏极连接电阻R2的一端，PMOS管MP2的漏极连接PMOS管MP2A的源极，PMOS管MP2A的漏极连接NMOS管MN2的漏极，电阻R2的另一端连接NMOS管MN1的漏极，NMOS管MN1的源极分别连接NMOS管MN2的源极和NMOS管MN3的漏极，NMOS管MN2的栅极同时连接电阻R3和电阻R4，NMOS管MN3的栅极连接NMOS管MN4的栅极，NMOS管MN1的栅极分别连接电阻R1和电容C1的一端，电阻R1的另一端连接运算放大器的参考电压VREF，电容C1的另一端分别连接NMOS管MN3的源极和NMOS管MN4的源极，NMOS管MN4的漏极连接偏置电流IB，每个NMOS管MN6的源极分别连接NMOS管MN7[1]～NMOS管MN7[N]的漏极，NMOS管MN7[1]～NMOS管MN7[N]的源极分别接地。
5.如权利要求1所述的无需片外电容的LDO电路，其特征在于：所述N个电流源I0还可以替换为N个电阻。
CN202010012721.XA 2020-01-07 2020-01-07 一种无需片外电容的ldo电路 Pending CN112346506A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010012721.XA CN112346506A (zh) 2020-01-07 2020-01-07 一种无需片外电容的ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010012721.XA CN112346506A (zh) 2020-01-07 2020-01-07 一种无需片外电容的ldo电路

Publications (1)

Publication Number Publication Date
CN112346506A true CN112346506A (zh) 2021-02-09

Family

ID=74357151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010012721.XA Pending CN112346506A (zh) 2020-01-07 2020-01-07 一种无需片外电容的ldo电路

Country Status (1)

Country Link
CN (1) CN112346506A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476675B1 (en) * 2000-08-11 2002-11-05 Globespanvirata, Inc. Double-cascode two-stage operational amplifier
CN101833348A (zh) * 2010-05-07 2010-09-15 北京工业大学 一种基于ldo的电阻阻值编码方法及装置
CN104393846A (zh) * 2014-11-17 2015-03-04 上海华虹宏力半导体制造有限公司 运算放大器
CN104426491A (zh) * 2013-09-05 2015-03-18 深圳先进技术研究院 运算放大电路、主动电极及电生理信号采集系统
CN104765397A (zh) * 2014-01-02 2015-07-08 意法半导体研发(深圳)有限公司 用于内部电源的具有改善的负载瞬态性能的ldo调节器
CN106484020A (zh) * 2016-12-06 2017-03-08 珠海全志科技股份有限公司 低压差线性稳压电路
CN109462332A (zh) * 2018-12-29 2019-03-12 西安紫光国芯半导体有限公司 一种电源供电系统
CN110011627A (zh) * 2019-04-26 2019-07-12 苏州大学 一种宽输入范围高共模抑制比运算跨导放大器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476675B1 (en) * 2000-08-11 2002-11-05 Globespanvirata, Inc. Double-cascode two-stage operational amplifier
CN101833348A (zh) * 2010-05-07 2010-09-15 北京工业大学 一种基于ldo的电阻阻值编码方法及装置
CN104426491A (zh) * 2013-09-05 2015-03-18 深圳先进技术研究院 运算放大电路、主动电极及电生理信号采集系统
CN104765397A (zh) * 2014-01-02 2015-07-08 意法半导体研发(深圳)有限公司 用于内部电源的具有改善的负载瞬态性能的ldo调节器
CN104393846A (zh) * 2014-11-17 2015-03-04 上海华虹宏力半导体制造有限公司 运算放大器
CN106484020A (zh) * 2016-12-06 2017-03-08 珠海全志科技股份有限公司 低压差线性稳压电路
CN109462332A (zh) * 2018-12-29 2019-03-12 西安紫光国芯半导体有限公司 一种电源供电系统
CN110011627A (zh) * 2019-04-26 2019-07-12 苏州大学 一种宽输入范围高共模抑制比运算跨导放大器

Similar Documents

Publication Publication Date Title
CN108803761B (zh) 一种含有高阶温度补偿的ldo电路
CN113064464B (zh) 一种高精度快速瞬态响应的低压差线性稳压器
US20070063686A1 (en) Series regulator and differential amplifier circuit thereof
EP1111493A1 (en) Low drop voltage regulators with low quiescent current
KR101018950B1 (ko) 정전압 출력 회로
TW201928566A (zh) 用於高速微控制器之晶片上n型金氧半導體無電容低壓差穩壓器
TWI653823B (zh) 主動式負載產生電路及應用其之濾波器
KR100210174B1 (ko) 부동 동작점을 갖는 cmos 상호 컨덕턴스 증폭기
EP0957574A2 (en) Multistage amplifier circuit with improved nested transconductance capacitance compensation
CN112684844B (zh) 一种低压差线性稳压器
CN113760029A (zh) 一种基于全mos基准源的新型低压差线性稳压器
CN111176358A (zh) 一种低功耗低压差线性稳压器
CN215219541U (zh) 一种噪声滤波电路及低压差线性稳压器
US6882216B2 (en) On-chip high-pass filter with large time constant
TWI810676B (zh) 輸出級電路
CN107171650B (zh) 可变增益放大电路
JP3673715B2 (ja) ピークホールド回路
CN108549455A (zh) 一种具有宽输入范围的降压电路
US5168180A (en) Low frequency filter in a monolithic integrated circuit
CN113126685B (zh) 一种噪声滤波电路及低压差线性稳压器
US7786802B2 (en) Output stage circuit and operational amplifier thereof
CN112346506A (zh) 一种无需片外电容的ldo电路
CN112859984B (zh) 一种高电源抑制比快速瞬态的线性稳压器电路
CN111629463B (zh) 一种振荡电路
KR100280492B1 (ko) 적분기 입력회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210209