CN112310139A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN112310139A
CN112310139A CN202011119473.5A CN202011119473A CN112310139A CN 112310139 A CN112310139 A CN 112310139A CN 202011119473 A CN202011119473 A CN 202011119473A CN 112310139 A CN112310139 A CN 112310139A
Authority
CN
China
Prior art keywords
substrate
binding
display
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011119473.5A
Other languages
English (en)
Other versions
CN112310139B (zh
Inventor
卢马才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011119473.5A priority Critical patent/CN112310139B/zh
Publication of CN112310139A publication Critical patent/CN112310139A/zh
Application granted granted Critical
Publication of CN112310139B publication Critical patent/CN112310139B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示基板及其制备方法、显示装置，通过设置第一子显示区，在第一子显示区的设置绑定凸起，并将绑定凸起设置于衬底的设置有所述发光器件的表面上，使驱动芯片的绑定区布置在显示区内，从而能使得显示基板或显示面板实现无边框效果；所述显示基板及具有所述显示基板的显示装置能降低高解析度屏幕的拼接缝。

Description

显示基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
在显示领域里，如LCD、OLED以及LED屏幕，单一体屏幕越大，制作成本越高(单位面积的成本)。因此，一般的超大屏幕通常采用若干块小的屏幕拼接形成，以降低单位面积的成本。
然而，一般的屏幕都会带有边框，这会导致拼接屏的显示区域带有若干条非显示暗区，降低显示品质。因而，如何降低拼接屏的拼接缝的大小，已经成为业界热门的研究对象。
因此，亟需提供一种显示基板及其制备方法、显示装置，以解决上述问题。
发明内容
为了解决上述问题，本发明提供一种显示基板及其制备方法、显示装置，其通过将绑定凸起设置于第一子显示区内并设置于衬底的设置有所述发光器件的表面上，使绑定区设置于显示区内的设置有发光器件的一侧，从而能使得显示基板实现无边框效果；所述显示基板能降低高解析度屏幕的拼接缝。
为了实现上述目的，本发明所述显示基板及其制备方法、显示装置采取了以下技术方案。
本发明还提供一种显示基板，具有一显示区，包括：一衬底及设置于所述衬底上并位于所述显示区内的多个发光器件，所述显示区具有至少一用于绑定驱动芯片的第一子显示区，在所述第一子显示区设置有多个绑定凸起，所述绑定凸起设置于所述衬底的朝向所述发光器件的表面上并被配置为用于所述显示基板和驱动芯片的绑定。
进一步，所述第一子显示区位于所述显示区的边缘处，所述多个绑定凸起包括第一绑定凸起和第二绑定凸起，其中：所述第一绑定凸起位于所述发光器件之间；所述第二绑定凸起围设于所述显示区的发光器件的外围。
进一步，所述绑定凸起具有背离所述衬底的第一表面，所述发光器件具有背离所述衬底的第二表面；所述第一表面比所述第二表面在垂直于所述衬底方向上更远离所述衬底，以使所述显示基板远离所述衬底的表面仅通过所述绑定凸起与所述驱动芯片接触。
进一步，所述显示基板还包括一封装层，所述封装层设置于所述发光器件上并覆盖所述发光器件和所述衬底；并且，所述绑定凸起被所述封装层暴露并突出于所述封装层。
进一步，所述衬底在其朝向所述发光器件的表面暴露出多个位于所述第一子显示区内的绑定电极；每一所述绑定凸起设置于其对应的所述绑定电极上。
进一步，所述衬底还包括：基底、设置于所述基底上的钝化层以及位于所述基底和所述钝化层之间的多个薄膜晶体管；所述多个绑定电极包括第一绑定电极和第二绑定电极，其中：所述第一绑定电极位于所述钝化层的背离所述基底的表面上；所述第二绑定电极位于与设置有所述薄膜晶体管的有源层的表面相同的表面上，所述衬底具有暴露出所述第二绑定电极的第一开口。
进一步，所述衬底还包括依次层叠于所述衬底朝向所述薄膜晶体管的表面上的遮光层和缓冲层；所述多个绑定电极还包括与所述遮光层同层的设置第三绑定电极，所述衬底具有暴露出所述第三绑定电极的第二开口。
进一步，所述衬底在所述第一子显示区内还设置有多条绑定引线；所述绑定引线设置于所述衬底的朝向所述绑定凸起的表面上并与其对应的所述绑定电极电性连接。
进一步，所述衬底在其朝向所述发光器件的表面上还暴露出多个位于所述显示区内的键合电极；每一所述发光器件设置于其对应的所述键合电极上。
本发明还提供一种显示装置，所述显示装置包括任一项所述的显示基板。
本发明还提供一种显示基板的制备方法，所述制备方法包括：提供一衬底的步骤，其中所述衬底划分有一显示区，所述显示区具有至少一用于驱动芯片绑定的第一子显示区；在所述衬底的所述显示区内制备发光器件的步骤；以及，在所述衬底的所述第一子显示区内制备绑定凸起的步骤；其中，所述绑定凸起位于所述衬底的朝向所述发光器件的表面上并被配置为用于所述显示基板与一驱动芯片的绑定。
作为一优选实施例，所述制备方法包括以下步骤：提供一衬底的步骤，其中所述衬底划分有一显示区；在所述衬底的显示区内制备发光器件的步骤；以及，在所述衬底的朝向所述发光器件的表面制备绑定凸起的步骤，其中，所述绑定凸起被配置为用于所述显示基板与一驱动芯片的绑定；在所述发光器件上制备一封装层，所述封装层覆盖所述发光器件和所述衬底，所述绑定凸起被所述封装层暴露出来并突出于所述封装层。
本发明还提供一种显示装置，所述显示装置包括任一项所述的显示基板。
本发明所述显示基板及其制备方法、显示装置具有以下有益效果：
本发明所述显示基板通过在其第一子显示区的设置有发光器件的一侧设置绑定凸起，能将芯片绑定区设置于显示区内，从而能使显示基板实现无边框的效果；通过将所述绑定凸起的设置为一预设厚度使得，所述显示基板的远离所述衬底的表面仅通过绑定凸起与芯片接触，能使得显示基板在绑定时的受力主要或全部落在所述绑定凸起上，可以避免压迫Micro LED或发光器件，提高显示基板制作可靠性；本发明所述显示基板通过将用于设置绑定凸起的绑定电极分别与有源层、遮光层和键合电极同层设置，能减少显示基板的制程；本发明所述显示基板能用于制造拼接屏并能使拼接屏的拼接缝在像素级别大小，从而能使的整个拼接屏在宏观无明显拼接痕迹，提高拼接屏的显示品质。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明所述显示基板的结构示意图；
图2为本发明所述显示基板的俯视图；
图3—图6为所述显示基板制作方法的工艺流程图；
图7为本发明所述衬底的制作工艺流程图；
图8为在所述显示装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
图1为本发明所述显示基板的结构示意图，图2为本发明所述显示基板的俯视图。如图1和图2所示，本发明提供一种显示基板10，划分有一显示区11，所述显示区11包括至少一能用于绑定驱动芯片20的第一子显示区11a，所述显示基板10包括一衬底100、设置于所述衬底100的显示区11内的多个发光器件200、设置于所述第一子显示区11a内的多个绑定凸起300以及一封装层400。
作为一优选实施例，所述第一子显示区11a位于所述显示区11的边缘处。
如图1所示，所述绑定凸起300设置于所述衬底100的朝向所述发光器件200的表面上并被所述显示基板10的表面暴露出来，所述绑定凸起300被配置为用于所述显示基板100和驱动芯片的绑定。
至此，本发明所述显示基板10通过在衬底100的第一子显示区11a的朝向发光器件300的表面上设置多个绑定凸起300，能使第一子显示区11a同时实现显示和驱动芯片20绑定的效果，从而实现了将COF bonding区域设置于像素区或显示区11内的效果,使得显示基板10实现窄边框甚至无边框的效果,同时还能避免显示基板10的厚度增加。
更进一步地，本发明所述显示基板10能降低高解析度屏幕的拼接缝，能用于制作无明显拼接痕迹的拼接屏。具体来讲，由本发明所述显示基板10制作的拼接屏的拼接缝的尺寸能控制在像素级大小，从而能使的整个拼接屏在宏观无明显拼接痕迹，提高拼接屏的显示品质。
如图1所示，所述衬底100包括：基底110、遮光层120、缓冲层130、薄膜晶体管140、钝化层150、键合电极160、绑定电极170和绑定引线180(附图中未标示)。
作为一优选实施例，所述衬底100为一阵列基板衬底，或者说，所述衬底100为一阵列基板。
具体地，所述基底110采用具有透光和柔性性能的聚合物类材料。例如，所述基底110可以包括聚酰亚胺、聚硅氧烷、环氧类树脂、丙烯酸类树脂、聚酯和/或类似材料。在一个实施例中，所述基底110可以包括聚酰亚胺。
如图1所示，所述遮光层120设置于所述基底110上，并至少与所述有源层141的相对应。
如图1所示，所述缓冲层130设置于所述遮光层120上并覆盖所述遮光层120和所述基底110。
如图1所示，所述薄膜晶体管140设置于所述缓冲层130上，并包括有源层141、栅极绝缘层142、栅极143、层间绝缘层144、漏极145和源极146。
如图1所示，所述有源层141设置于所述缓冲层130上。所述有源层141包括沟道区和位于所述沟道区外围的源区和漏区，其中，沟道区可以用作电荷可以经其移动或传输的沟道，源区和漏区分别用于源极146和漏极145电性连接或接触。
在具体实施时，所述有源层141可以包括诸如多晶硅的硅化合物。在一些实施例中，包括p型或n型杂质的源区和漏区可以形成在所述有源层141的两端。在一些实施例中，所述有源层141可包括氧化物半导体，诸如IZO、IGO、IGTO、IGZTO、ZTO、IGZO和/或类似材料。
如图1所示，所述栅极绝缘层142设置于所述有源层141上并覆盖所述有源层141。
如图1所示，所述栅极143设置于所述栅极绝缘层142上，并具体位于所述栅极绝缘层142的对应于所述有源层141的沟道区的范围内。
如图1所示，所述层间绝缘层144设置于所述栅极143上并覆盖所述有源层141、所述栅极绝缘层142、所述栅极143和所述缓冲层130，并且所述层间绝缘层144在对应于所述源区和所述漏区分别具有贯穿其厚度的第一通孔1441。
如图1所示，所述源极146和所述漏极145设置于所述层间绝缘层144上，并分别通过所述第一通孔1441与所述有源层141的源区和漏区电性连接或接触。
在具体实施时，所述源极146、所述漏极145、所述栅极143分别独立地可包括金属、合金或金属氮化物。例如，所述源极146、所述漏极145、所述栅极143可包括诸如铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)和钕(Nd)的金属、其合金和/或其氮化物。这些可以单独使用或以其组合使用。所述源极146、所述漏极145、所述栅极143可以分别独立地包括具有不同的物理和/或化学性质的至少两个金属层。
在具体实施时，所述层间绝缘层144或所述栅极绝缘层142分别独立地可以为氧化硅、氮化硅、氮氧化硅和/或类似材料。这些可以单独使用或以其组合使用。所述层间绝缘层144可以为单层结构，还可以为多层层叠的叠层结构。
如图1所示，在本实施例中，所述薄膜晶体管140为顶栅薄膜晶体管。在其他实施例中，所述薄膜晶体管140可以底栅薄膜晶体管。
需要指出的是，本发明对所述薄膜晶体管140的类型、排布、尺寸、结构或连接关系等配置并不限定如上本发明实施例所列举的实施方式。只要所述薄膜晶体管140的具体配置方式适当，能用于实现本发明所述显示基板10的开关或驱动即可。
如图1所示，所述钝化层150设置于所述薄膜晶体管140上并覆盖所述薄膜晶体管140，并且所述钝化层150上在对应所述源极146或所述漏极145的区域设置有多个贯穿其厚度方向的第二通孔1501，所述第二通孔1501暴露出所述薄膜晶体管140的所述源极146或所述漏极145。
在具体实施时，所述钝化层150可以为氧化硅、氮化硅、氮氧化硅和/或类似材料。这些可以单独使用或以其组合使用。所述层间绝缘层144可以为单层结构，还可以为多层层叠的叠层结构。
如图1所示，所述键合电极160设置于所述钝化层150上，并具体位于所述钝化层150的显示区11内以用于设置所述发光器件200以及用于所述发光器件200与所述衬底300的电性连接。
如图1所示，部分所述键合电极160通过所述第二通孔1501电性连接于所述漏极145。
例如，在本实施例中，所述键合电极160为像素电极。
如图1所示，所述绑定电极170位于所述衬底100的第一子显示区11a内,并具体设置于所述衬底100朝向所述发光器件200的表面上，并且所述绑定凸起300被配置为用于设置所述绑定凸起300。
如图1所示，所述绑定电极170包括第一绑定电极171、第二绑定电极172和第三绑定电极173。
如图1所示，所述第一绑定电极171与所述键合电极160同层设置。更进一步地讲，所述第一绑定电极171与所述键合电极160为同一膜层获得。如此设计，可以分别经过一次构图工艺同时形成所述第一绑定电极171和所述键合电极160，减少了制作显示基板的工艺步骤以及掩膜板的使用数量，从而可以节省制作显示基板的时间，并节省成本。
例如，如图1所示，在本实施例，所述第一绑定电极171设置于所述钝化层150上，并且所述第一绑定电极171位于所述键合电极160之间。
如图1所示，所述第二绑定电极172位于与设置有所述薄膜晶体管140的有源层141表面相同的表面上。或者说，所述第二绑定电极172与所述薄膜晶体管140的有源层141同层设置。
更进一步地，所述第二绑定电极172与所述薄膜晶体管140的有源层141为同一膜层获得。如此设计，可以分别经过一次构图工艺同时形成所述第二绑定电极172和所述有源层141，减少了制作显示基板的工艺步骤以及掩膜板的使用数量，从而可以节省制作显示基板的时间，并节省成本。
例如，如图1所示，在本实施例，所述第二绑定电极172位于设置有所述有源层141的所述缓冲层130上，并暴露于所述第一开口101，并且所述第二绑定电极172位于所述键合电极160之间。
例如，当所述有源层141为一氧化物半导体层时，所述第一绑定电极171可以为一氧化物导体层，上述所述氧化物半导体层和氧化物导体层能由同一氧化物膜层制备得到，可以通过对所述氧化物膜层的对应于形成第一绑定电极171的区域进行离子表面处理工艺以提高其导体性。
如图1所示，所述第三绑定电极173与所述遮光层120同层。更进一步地讲，所述第三绑定电极173与遮光层120为同一膜层获得。如此设计，可以分别经过一次构图工艺同时形成遮光层120和所述第三绑定电极173，减少了制作显示基板的工艺步骤以及掩膜板的使用数量，从而可以节省制作显示基板的时间，并节省成本。
例如，如图1所示，在本实施例，所述第三绑定电极173位于所述基底110和所述缓冲层120之间，并由所述第二开口102暴露出，并且所述第三绑定电极173位于所述多个键合电极160的外围。
作为一优选实施例，所述第一绑定电极171和第二绑定电极172位于所述键合电极160之间，所述第三绑定电极173围设于所述绑定电极160的外围。
在具体实施时，所述键合电极160材料可以为Mo或Cu中至少一种。
如图1所示，所述衬底100朝向所述发光器件200的表面具有第一开口101和第二开口102，分别用于将所述第二绑定电极172或所述第三绑定电极173暴露于所述衬底100的朝向所述发光器件200的表面。
如图1所示，所述第一开口101由所述钝化层150朝向所述基底110的表面延伸至所述缓冲层130，并至少暴露出位于所述缓冲层130上的所述第二绑定电极172。例如，在本实施例中，所述第一开口101贯穿所述钝化层150和所述介电层144，以暴露位于所述缓冲层130朝向所述介电层144的表面上的第二绑定电极172。
如图1所示，所述第二开口102由所述钝化层150朝向所述基底110的表面延伸至所述基底110，并至少暴露出位于所述基底110上的所述第三绑定电极162。例如，在本实施例中，所述第二开口102依次贯穿所述钝化层150、所述介电层144和所述缓冲层130，以暴露位于所述基底110朝向所述缓冲层130的表面上的第三绑定电极173。
如图2所示，所述绑定引线180位于所述衬底100的所述第一子显示区11a，并具体设置于所述衬底100的朝向所述绑定凸起300的表面上并与并与其对应的所述绑定电极170电性连接。例如，所述绑定引线180位于所述钝化层150的朝向所述发光器件200的表面上。
如图1所示，所述发光器件200设置于所述衬底100上。具体地，每一所述发光器件200设置于其对应的所述键合电极160上并通过所述键合电极160电性连接至所述衬底100。
例如，如图1所示，在本实施例，每一所述发光器件200通过其两个不同的电极分别绑定于所述衬底100的两个键合电极160上，并通过上述键合电极160中的一个电性连接于所述漏极145。
可选地，在本实施例中，所述发光器件200为微型发光二极管(Micro LED)或有机发光器件，发光器件200的结构可以根据显示的不同需求实时进行更换。
例如，如图1所示，在本实施例中，所述发光器件200为微型发光二极管，所述微型发光二级管通过其键合电极与所述衬底100的键合电极160电性连接。
如图1所示，所述绑定凸起300位于所述第一子显示区11a内，并且所述绑定凸起300设置于其对应的所述绑定电极170的背离所述衬底100的表面上，并且所述绑定凸起300被配置为用于所述显示基板10和一驱动芯片或COF基板的绑定。
具体地，所述绑定凸起300具有背离所述衬底100的所述第一表面301，所述发光器件200具有背离所述衬底100的第二表面201，所述第一表面301比所述第二表面201在垂直于所述衬底100的方向更远离所述衬底100，以使得位于显示基板10的朝向所述发光器件200表面的驱动芯片20仅与所述绑定凸起300接触。
或者说，所述绑定凸起300具有一预设厚度，所述预设厚度使得所述显示基板10的远离所述衬底100的表面仅通过绑定凸起300与驱动芯片20接触或绑定。
在具体实施时，通过调整绑定凸起300的厚度，能使得显示基板10在绑定时的受到的作用力主要或全部落在所述绑定凸起300上，可以避免压迫Micro LED或发光器件200，提高显示基板10制作可靠性。
作为一优选实施例，使所述绑定凸起300的厚度大于所述发光器件200的厚度。
具体地，每一所述绑定凸起300设置于其对应的所述绑定电极170上，并通过所述绑定电极170电性连接于所述衬底100。例如，在本实施例中，所述绑定凸起300设置于所述第一绑定电极171、第二绑定电极172或第三绑定电极173上。
请继续参考图2，所述绑定凸起300包括第一绑定凸起310和第二绑定凸起320，其中所述第一绑定凸起310分布在位于所述显示区11a的边缘区域内的多个所述发光器件200之间，所述第二绑定凸起320围设于所述多个发光器件200的外围。
在具体实施时，所述绑定凸起300的材料为钨、钛、铜或钼中至少一种。
如图1所示，所述封装层400设置于所述发光器件200上并覆盖所述发光器件200和所述衬底100，并且所述绑定凸起300暴露于所述封装层400并突出于所述封装层400。或者说，位于所述衬底100上的所述绑定凸起300贯穿所述封装层400并突出于所述封装层400。
例如，如图1所示，在本实施例中，所述封装层400还填充于所述第一开口101和第二开口102内，而位于所述第一开口101内或所述第二开口102内的绑定凸起300则贯穿所述封装层400。
图3-图6为所述显示基板制作方法的工艺流程图。如图3至图6所示，本发明还提供一种显示基板的制备方法，所述制备方法包括：
S1、提供一衬底的步骤，其中所述衬底划分有一显示区，所述显示区包括至少一用于绑定驱动芯片的第一子显示区；
S2、在所述衬底的显示区内制备发光器件的步骤；以及，
S3、在所述衬底的第一子显示区制备绑定凸起的步骤；其中，所述绑定凸起设置于所述衬底的朝向所述发光器件的表面上并被配置为用于所述显示基板与一驱动芯片的绑定；以及，
S4、在所述发光器件上制备一封装层，所述封装层覆盖所述发光器件和所述衬底，所述绑定凸起被所述封装层暴露出来并突出于所述封装层。
如图3所示，通过步骤S1，获得如图3所示的衬底100。所述衬底100具有显示区11,所述显示区11包括至少一用于绑定驱动芯片20的第一子显示区11a。
请继续参考图3，所述衬底100在其厚度方向上包括基底110、遮光层120、缓冲层10、薄膜晶体管140、钝化层150以及绑定电极170、键合电极160和绑定引线180。其中，所述绑定电极170位于所述衬底100的第一子显示区11a内并包括第一绑定电极171、第二绑定电极172和第三绑定电极173，此外所述衬底100上还形成有第一开口101和第二开口102。
请继续参考图3，所述遮光层120和所述第三绑定电极173设置于所述基底110上；所述缓冲层130设置于所述遮光层120和第三绑定电极173上并覆盖所述遮光层120、第三绑定电极173和所述基底110；所述有源层141和所述第二绑定电极172位于所述缓冲层上130；所述栅极绝缘层142和所述栅极143依次层叠于所述有源层141上；所述层间介电层144设置于所述栅极143并覆盖所述栅极绝缘层142、所述栅极143、所述有源层141和所述基底110，并且所述层间介电层144形成有暴露所述有源层141的源区和漏区的第一通孔1441；在所述层间介电层144设置所述源极146和所述漏极145，所述源极146和所述漏极145分别第一通孔1441与所述有源层141接触；所述钝化层150设置于所述源极146和所述漏极145并形成有暴露所述源极146和漏极145的第二通孔1501；所述键合电极160和所述第一绑定电极171设置于所述钝化层150上，并且部分所述键合电极160通过所述第二通孔1501与所述漏极145接触；并且，所述第一开口101和所述第二开口102分别对应于第二绑定电极172和第三绑定电极173，以使所述第二绑定电极172和第三绑定电极173暴露于所述衬底100的表面上。
图7为本发明所述衬底的制作工艺工艺流程图。如图7所示，以以下方法制备所述衬底：
S11、在一基底上制备一金属膜层并图案化，以获得遮光层和第一绑定电极；
S12、在所述第一绑定电极和所述遮光层上制备一缓冲层；然后，在所述缓冲层再所述缓冲层上制备一氧化膜半导体膜层，并对所述半导体膜层进行图案化和局部区域的导体化，以获得有源层和第二绑定电极；
S13、在所述有源层上依次制备栅极绝缘层和栅极；
S14、在所述基底上制备层间介电层，所述层间介电层覆盖所述基底、遮光层、栅极绝缘层和栅极，并且所述层间介电层在对应所述有源层的源区和漏区处分别形成第一通孔；在所述层间介电层上源极和漏极；
S15、在所述源极和漏极上制备钝化层，并在所述钝化层对应所述漏极的区域设置第二通孔；在所述钝化层上制备键合电极和第一绑定电极；以及，
S16、在所述第一绑定电极、第二绑定电极、第三绑定电极和键合电极上制备一绑定材料层。
如图4所示，通过步骤S2，在所述衬底100的显示区11内制备多个发光器件200。
例如，在本实施例中，所述发光器件200为微型发光二极管，所述微型发光二极管通过巨量转移的方法转移至所述衬底上，使所述微型发光二极管的通过其键合电极固定并电性连接于所述衬底100的绑定电极160上。
如图5所示，通过步骤S3，在所述衬底100的第一子显示区11a获得所述绑定凸起300，所述绑定凸起300与所述发光器件200位于所述衬底100同一表面上，并且所述绑定凸起300被配置为用于所述显示基板10与一驱动芯片20的绑定。
在具体实施时，以以下方法制备绑定凸起300：
a、获得用于制备所述绑定凸起的多个金属块；以及，
b、将金属块转移到所述衬底上并绑定。
其中，所述金属块可以采用钨、钛、铜或钼中的至少一种。例如，可以为WTi(钨钛合金)、Cu(铜)或MoTi(钼钛合金)。
在所述步骤b中，将所述金属块绑定于所述绑定电极170上。在具体实施时，通过形成于绑定电极170上的焊接材料层将所述金属块焊接于所述绑定电极170上。
具体地，所述金属块包括分别对应于第一绑定电极171、第二绑定电极171、第三绑定电极172的第一金属块、第二金属块和第三金属块。其中，第一金属块、第二金属块和第三金属块的厚度不同。
在具体实施时，可以通过调整所述金属块的厚度调整所述绑定凸起300的厚度。所述焊接材料层可以为用于焊接的低熔点金属及其合金。例如，所述低熔点金属及其合金可以为但不限于，SnBi、SnIn或In等。
如图6所示，通过步骤S4，在所述发光器件200上制备封装层400，以封装所述发光器件。在所述步骤S4中，需要注意的是，所述封装层400并未包覆所述绑定凸起300，也就是说，至少所述绑定凸起300的第一表面301暴露于甚至突出于所述封装层400。
在具体实施时，可以采用inkjet或喷墨打印法制备所述封装层400。例如，在本实施例中，所述封装层400采用inkjet制备。
如图8所示，本发明还提供一种显示装置，所述显示装置包括一显示基板，所述显示基板为本发明所述显示基板。本发明所述显示基板的具体结构请参考上文，此处不再赘述。
如图8所示，本发明所述显示装置还包括一驱动芯片20，所述驱动芯片20通过所述绑定凸起300绑定于所述显示基板10上。作为一优选实施例，所述驱动芯片20的部分区域和全部位于所述显示基板10的靠近所述发光器件200的表面上，并通过由所述显示基板10的所述由所述封装层400暴露出来的绑定凸起300绑定至所述显示基板上。
本发明所述显示装置中通过采用本发明所述显示基板10，利用位于第一子显示区11a的绑定凸起300绑定至所述显示基板10上，能实现窄边框和无边框，更能实现无缝拼接屏。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种显示基板及其制备方法、显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (11)

1.一种显示基板，具有一显示区，包括：一衬底及设置于所述衬底上并位于所述显示区内的多个发光器件，其特征在于，所述显示区具有至少一用于绑定驱动芯片的第一子显示区，在所述第一子显示区设置有多个绑定凸起，所述绑定凸起设置于所述衬底的朝向所述发光器件的表面上并被配置为用于所述显示基板和驱动芯片的绑定。
2.如权利要求1所述的显示基板，其特征在于，所述第一子显示区位于所述显示区的边缘处，所述多个绑定凸起包括第一绑定凸起和第二绑定凸起，其中：
所述第一绑定凸起位于所述发光器件之间；
所述第二绑定凸起围设于所述显示区的发光器件的外围。
3.如权利要求1中所述的显示基板，其特征在于，所述绑定凸起具有背离所述衬底的第一表面，所述发光器件具有背离所述衬底的第二表面；
所述第一表面比所述第二表面在垂直于所述衬底方向上更远离所述衬底，以使所述显示基板远离所述衬底的表面仅通过所述绑定凸起与所述驱动芯片接触。
4.如权利要求3所述的显示基板，其特征在于，所述显示基板还包括一封装层，所述封装层设置于所述发光器件上并覆盖所述发光器件和所述衬底；
并且，所述绑定凸起被所述封装层暴露并突出于所述封装层。
5.如权利要求1所述的显示基板，其特征在于，所述衬底在其朝向所述发光器件的表面暴露出多个位于所述第一子显示区内的绑定电极；
每一所述绑定凸起设置于其对应的所述绑定电极上。
6.如权利要求5所述的显示基板，其特征在于，所述衬底还包括：基底、设置于所述基底上的钝化层以及位于所述基底和所述钝化层之间的多个薄膜晶体管；
所述多个绑定电极包括第一绑定电极和第二绑定电极，其中：
所述第一绑定电极位于所述钝化层的背离所述基底的表面上；
所述第二绑定电极位于与设置有所述薄膜晶体管的有源层的表面相同的表面上，所述衬底具有暴露出所述第二绑定电极的第一开口。
7.如权利要求6所述的显示基板，其特征在于，所述衬底还包括依次层叠于所述衬底朝向所述薄膜晶体管的表面上的遮光层和缓冲层；
所述多个绑定电极还包括与所述遮光层同层的设置第三绑定电极，所述衬底具有暴露出所述第三绑定电极的第二开口。
8.如权利要求5所述的显示基板，其特征在于，所述衬底在所述第一子显示区内还设置有多条绑定引线；
所述绑定引线设置于所述衬底的朝向所述绑定凸起的表面上并与其对应的所述绑定电极电性连接。
9.如权利要求1所述的显示基板，其特征在于，所述衬底在其朝向所述发光器件的表面上还暴露出多个位于所述显示区内的键合电极；
每一所述发光器件设置于其对应的所述键合电极上。
10.一种显示基板的制备方法，其特征在于，所述制备方法包括：
提供一衬底的步骤，其中所述衬底划分有一显示区，所述显示区具有至少一用于驱动芯片绑定的第一子显示区；
在所述衬底的所述显示区内制备发光器件的步骤；以及，
在所述衬底的所述第一子显示区内制备绑定凸起的步骤；
其中，所述绑定凸起位于所述衬底的朝向所述发光器件的表面上并被配置为用于所述显示基板与一驱动芯片的绑定。
11.一种显示装置，其特征在于，所述显示装置包括权利要求1-9中任一项所述的显示基板。
CN202011119473.5A 2020-10-19 2020-10-19 显示基板及其制备方法、显示装置 Active CN112310139B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011119473.5A CN112310139B (zh) 2020-10-19 2020-10-19 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011119473.5A CN112310139B (zh) 2020-10-19 2020-10-19 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN112310139A true CN112310139A (zh) 2021-02-02
CN112310139B CN112310139B (zh) 2023-04-07

Family

ID=74328207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011119473.5A Active CN112310139B (zh) 2020-10-19 2020-10-19 显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN112310139B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763441B (zh) * 2021-04-16 2022-05-01 友達光電股份有限公司 顯示裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847871A (zh) * 2017-03-22 2017-06-13 武汉华星光电技术有限公司 Oled显示面板及其显示装置
CN110931540A (zh) * 2019-12-20 2020-03-27 京东方科技集团股份有限公司 镜面显示面板及其制作方法、镜面显示装置
CN111584579A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种显示面板及拼接屏

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847871A (zh) * 2017-03-22 2017-06-13 武汉华星光电技术有限公司 Oled显示面板及其显示装置
CN110931540A (zh) * 2019-12-20 2020-03-27 京东方科技集团股份有限公司 镜面显示面板及其制作方法、镜面显示装置
CN111584579A (zh) * 2020-05-14 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种显示面板及拼接屏

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763441B (zh) * 2021-04-16 2022-05-01 友達光電股份有限公司 顯示裝置及其製造方法

Also Published As

Publication number Publication date
CN112310139B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN112599535A (zh) 显示面板和显示装置
CN107492565B (zh) 显示装置
CN111952331A (zh) 微发光二极管显示基板及其制作方法
CN111584562A (zh) 显示面板及其制备方法
KR102511074B1 (ko) 표시 장치
US9164342B2 (en) Circuit substrate and display device
JP5706510B2 (ja) 液晶表示装置用のアレイ基板及びその製造方法
CN111384079B (zh) 显示装置
TW201327803A (zh) 顯示裝置
KR20120066353A (ko) 유기 발광 표시 장치
CN110690253A (zh) 显示装置
CN112599537A (zh) 显示基板及其制备方法
JP2018031976A (ja) 表示装置
CN112310139B (zh) 显示基板及其制备方法、显示装置
CN107546242B (zh) 显示设备
CN114097084A (zh) 显示装置及其制造方法
KR20170038963A (ko) 액정 표시 장치
KR20210002287A (ko) 표시 장치 및 그 제조 방법
KR101980761B1 (ko) Ｆｐｃｂ와의 전기적 접속이 원활한 표시소자
CN111682044B (zh) 一种显示面板及其制备方法、显示装置
CN112599539A (zh) 阵列基板及其制作方法、显示面板
US20180011369A1 (en) Display device having a connection member secured in place by a conductive layer
CN112071206A (zh) 显示面板及显示装置
JP2004317924A (ja) 表示装置および表示装置の製造方法
CN112599651B (zh) 阵列基板及转移方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant