CN112289681A - 去除沟槽内非晶硅层的方法 - Google Patents

去除沟槽内非晶硅层的方法 Download PDF

Info

Publication number
CN112289681A
CN112289681A CN202011174787.5A CN202011174787A CN112289681A CN 112289681 A CN112289681 A CN 112289681A CN 202011174787 A CN202011174787 A CN 202011174787A CN 112289681 A CN112289681 A CN 112289681A
Authority
CN
China
Prior art keywords
amorphous silicon
silicon layer
trench
groove
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011174787.5A
Other languages
English (en)
Inventor
吕佳韦
谢玟茜
刘立尧
胡展源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011174787.5A priority Critical patent/CN112289681A/zh
Publication of CN112289681A publication Critical patent/CN112289681A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种去除沟槽内非晶硅层的方法，包括步骤：步骤一、提供形成有位于沟槽内的非晶硅层的半导体衬底。步骤二、去除沟槽内的非晶硅层的主体部分，在沟槽的角落内剩余有非晶硅残留。步骤三、采用雾化气体对刻蚀溶液进行雾化形成加速的雾化颗粒并实现对非晶硅残留的去除。本发明能很好的清除沟槽底部角落处的非晶硅残留，特别适合于应用于低工艺节点如16nm以下工艺节点的DPR工艺中。

Description

去除沟槽内非晶硅层的方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种去除沟槽内非晶硅层的方法。
背景技术
在半导体集成电路制造中，随着工艺节点的不断缩小，栅极结构需要采用高介电常数金属栅(HKMG)，HKMG中栅介质层包括高介电常数材料(HK)，栅介质层上叠加金属栅(MG)。通常金属栅不能耐高温，现有技术中通常采用后栅极(gate last)工艺形成金属栅。
在后栅极工艺中，需要先在金属栅的形成区域中形成非晶硅层，这一层非晶硅层通常称为伪非晶硅栅(dummy poly gate)。利用伪非晶硅栅作为自对准条件形成侧墙、源区和漏区。最后，伪非晶硅栅需要被去除，之后再在伪非晶硅栅的去除区域形成金属栅。
伪非晶硅栅去除时，通常在伪非晶硅栅之间的区域中形成第一层层间膜，第一层层间膜的顶部表面会和伪非晶硅栅的顶部表面相平；通常，在形成第一层层间膜之前还包括形成接触刻蚀停止层你(CESL)的步骤，在去除伪非晶硅栅之前，也需要将伪非晶硅栅顶部的接触刻蚀停止层去除并使位于侧墙侧面的接触刻蚀停止层的顶部表面和伪非晶硅栅的顶部表面相平。
虽然，侧墙、接触刻蚀停止层和第一层层间膜是在伪非晶硅栅之后形成，但是在去除伪非晶硅栅时，伪非晶硅栅相当于位于沟槽中，这样需要对沟槽中的伪非晶硅栅进行去除，在后栅工艺中，去除伪非晶硅栅的工艺也简称为DPR(dummy poly remove)。现有技术中，通常采用干法刻蚀加湿法刻蚀工艺去除伪非晶硅栅，这些工艺在28nm工艺节点时不会出现大问题。
但是随着半导体制造工艺不断进步，工艺节点不断缩小，在工艺节点缩小到16nm以下如14nm时，现有的伪非晶硅栅的去除工艺会出现问题，这是为随着工艺节点的缩小，伪非晶硅栅对应的沟槽宽度也会缩小如缩小到16nm以下，这时湿法刻蚀工艺并不能容易达到沟槽的底部角落，这是因为湿法刻蚀液的颗粒较大，无法通过长时间的浸润的方式将湿法刻蚀液颗粒送入到沟槽的底部角落实现和底部角落的非晶硅接触。
另外，伪非晶硅栅在后栅工艺中是用于在金属栅形成之前替代金属栅来实现源漏区的自对准注入，在源漏区的形成过程中，除了重掺杂的源漏注入外，还会在侧墙形成之前进行轻掺杂漏(LDD)注入和晕环(halo)注入，晕环注入通常为带有角度的倾斜注入，倾斜注入会将离子注入到伪非晶硅栅的底部角落，这样注入的离子容易使非晶硅栅的底部角落处的晶格结构发生变化。而湿法刻蚀中，湿法刻蚀液对不同晶相的非晶硅的刻蚀速率不同，有些晶向的非晶硅的刻蚀速率接近于零。这样，倾斜离子注入不可避免会使伪非晶硅栅的底部角落处的晶向会包括无法实现刻蚀的晶向，这样最后也会使沟槽的底部角落的非晶硅容易产生残留。
也即现有方法中，采用28nm工艺节点中通过长时间浸润的方法无法将湿法刻蚀液的颗粒传输到16nn以下工艺节点对应的沟槽的底部角落；同时，倾斜离子注入会使伪非晶硅栅的底部角落处的非晶硅会包括很难反应即刻蚀速率很慢的部分，这两个因素使得现有DPR工艺方法在16nm以下中容易在沟槽的底部角落形成非晶硅残留。这会使后续金属栅填洞不完整，甚至造成金属栅中产生孔洞从而会使晶体管组件效能以及可靠性都降低。
现结合附图说明现有DPR工艺方法：
如图1A所示，是现有DPR工艺中伪非晶硅栅刻蚀前的器件结构示意图；在半导体衬底如硅衬底101上形成有栅介质层102和伪非晶硅栅103，在伪非晶硅栅103的侧面形成有侧墙104。经过化学机械研磨工艺平坦化后，接触刻蚀停止层105和第一层层间膜106会将伪非晶硅栅103的顶部表面暴露。
在去除伪非晶硅栅103时，通常会先采用干法刻蚀工艺如等离子干法刻蚀工艺将伪非晶硅栅103的部分厚度去除，之后进行湿法刻蚀；也能直接进行湿法刻蚀。
如图1B所示，是现有DPR工艺中湿法刻蚀时湿法刻蚀液的供给示意图；在半导体集成电路制造中，半导体衬底101呈晶圆(wafer)结构，湿法刻蚀液通过供给装置如一个碰嘴201将湿法刻蚀液202喷洒在晶圆即半导体衬底101的表面上。湿法刻蚀液202最后会对晶圆101的表面产生浸润，并最后实现对形成于晶圆101上的伪非晶硅栅103去除。在28nm工艺节点时，通过长时间的浸润，能够将伪非晶硅栅103全部去除。如图1C所示，是现有DPR工艺湿法刻蚀完成后产生了非晶硅残留的器件结构示意图，但是，随着工艺节点进一步缩小，湿法刻蚀后容易在沟槽的角落产生非晶硅残留103a。
形成非晶硅残留103a的第一个原因是，沟槽角落处，图1B所示的湿法刻蚀液202不太容易达到。
第二个原因是，通常，在沟槽角落处，伪非晶硅栅103的晶格结构会受到倾斜注入的影响产生不利于湿法刻蚀的晶格结构，也即会使角落处的非晶硅刻蚀速率变慢。如图2A所示，是现有后栅极工艺中形成伪非晶硅栅后的器件结构示意图；形成伪多晶硅栅103之后，在形成侧墙104之前往往还会进行LDD注入和晕环注入；如图2B所示，是现有后栅极工艺中以伪非晶硅栅进行晕环注入时的器件结构示意图；晕环注入往往带有倾角，如图2B中标记202对应的箭头线所示。受到离子注入的区域用标记103b标出，区域103b中的非晶硅的湿法刻蚀速率会变慢，这是因为区域103b不可避免的会形成刻蚀速率很慢的晶格结构。如图2C所示，是非晶硅的晶向和湿法刻蚀速率的关系曲线；晶向(111)即Si(111)的晶格结构的湿法刻蚀速率很慢。
发明内容
本发明所要解决的技术问题是提供一种去除沟槽内非晶硅层的方法，能很好的清除沟槽底部角落处的非晶硅残留，特别适合于应用于低工艺节点如16nm以下工艺节点的DPR工艺中。
为解决上述技术问题，本发明提供的去除沟槽内非晶硅层的方法，包括如下步骤：
步骤一、提供形成有位于沟槽内的非晶硅层的半导体衬底。
步骤二、去除所述沟槽内的所述非晶硅层的主体部分，在所述沟槽的角落内剩余有非晶硅残留。
步骤三、采用雾化气体对刻蚀溶液进行雾化形成加速的雾化颗粒，所述雾化颗粒小于所述沟槽的宽度使所述雾化颗粒能达到所述沟槽的角落并和所述非晶硅残留接触实现将所述非晶硅残留的去除，加速后的所述雾化颗粒提高所述非晶硅残留的去除速率。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，所述非晶硅层为伪非晶硅栅，所述沟槽为半导体器件的栅极形成区域的沟槽。
进一步的改进是，栅介质层形成在所述伪非晶硅栅的底部表面和所述半导体衬底的顶部表面之间。
进一步的改进是，所述栅介质层的材料包括高介电常数材料。
进一步的改进是，所述高介电常数材料包括二氧化铪。
进一步的改进是，在步骤三完成后，还包括在所述伪非晶硅栅去除后的所述沟槽中形成金属栅。
进一步的改进是，所述半导体器件的工艺节点为16nm以下。
进一步的改进是，步骤二中，采用干法刻蚀或湿法刻蚀工艺去除所述沟槽内的非晶硅层的主体部分。
进一步的改进是，步骤二中，先采用干法刻蚀去除部分厚度的所述非晶硅层，之后再采用湿法刻蚀将所述非晶硅层剩余的主体部分去除。
进一步的改进是，步骤三中，采用超微粒雾化清洗喷头(Nano-spry)形成加速的所述雾化颗粒。
进一步的改进是，所述刻蚀溶液采用四甲基氢氧化铵(TMAH)。
进一步的改进是，所述雾化气体采用氮气。
进一步的改进是，步骤三的工艺时间为240秒～360秒。
进一步的改进是，所述刻蚀溶液的流量为100sccm～150sccm。
进一步的改进是，所述氮气的流量为5slm～35slm。
本发明通过在去除沟槽内的非晶硅层的主体部分之后，增加了采用加速的雾化颗粒进行清洗的步骤，雾化颗粒的尺寸变小从而容易达到沟槽的底部角落，雾化颗粒加速后使分子动力增加，能加速和沟槽底部的非晶硅残留的刻蚀反应速率，最后能很好的实现非晶硅残留的去除。
本发明能很好的应用于低工艺节点如16nm以下工艺节点的DPR工艺中，而现有28nm工艺节点中采用的湿法刻蚀工艺不可避免会在16nm以下工艺节点的栅极沟槽的底部角落产生非晶硅残留，最后，在沟槽中填充金属栅后，能避免金属栅中出现缺陷，实现很好的金属栅的填充结构，最后能提高产品的良率，提高产品性能和可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有DPR工艺中伪非晶硅栅刻蚀前的器件结构示意图；
图1B是现有DPR工艺中湿法刻蚀时湿法刻蚀液的供给示意图；
图1C是现有DPR工艺湿法刻蚀完成后产生了非晶硅残留的器件结构示意图；
图2A是现有后栅极工艺中形成伪非晶硅栅后的器件结构示意图；
图2B是现有后栅极工艺中以伪非晶硅栅进行晕环注入时的器件结构示意图；
图2C是非晶硅的晶向和湿法刻蚀速率的关系曲线；
图3是本发明实施例去除沟槽内非晶硅层的方法的流程图；
图4A是本发明实施例方法中伪非晶硅栅刻蚀前的器件结构示意图；
图4B是本发明实施例方法中湿法刻蚀完成后产生了非晶硅残留的器件结构示意图；
图4C是本发明实施例方法的步骤三中形成雾化颗粒的示意图；
图4D是本发明实施例方法的步骤三中雾化颗粒进非晶硅残留清洗的器件结构示意图；
图4E是本发明实施例方法完全去除非晶硅残留后的器件结构示意图。
具体实施方式
如图3所示，是本发明实施例去除沟槽内非晶硅层3的方法的流程图；本发明实施例去除沟槽内非晶硅层3的方法，包括如下步骤：
步骤一、提供形成有位于沟槽内的非晶硅层3的半导体衬底1。
如图4A所示，是本发明实施例方法中伪非晶硅栅3刻蚀前的器件结构示意图；本发明实施例中，所述半导体衬底1包括硅衬底。
所述非晶硅层3为伪非晶硅栅3，所述沟槽为半导体器件的栅极形成区域的沟槽。
栅介质层2形成在所述伪非晶硅栅3的底部表面和所述半导体衬底1的顶部表面之间。
所述栅介质层2的材料包括高介电常数材料。所述高介电常数材料包括二氧化铪。
本发明实施例中，去除所述伪非晶硅栅3的工艺也称为DPR工艺。在进行步骤一之前，还包括如下步骤：
利用所述伪非晶硅栅3为自对准掩膜进行LDD注入和带倾角的晕环注入，晕环注入会使所述伪非晶硅栅3的底角处的晶格结构发生改变。
之后形成侧墙4；以侧墙4为自对准边界进行源漏注入形成源漏区。通常，根据需要还会在在源漏区中形成嵌入式外延层，以增强沟道区的载流子迁移率。对于PMOS，嵌入式外延层通常为嵌入式锗硅外延层。
之后，形成接触刻蚀停止层5和第一层层间膜6。采用回刻或化学机械研磨工艺进行平坦化，将所述伪非晶硅栅3顶部的接触刻蚀停止层5和第一层层间膜6都去除，并将所述伪非晶硅栅3的顶部表面露出且和接触刻蚀停止层5和第一层层间膜6的顶部表面相平。
步骤二、如图4B所示，是本发明实施例方法中湿法刻蚀完成后产生了非晶硅残留3a的器件结构示意图；去除所述沟槽内的所述非晶硅层3的主体部分，在所述沟槽的角落内剩余有非晶硅残留3a。
本发明实施例中，采用干法刻蚀或湿法刻蚀工艺去除所述沟槽内的非晶硅层3的主体部分。例如，先采用干法刻蚀去除部分厚度的所述非晶硅层3，之后再采用湿法刻蚀将所述非晶硅层3剩余的主体部分去除。也能单独采用湿法刻蚀工艺将所述非晶硅层3剩余的主体部分去除；或者，单独采用干法刻蚀工艺将所述非晶硅层3剩余的主体部分去除。
步骤三、如图4D所示，采用雾化气体对刻蚀溶液进行雾化形成加速的雾化颗粒301a，图4C中显示了所述雾化颗粒301a的团状结构301。所述雾化颗粒301a小于所述沟槽的宽度使所述雾化颗粒301a能达到所述沟槽的角落并和所述非晶硅残留3a接触实现将所述非晶硅残留3a的去除，加速后的所述雾化颗粒301a提高所述非晶硅残留3a的去除速率。
如图4C所示，本发明实施例中，采用超微粒雾化清洗喷头302形成加速的所述雾化颗粒301a。
较佳为，所述刻蚀溶液采用TMAH。所述刻蚀溶液从供给口303进入到所述超微粒雾化清洗喷头302中。所述雾化气体采用氮气。所述雾化气体从供给口304进入到所述超微粒雾化清洗喷头302中。步骤三的工艺时间为240秒～360秒。所述刻蚀溶液的流量为100sccm～150sccm。所述氮气的流量为5slm～35slm。
在步骤三完成后，还包括在所述伪非晶硅栅3去除后的所述沟槽中形成金属栅。最后形成所述半导体器件，所述半导体器件的工艺节点为16nm以下。
本发明实施例通过在去除沟槽内的非晶硅层3的主体部分之后，增加了采用加速的雾化颗粒301a进行清洗的步骤，雾化颗粒301a的尺寸变小从而容易达到沟槽的底部角落，雾化颗粒301a加速后使分子动力增加，能加速和沟槽底部的非晶硅残留3a的刻蚀反应速率，最后能很好的实现非晶硅残留3a的去除。
本发明实施例能很好的应用于低工艺节点如16nm以下工艺节点的DPR工艺中，而现有28nm工艺节点中采用的湿法刻蚀工艺不可避免会在16nm以下工艺节点的栅极沟槽的底部角落产生非晶硅残留3a，最后，在沟槽中填充金属栅后，能避免金属栅中出现缺陷，实现很好的金属栅的填充结构，最后能提高产品的良率，提高产品性能和可靠性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (16)

1.一种去除沟槽内非晶硅层的方法，其特征在于，包括如下步骤：
步骤一、提供形成有位于沟槽内的非晶硅层的半导体衬底；
步骤二、去除所述沟槽内的所述非晶硅层的主体部分，在所述沟槽的角落内剩余有非晶硅残留；
步骤三、采用雾化气体对刻蚀溶液进行雾化形成加速的雾化颗粒，所述雾化颗粒小于所述沟槽的宽度使所述雾化颗粒能达到所述沟槽的角落并和所述非晶硅残留接触实现将所述非晶硅残留的去除，加速后的所述雾化颗粒提高所述非晶硅残留的去除速率。
2.如权利要求1所述的去除沟槽内非晶硅层的方法，其特征在于：所述半导体衬底包括硅衬底。
3.如权利要求2所述的去除沟槽内非晶硅层的方法，其特征在于：所述非晶硅层为伪非晶硅栅，所述沟槽为半导体器件的栅极形成区域的沟槽。
4.如权利要求3所述的去除沟槽内非晶硅层的方法，其特征在于：栅介质层形成在所述伪非晶硅栅的底部表面和所述半导体衬底的顶部表面之间。
5.如权利要求4所述的去除沟槽内非晶硅层的方法，其特征在于：所述栅介质层的材料包括高介电常数材料。
6.如权利要求5所述的去除沟槽内非晶硅层的方法，其特征在于：所述高介电常数材料包括二氧化铪。
7.如权利要求4所述的去除沟槽内非晶硅层的方法，其特征在于：在步骤三完成后，还包括在所述伪非晶硅栅去除后的所述沟槽中形成金属栅。
8.如权利要求3所述的去除沟槽内非晶硅层的方法，其特征在于：所述半导体器件的工艺节点为16nm以下。
9.如权利要求1或3所述的去除沟槽内非晶硅层的方法，其特征在于：步骤二中，采用干法刻蚀或湿法刻蚀工艺去除所述沟槽内的非晶硅层的主体部分。
10.如权利要求9所述的去除沟槽内非晶硅层的方法，其特征在于：步骤二中，先采用干法刻蚀去除部分厚度的所述非晶硅层，之后再采用湿法刻蚀将所述非晶硅层剩余的主体部分去除。
11.如权利要求1所述的去除沟槽内非晶硅层的方法，其特征在于：步骤三中，采用超微粒雾化清洗喷头形成加速的所述雾化颗粒。
12.如权利要求11所述的去除沟槽内非晶硅层的方法，其特征在于：所述刻蚀溶液采用TMAH。
13.如权利要求12所述的去除沟槽内非晶硅层的方法，其特征在于：所述雾化气体采用氮气。
14.如权利要求13所述的去除沟槽内非晶硅层的方法，其特征在于：步骤三的工艺时间为240秒～360秒。
15.如权利要求12或13所述的去除沟槽内非晶硅层的方法，其特征在于：所述刻蚀溶液的流量为100sccm～150sccm。
16.如权利要求13所述的去除沟槽内非晶硅层的方法，其特征在于：所述氮气的流量为5slm～35slm。
CN202011174787.5A 2020-10-28 2020-10-28 去除沟槽内非晶硅层的方法 Pending CN112289681A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011174787.5A CN112289681A (zh) 2020-10-28 2020-10-28 去除沟槽内非晶硅层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011174787.5A CN112289681A (zh) 2020-10-28 2020-10-28 去除沟槽内非晶硅层的方法

Publications (1)

Publication Number Publication Date
CN112289681A true CN112289681A (zh) 2021-01-29

Family

ID=74374134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011174787.5A Pending CN112289681A (zh) 2020-10-28 2020-10-28 去除沟槽内非晶硅层的方法

Country Status (1)

Country Link
CN (1) CN112289681A (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275048A (en) * 1978-12-27 1981-06-23 Henkel Kommanditgesellschaft Auf Aktien Process for the preparation of fine droplet-reacted aluminosilicates of the smallest particle size
CN1244219A (zh) * 1996-10-31 2000-02-09 生物星公司 质量转运辅助光学分析的方法和装置
KR20010065914A (ko) * 1999-12-30 2001-07-11 박종섭 대머신 게이트형 모스 트랜지스터 제조방법
US6465290B1 (en) * 2000-03-27 2002-10-15 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device using a polymer film pattern
JP2005229000A (ja) * 2004-02-13 2005-08-25 Sharp Corp 結晶質半導体膜の製造方法、結晶質半導体膜、半導体素子、液晶表示装置、ロジック回路、電子機器および噴霧装置
KR20050105856A (ko) * 2004-05-03 2005-11-08 삼성에스디아이 주식회사 반도체 소자 형성 방법
JP2006286929A (ja) * 2005-03-31 2006-10-19 Nippon Zeon Co Ltd 樹脂膜保持基板の製造方法及びその利用
US20120001262A1 (en) * 2010-07-02 2012-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal conductor chemical mechanical polish
JP2012028557A (ja) * 2010-07-23 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置の製造方法
CN102760652A (zh) * 2011-04-25 2012-10-31 中国科学院微电子研究所 半导体器件制造方法
JP2013026466A (ja) * 2011-07-21 2013-02-04 Panasonic Corp 半導体装置及びその製造方法
US8546209B1 (en) * 2012-06-15 2013-10-01 International Business Machines Corporation Replacement metal gate processing with reduced interlevel dielectric layer etch rate
JP2016139754A (ja) * 2015-01-29 2016-08-04 日立化成株式会社 半導体装置の製造方法
WO2017130932A1 (ja) * 2016-01-27 2017-08-03 富士フイルム株式会社 パターン形成方法、電子デバイスの製造方法
US20200157422A1 (en) * 2018-11-19 2020-05-21 Versum Materials Us, Llc Etching Solution Having Silicon Oxide Corrosion Inhibitor And Method Of Using The Same
CN111755450A (zh) * 2020-07-08 2020-10-09 长江存储科技有限责任公司 降低晶圆翘曲度的方法及三维存储器

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4275048A (en) * 1978-12-27 1981-06-23 Henkel Kommanditgesellschaft Auf Aktien Process for the preparation of fine droplet-reacted aluminosilicates of the smallest particle size
CN1244219A (zh) * 1996-10-31 2000-02-09 生物星公司 质量转运辅助光学分析的方法和装置
KR20010065914A (ko) * 1999-12-30 2001-07-11 박종섭 대머신 게이트형 모스 트랜지스터 제조방법
US6465290B1 (en) * 2000-03-27 2002-10-15 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device using a polymer film pattern
JP2005229000A (ja) * 2004-02-13 2005-08-25 Sharp Corp 結晶質半導体膜の製造方法、結晶質半導体膜、半導体素子、液晶表示装置、ロジック回路、電子機器および噴霧装置
KR20050105856A (ko) * 2004-05-03 2005-11-08 삼성에스디아이 주식회사 반도체 소자 형성 방법
JP2006286929A (ja) * 2005-03-31 2006-10-19 Nippon Zeon Co Ltd 樹脂膜保持基板の製造方法及びその利用
US20120001262A1 (en) * 2010-07-02 2012-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal conductor chemical mechanical polish
JP2012028557A (ja) * 2010-07-23 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置の製造方法
CN102760652A (zh) * 2011-04-25 2012-10-31 中国科学院微电子研究所 半导体器件制造方法
JP2013026466A (ja) * 2011-07-21 2013-02-04 Panasonic Corp 半導体装置及びその製造方法
US8546209B1 (en) * 2012-06-15 2013-10-01 International Business Machines Corporation Replacement metal gate processing with reduced interlevel dielectric layer etch rate
JP2016139754A (ja) * 2015-01-29 2016-08-04 日立化成株式会社 半導体装置の製造方法
WO2017130932A1 (ja) * 2016-01-27 2017-08-03 富士フイルム株式会社 パターン形成方法、電子デバイスの製造方法
US20200157422A1 (en) * 2018-11-19 2020-05-21 Versum Materials Us, Llc Etching Solution Having Silicon Oxide Corrosion Inhibitor And Method Of Using The Same
CN111755450A (zh) * 2020-07-08 2020-10-09 长江存储科技有限责任公司 降低晶圆翘曲度的方法及三维存储器

Similar Documents

Publication Publication Date Title
US11721746B2 (en) Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
CN108321090B (zh) 半导体器件及其形成方法
US8722485B1 (en) Integrated circuits having replacement gate structures and methods for fabricating the same
KR20190064452A (ko) 게이트 시일들을 갖는 회로 디바이스들
CN104347417A (zh) Mos晶体管的形成方法
US20080029810A1 (en) Methods of fabricating semiconductor devices having buried gates and related semiconductor devices
CN107492521B (zh) 半导体结构及形成方法
CN104752215A (zh) 晶体管的形成方法
CN108807177B (zh) 半导体器件及其形成方法
US20190378912A1 (en) Semiconductor device and method for manufacturing same
US9166045B1 (en) High-k dielectric device and process
CN110047741B (zh) 半导体结构及其形成方法
US7273787B2 (en) Method for manufacturing gate dielectric layer
CN109103102B (zh) 半导体结构及其形成方法
CN112289681A (zh) 去除沟槽内非晶硅层的方法
CN111863723B (zh) 半导体结构及其形成方法
US20080274607A1 (en) Semiconductor device and fabrication process thereof
CN115084026A (zh) 半导体结构的形成方法
CN109285876B (zh) 半导体结构及其形成方法
CN113053739A (zh) 半导体结构及其形成方法
CN110148562B (zh) Fdsoi器件的赝栅极去除方法
US11482603B2 (en) Semiconductor device and fabrication method thereof
KR20040007949A (ko) 반도체 소자의 제조 방법
CN112151360B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination