CN112235966A - 一种具有非对称结构的电路板及其制造方法 - Google Patents
一种具有非对称结构的电路板及其制造方法 Download PDFInfo
- Publication number
- CN112235966A CN112235966A CN202011238653.5A CN202011238653A CN112235966A CN 112235966 A CN112235966 A CN 112235966A CN 202011238653 A CN202011238653 A CN 202011238653A CN 112235966 A CN112235966 A CN 112235966A
- Authority
- CN
- China
- Prior art keywords
- patterned circuit
- circuit board
- stress buffering
- patterned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种具有非对称结构的电路板及其制造方法,涉及电路板的制造领域。该方法包括前置步骤、增层步骤和外层图案化步骤。本发明通过前置步骤、增层步骤和外层图案化步骤制得的非对称电路板,其包含的线路层的总数量为三层(内层图案化线路、底面图案化线路和顶面图案化线路),因此非对称电路板能具有相对低的整体板厚以及相对低的制造成本。
Description
技术领域
本发明涉及电路板的制造领域,具体涉及一种具有非对称结构的电路板及其制造方法。
背景技术
一般来说,以现有制造方法所制得的电路板,其所包含的线路层数通常设计为偶数层。举例来说,现有的电路板具有的线路层数通常为四层、六层、或八层。然而,以现有的电路板的制造方法所制得的电路板板存在制造成本高及整体板厚无法被有效地降低的问题。
因此,如何通过结构设计的改良,提供一种具有非对称结构的电路板的制造方法,来降低电路板的制造成本及整体板厚,来克服上述的缺陷,已成为该项事业所欲解决的重要课题之一。
发明内容
针对现有技术中存在的缺陷,本发明解决的技术问题为:如何降低电路板的制造成本和整体板厚。
为达到以上目的,本发明提供的具有非对称结构的电路板的制造方法,包括以下步骤:
S110:前置步骤,提供一基板,将基板的相反2侧表面定义为第一表面和第二表面,在第一表面上形成内层图案化线路;
S120:增层步骤,在第一表面形成一介电质层,介电质层整体覆盖内层图案化线路,将介电质层远离基板的一侧表面定义为第三表面;基板具有第一厚度T1,介电质层具有第二厚度T2,T1为T2的1.2~2.0倍,以形成一非对称结构;
S130:外层图案化步骤,在介电质层的第三表面形成一顶面图案化线路,在基板的第二表面形成一底面图案化线路,以形成非对称电路板;内层图案化线路、底面图案化线路和顶面图案化线路均包括多个金属导体;将基板、内层图案化线路和底面图案化线路共同定义为核心基板结构,将介电质层和顶面图案化线路共同定义为线路增层结构。
在上述技术方案的基础上,在S120之后,S130之前还包括以下步骤:
S121:除胶步骤,在基板的第二表面进行除胶;
S122:钻孔步骤,对线路增层结构和核心基板结构共同进行钻孔以形成一通孔,该通孔贯穿核心基板结构和线路增层结构;
S123:电镀步骤,对线路增层结构和核心基板结构共同进行电镀,以在通孔内侧壁形成一金属传导层;将通孔和金属传导层共同定义为一电镀通孔结构,电镀通孔结构通过金属传导层电性连接内层图案化线路、底面图案化线路和顶面图案化线路的多个金属导体,进而使得内层图案化线路、底面图案化线路和顶面图案化线路互相电性连接。
在上述技术方案的基础上,S130还包括以下步骤:在基板的第二表面形成一底面应力缓冲结构,底面应力缓冲结构环绕于底面图案化线路周围;所述底面应力缓冲结构包括多个彼此间隔设置、且呈交错排列或矩阵排列的底面应力缓冲凸块;相邻的底面应力缓冲凸块之间形成有一底面固定间隙,基板的第二表面部分暴露于底面固定间隙;所述底面固定间隙具有一第一宽度W1,每个底面应力缓冲凸块具有一第二宽度W2,W2为W1的5.0~15倍;每个底面应力缓冲凸块被其它至少五个相邻的底面应力缓冲凸块所包围。
在上述技术方案的基础上,S130还包括以下步骤:在介电质层的第三表面上形成一顶面应力缓冲结构,顶面应力缓冲结构环绕于顶面图案化线路的周围;所述顶面应力缓冲结构包括多个彼此间隔设置、且呈交错排列或矩阵排列的顶面应力缓冲凸块;相邻顶面应力缓冲凸块之间形成有一顶面固定间隙,所述介电质层的第三表面部分暴露于顶面固定间隙;所述顶面固定间隙具有一第三宽度W3,每个顶面应力缓冲凸块具有一第四宽度W4,W4为W3的5.0~15倍;每个顶面应力缓冲凸块被其它至少五个相邻的顶面应力缓冲凸块所包围。
在上述技术方案的基础上,将所述非对称电路板的中间部分定义为关键区域A,将环绕关键区域A的部分定义为非关键区域B;在核心基板结构中,内层图案化线路和底面图案化线路均是位于关键区域A,底面应力缓冲结构位于非关键区域B;在线路增层结构中,顶面图案化线路位于关键区域A,顶面应力缓冲结构是位于非关键区域B;所述底面应力缓冲结构和顶面应力缓冲结构在非关键区域B的覆盖率均为10~15%。
本发明提供的具有非对称结构的电路板,该电路板包括核心基板结构,核心基板结构包括一基板,将基板的相反2侧表面定义为第一表面和第二表面,核心基板结构包括位于第一表面上的内层图案化线路、以及位于第二表面上的底面图案化线路;该电路板还包括线路增层结构,线路增层结构包括一介电质层和一顶面图案化线路;介电质层位于第一表面上、且覆盖内层图案化线路,将介电质层远离基板的一侧表面定义为一第三表面,顶面图案化线路位于第三表面上;
所述基板具有第一厚度T1,介电质层具有第二厚度T2,T1为T2的1.2~2.0倍,以形成一非对称结构;所述内层图案化线路、底面图案化线路和顶面图案化线路均包括多个金属导体。
在上述技术方案的基础上,该电路板包括一电镀通孔结构,电镀通孔结构包括贯穿于线路增层结构和核心基板结构的通孔、以及电镀于通孔内壁的金属传导层;金属传导层电性连接内层图案化线路、底面图案化线路和顶面图案化线路的多个金属导体,进而使得内层图案化线路内层图案化线路、底面图案化线路和顶面图案化线路互相电性连接。
在上述技术方案的基础上,该电路板还包括位于所述基板的第二表面的底面应力缓冲结构,底面应力缓冲结构环绕于底面图案化线路周围;所述底面应力缓冲结构包括多个彼此间隔设置、且呈交错排列或矩阵排列的底面应力缓冲凸块;相邻的底面应力缓冲凸块之间形成有一底面固定间隙,基板的第二表面部分暴露于底面固定间隙;所述底面固定间隙具有一第一宽度W1,每个底面应力缓冲凸块具有一第二宽度W2,W2为W1的5.0~15倍;每个底面应力缓冲凸块被其它至少五个相邻的底面应力缓冲凸块所包围。
在上述技术方案的基础上,该电路板还包括位于介电质层第三表面上的顶面应力缓冲结构,顶面应力缓冲结构环绕于顶面图案化线路的周围;所述顶面应力缓冲结构包括多个彼此间隔设置、且呈交错排列或矩阵排列的顶面应力缓冲凸块;相邻顶面应力缓冲凸块之间形成有一顶面固定间隙,所述介电质层的第三表面部分暴露于顶面固定间隙;所述顶面固定间隙具有一第三宽度W3,每个顶面应力缓冲凸块具有一第四宽度W4,W4为W3的5.0~15倍;每个顶面应力缓冲凸块被其它至少五个相邻的顶面应力缓冲凸块所包围。
在上述技术方案的基础上,将所述非对称电路板的中间部分定义为关键区域A,将环绕关键区域A的部分定义为非关键区域B;在核心基板结构中,内层图案化线路和底面图案化线路均是位于关键区域A,底面应力缓冲结构位于非关键区域B;在线路增层结构中,顶面图案化线路位于关键区域A,顶面应力缓冲结构是位于非关键区域B;所述底面应力缓冲结构和顶面应力缓冲结构在非关键区域B的覆盖率均为10~15%。
与现有技术相比,本发明的优点在于:
(1)与现有技术中至少四层的偶数层电路板相比,本发明的非对称电路板,其包含的线路层的总数量为三层(内层图案化线路、底面图案化线路和顶面图案化线路),因此非对称电路板能具有相对低的整体板厚以及相对低的制造成本。
与此同时,现有技术中的电路板由于层数较多,因此在制造过程中的压合流程具体包括棕化(即让芯板与棕化药液反应,在芯板铜面生成一层致密的有机棕化膜,以增强芯板与PP片之间的结合力)、组合和叠合;而本发明仅具有三层线路层的电路板在压合时,无需组合流程,因此进一步降低了制造成本。
(2)本发明的底面应力缓冲结构和顶面应力缓冲结构能够抵抗非对称电路板朝不同方向弯曲产生的应力,通过底面应力缓冲结构与顶面应力缓冲结构的互相搭配,使得非对称电路板的翘曲度在0.75%以下;
进一步,本发明的底面应力缓冲结构和顶面应力缓冲结构在非关键区域B的覆盖率均为10~15%,以使得底面应力缓冲结构14和顶面应力缓冲结构23能提供有效的应力缓冲效果,进而进一步降低电路板的翘曲度。
附图说明
图1为本发明实施例中具有非对称结构的电路板的制造方法的流程图;
图2为本发明实施例中前置步骤的示意图;
图3为本发明实施例中增层步骤的示意图;
图4为本发明实施例中外层图案化步骤的示意图;
图5为本发明实施例中钻孔步骤的示意图;
图6为本发明实施例中电镀步骤的示意图;
图7为本发明实施例中具备底面应力缓冲结构和顶面应力缓冲结构的非对称电路板的示意图;
图8为本发明实施例中底面应力缓冲结构的放大示意图;
图9为本发明实施例中顶面应力缓冲结构的放大示意图;
图10为本发明实施例中非对称电路板的整体示意图。
图中:
1-核心基板结构,11-基板,111-第一表面,112-第二表面,12-内层图案化线路,13-底面图案化线路,14-底面应力缓冲结构,141-底面应力缓冲凸块,141a-底面固定间隙;
2-线路增层结构,21-介电质层,211-第三表面,22-顶面图案化线路,23-顶面应力缓冲结构,231-顶面应力缓冲凸块,231a-顶面固定间隙;
3-电镀通孔结构,31-通孔,32-金属传导层。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。
参见图1所示,本发明实施例中的具有非对称结构的电路板的制造方法,包括依以下步骤:
S110:前置步骤,参见图2所示,提供一基板11,将基板11的相反2侧表面定义为第一表面111和第二表面112,在第一表面111上形成内层图案化线路12。
S120:增层步骤,参见图3所示,在基板11的第一表面111形成一介电质层21,介电质层21整体覆盖内层图案化线路12。将介电质层21远离基板11的一侧表面定义为第三表面211。
S130:外层图案化步骤,参见图4所示,在介电质层21的第三表面211形成一顶面图案化线路22,在基板11的第二表面112形成一底面图案化线路13,以形成一具有非对称结构的电路板(以下称为非对称电路板)。
参见图4所示,将基板11、内层图案化线路12和底面图案化线路13共同定义为核心基板结构1,将介电质层21和顶面图案化线路22共同定义为线路增层结构2。
需要说明的是,内层图案化线路12、底面图案化线路13和顶面图案化线路22均可以包含有多个金属导体(图中未标示),并且多个金属导体是彼此间隔地排列;多个金属导体的尺寸及任两个相邻的所述金属导体之间的距离可以依据需求变化。也就是说,金属导体的尺寸和距离不限制为相同或不相同。金属导体可以为金属垫(pad)或金属线路(pattern),但本发明不受限于此。
可知,通过上述方法制得的非对称电路板包含的线路层的总数量为三层(内层图案化线路12、底面图案化线路13和顶面图案化线路22),因此非对称电路板能具有相对低的整体板厚以及相对低的制造成本。
进一步,参见图3或图4所示,基板11具有一第一厚度T1,介电质层21具有一第二厚度T2,第一厚度T1大于第二厚度T2,以形成一非对称结构。第一厚度T1可以为第二厚度T2的1.2~2.0倍(本实施例为1.5倍)。具体来说,第一厚度T1可以为50~80微米,第二厚度T2可以为25~55微米,但本发明不受限于此。此外,介电质层21的材质可以为环氧树脂或含玻璃纤维之环氧树脂,但本发明不受限于此。
优选的,参见图1所示,在S120之后,S130之前还包括以下步骤:
S121:除胶步骤,在基板11的第二表面112进行除胶,以去除于执行S120时产生的粉尘,除胶方式可以为除胶渣液、紫外线或电浆。其原理为:由于基板11的第二表面112上未形成有任何其它的线路增层结构,因此在执行S120后,第二表面112上可能会有执行S120时产生的粉尘残留,所以需要对第二表面112进行除胶以避免粉尘对后续制程造成负面影响。
优选的,参见图1所示,在S121之后,S130之前,还包括以下步骤:
S122:钻孔步骤,参见图5所示,对线路增层结构2和核心基板结构1共同进行钻孔以形成一通孔31,该通孔31贯穿核心基板结构1和线路增层结构2。
S123:电镀步骤,参见图6所示,对线路增层结构2和核心基板结构1共同进行电镀,以在通孔31内侧壁形成一金属传导层32。将通孔31和金属传导层32共同定义为一电镀通孔结构3(PTH,plated-through holes),电镀通孔结构3通过金属传导层32电性连接内层图案化线路12、底面图案化线路13和顶面图案化线路22的多个金属导体,进而使得内层图案化线路12、底面图案化线路13和顶面图案化线路22互相电性连接。
优选的,由于基板11的第一厚度T1是大于介电质层21的第二厚度T2,因此非对称电路板会对应产生一应力,应力使得非对称电路板朝着核心基板结构1方向弯曲。为了避免应力导致非对称电路板的弯曲,S130还包括以下步骤:
参见图7所示,在基板11的第二表面112形成一底面应力缓冲结构14,底面应力缓冲结构14环绕于底面图案化线路13周围。底面应力缓冲结构14能够抵抗非对称电路板朝着核心基板结构1方向弯曲的应力。
进一步,参见图7所示,底面应力缓冲结构14包括多个底面应力缓冲凸块141,并且多个底面应力缓冲凸块141彼此间隔设置、且呈交错排列或矩阵排列;每个底面应力缓冲凸块141具有介于20~40微米之间的一高度H1,但本发明不受限于此。参见图8所示,每个底面应力缓冲凸块141为呈非圆形的几何图形,相邻的底面应力缓冲凸块141之间形成有一底面固定间隙141a(也就是说,任两个相邻的底面应力缓冲凸块141之间的距离是固定的)。各个底面应力缓冲凸块141可以例如是通过电镀而形成于基板11的第二表面112上的金属(例如铜),但本发明不受限于此。此外,基板11的第二表面112的至少部分是暴露于底面固定间隙141a。
进一步,参见图8所示,底面固定间隙141a具有一第一宽度W1,每个底面应力缓冲凸块141具有一第二宽度W2,第二宽度W2大于第一宽度W1,并且第二宽度W2为第一宽度W1的5.0~15倍(本实施例为7.0倍)。第一宽度W1为0.1~0.3毫米(本实施例为0.2毫米),第二宽度W2为1.0~1.8毫米(本实施例为1.4毫米)。
此外,参见图8所示,每个底面应力缓冲凸块141可以为呈五角形或六角形的几何图形,多个底面应力缓冲凸块141彼此间隔设置、且呈交错排列,并且每个底面应力缓冲凸块141是被其它至少五个相邻的底面应力缓冲凸块141所包围,但本发明不受限于此。于本实施例中,是以各个底面应力缓冲凸块141呈六角形,并且每个底面应力缓冲凸块被六个相邻的底面应力缓冲凸块141所包围,但本发明不受限于此。
优选的,为了较好的避免非对称电路板的弯曲,参见图7所示,S130还包括以下步骤:在介电质层21的第三表面211上形成一顶面应力缓冲结构23,顶面应力缓冲结构23环绕于顶面图案化线路22的周围。顶面应力缓冲结构23能够抵抗非对称电路板朝着线路增层结构2方向弯曲的应力。
进一步,参见图7所示,顶面应力缓冲结构23包括多个顶面应力缓冲凸块231,并且多个顶面应力缓冲凸块231彼此间隔设置、且呈交错排列或矩阵排列;每个顶面应力缓冲凸块231具有介于20~40微米之间的一高度H2,但本发明不受限于此。参见图9所示,每个顶面应力缓冲凸块231为呈非圆形的几何图形,相邻的顶面应力缓冲凸块231之间形成有一顶面固定间隙231a(也就是说,任两个相邻的顶面应力缓冲凸块2311之间的距离是固定的)。此外,介电质层21的第三表面211的至少部分是暴露于顶面固定间隙231a。
进一步,参见图9所示,顶面固定间隙231a具有一第三宽度W3,每个顶面应力缓冲凸块231具有一第四宽度W4,第四宽度W4大于第三宽度W3,并且第四宽度W4为第三宽度W3的5.0~15倍(本实施例为7.0倍)。在本实施例中,第三宽度W3为0.1~0.3毫米之间(本实施例为0.2毫米),第四宽度W4为1.0~1.8毫米之间(本实施例为1.4毫米)。
此外,参见图9所示,每个顶面应力缓冲凸块231可以为呈五角形或六角形的几何图形,多个顶面应力缓冲凸块231彼此间隔设置、且呈交错排列,并且每个顶面应力缓冲凸块231是被其它至少五个相邻的顶面应力缓冲凸块231所包围,但本发明不受限于此。于本实施例中,是以各个顶面应力缓冲凸块231呈六角形,并且每个顶面应力缓冲凸块被六个相邻的顶面应力缓冲凸块231所包围,但本发明不受限于此。
值得一提的是,底面应力缓冲结构14未与底面图案化线路13电性连接、也未与电镀通孔结构3电性连接,并且顶面应力缓冲结构23未与顶面图案化线路22电性连接、也未与电镀通孔结构3电性连接。通过底面应力缓冲结构14能与顶面应力缓冲结构23互相搭配,以使得非对称电路板的翘曲度在0.75%以下。
此外,参见图10所示,非对称电路板定义有至少一个关键区域A和一个非关键区域B,关键区域A是位于非对称电路板的中间部分,非关键区域B环绕关键区域A。在核心基板结构1中,内层图案化线路12和底面图案化线路13均是位于关键区域A,底面应力缓冲结构14位于非关键区域B。在线路增层结构2中,顶面图案化线路22位于关键区域A,顶面应力缓冲结构23是位于非关键区域B。
由此可知,关键区域A可以视为非对称电路板形成有任何线路的区域(如内层图案化线路12、底面图案化线路13、或顶面图案化线路22),而非关键区B可以视为非对称电路板未形成有任何线路的区域。非对称电路板在最终成型时,非对称电路板的关键区域A会被保留,并且非对称电路板的非关键区域B会被移除。
进一步,底面应力缓冲结构14的多个底面应力缓冲凸块141在基板11的第二表面112的非关键区域B具有10~15%的覆盖率(本实施例的覆盖率为12%),并且顶面应力缓冲结构23的多个顶面应力缓冲凸块231在介电质层21的第三表面211的非关键区域B具有10~15%的覆盖率(本实施例的覆盖率为12%),以使得底面应力缓冲结构14及顶面应力缓冲结构23能提供有效的应力缓冲效果,进而降低电路板的翘曲度。
参见图9所示,本发明实施例中通过上述方法制造的具有非对称结构的电路板,包括一核心基板结构1和一线路增层结构2。核心基板结构1包括有一基板11、一内层图案化线路12和一底面图案化线路13。基板11具有位于相反侧的一第一表面111及一第二表面112,内层图案化线路12形成于第一表面111上,底面图案化线路13是形成于第二表面112上。
线路增层结构2包括一介电质层21及一顶面图案化线路22。介电质层21形成于基板11的第一表面111上、且覆盖内层图案化线路12;介电质层21的远离基板11的一侧表面定义为一第三表面211,顶面图案化线路22形成于第三表面211上。
优选的,该电路板还包括一电镀通孔结构3(plated-through holes,PTH),电镀通孔结构3贯穿于核心基板结构1和线路增层结构2,并且内层图案化线路12、底面图案化线路13和顶面图案化线路22通过电镀通孔结构3彼此电性连接。
优选的,该电路板还包括底面应力缓冲结构14和/或顶面应力缓冲结构23,底面应力缓冲结构14形成于基板11的第二表面112,顶面应力缓冲结构23形成于介电质层21的第三表面211,以有效地降低非对称电路板的翘曲度。
参见图6所示,本发明实施例中的具有非对称结构的电路板(以下简称非对称电路板),包括一核心基板结构1和一线路增层结构2。核心基板结构1包括一基板11、一内层图案化线路12和一底面图案化线路13;将基板11的相反2侧表面定义为第一表面111和第二表面112,内层图案化线路12位于第一表面111上,底面图案化线路13位于第二表面112上。线路增层结构2包括一介电质层21和一顶面图案化线路22;介电质层21位于第一表面111上、且覆盖内层图案化线路12,将介电质层21远离基板11的一侧表面定义为一第三表面211,顶面图案化线路22位于第三表面211上。
需要说明的是,内层图案化线路12、底面图案化线路13和顶面图案化线路22均可以包含有多个金属导体(图中未标示),并且多个金属导体是彼此间隔地排列;多个金属导体的尺寸及任两个相邻的所述金属导体之间的距离可以依据需求变化。也就是说,金属导体的尺寸和距离不限制为相同或不相同。金属导体可以为金属垫(pad)或金属线路(pattern),但本发明不受限于此。
参见图6所示,基板11具有一第一厚度T1,介电质层21具有一第二厚度T2,第一厚度T1大于第二厚度T2,以形成一非对称结构。第一厚度T1可以为第二厚度T2的1.2~2.0倍(本实施例为1.5倍)。具体来说,第一厚度T1可以为50~80微米,第二厚度T2可以为25~55微米,但本发明不受限于此。此外,介电质层21的材质可以为环氧树脂或含玻璃纤维之环氧树脂,但本发明不受限于此。
可知,本发明的非对称电路板包含的线路层的总数量为三层(内层图案化线路12、底面图案化线路13和顶面图案化线路22),因此非对称电路板能具有相对低的整体板厚以及相对低的制造成本。
优选的,本实施例中的非对称电路板还包括一电镀通孔结构3(PTH,plated-through holes),电镀通孔结构3包括贯穿于线路增层结构2和核心基板结构1的通孔31、以及电镀于通孔31内壁的金属传导层32;金属传导层32电性连接内层图案化线路12、底面图案化线路13和顶面图案化线路22的多个金属导体,进而使得内层图案化线路12、底面图案化线路13和顶面图案化线路22互相电性连接。
进一步,由于基板11的第一厚度T1是大于介电质层21的第二厚度T2,因此非对称电路板会对应产生一应力,应力使得非对称电路板朝着核心基板结构1方向弯曲。
故,为了避免应力导致非对称电路板的弯曲,参见图7所示,本实施例中的非对称电路板还包括形成基板11第二表面112上的底面应力缓冲结构14,底面应力缓冲结构14环绕于底面图案化线路13周围。底面应力缓冲结构14能够抵抗非对称电路板朝着核心基板结构1方向弯曲的应力。
参见图7所示,底面应力缓冲结构14包括多个底面应力缓冲凸块141,并且多个底面应力缓冲凸块141彼此间隔设置、且呈交错排列或矩阵排列;每个底面应力缓冲凸块141具有介于20~40微米之间的一高度H1,但本发明不受限于此。参见图8所示,每个底面应力缓冲凸块141为呈非圆形的几何图形,相邻的底面应力缓冲凸块141之间形成有一底面固定间隙141a(也就是说,任两个相邻的底面应力缓冲凸块141之间的距离是固定的)。各个底面应力缓冲凸块141可以例如是通过电镀而形成于基板11的第二表面112上的金属(例如铜),但本发明不受限于此。此外,基板11的第二表面112的至少部分是暴露于底面固定间隙141a。
进一步,参见图8所示,底面固定间隙141a具有一第一宽度W1,每个底面应力缓冲凸块141具有一第二宽度W2,第二宽度W2大于第一宽度W1,并且第二宽度W2为第一宽度W1的5.0~15倍(本实施例为7.0倍)。第一宽度W1为0.1~0.3毫米(本实施例为0.2毫米),第二宽度W2为1.0~1.8毫米(本实施例为1.4毫米)。
此外,参见图8所示,每个底面应力缓冲凸块141可以为呈五角形或六角形的几何图形,多个底面应力缓冲凸块141彼此间隔设置、且呈交错排列,并且每个底面应力缓冲凸块141是被其它至少五个相邻的底面应力缓冲凸块141所包围,但本发明不受限于此。于本实施例中,是以各个底面应力缓冲凸块141呈六角形,并且每个底面应力缓冲凸块被六个相邻的底面应力缓冲凸块141所包围,但本发明不受限于此。
优选的,为了较好的避免非对称电路板的弯曲,参见图7所示,本实施例中的非对称电路板还包括形成于介电质层21第三表面211上的顶面应力缓冲结构23,顶面应力缓冲结构23环绕于顶面图案化线路22的周围。顶面应力缓冲结构23能够抵抗非对称电路板朝着线路增层结构2方向弯曲的应力。
进一步,参见图7所示,顶面应力缓冲结构23包括多个顶面应力缓冲凸块231,并且多个顶面应力缓冲凸块231彼此间隔设置、且呈交错排列或矩阵排列;每个顶面应力缓冲凸块231具有介于20~40微米之间的一高度H2,但本发明不受限于此。参见图9所示,每个顶面应力缓冲凸块231为呈非圆形的几何图形,相邻的顶面应力缓冲凸块231之间形成有一顶面固定间隙231a(也就是说,任两个相邻的顶面应力缓冲凸块2311之间的距离是固定的)。此外,介电质层21的第三表面211的至少部分是暴露于顶面固定间隙231a。
进一步,参见图9所示,顶面固定间隙231a具有一第三宽度W3,每个顶面应力缓冲凸块231具有一第四宽度W4,第四宽度W4大于第三宽度W3,并且第四宽度W4为第三宽度W3的5.0~15倍(本实施例为7.0倍)。在本实施例中,第三宽度W3为0.1~0.3毫米之间(本实施例为0.2毫米),第四宽度W4为1.0~1.8毫米之间(本实施例为1.4毫米)。
此外,参见图9所示,每个顶面应力缓冲凸块231可以为呈五角形或六角形的几何图形,多个顶面应力缓冲凸块231彼此间隔设置、且呈交错排列,并且每个顶面应力缓冲凸块231是被其它至少五个相邻的顶面应力缓冲凸块231所包围,但本发明不受限于此。于本实施例中,是以各个顶面应力缓冲凸块231呈六角形,并且每个顶面应力缓冲凸块被六个相邻的顶面应力缓冲凸块231所包围,但本发明不受限于此。
值得一提的是,底面应力缓冲结构14未与底面图案化线路13电性连接、也未与电镀通孔结构3电性连接,并且顶面应力缓冲结构23未与顶面图案化线路22电性连接、也未与电镀通孔结构3电性连接。通过底面应力缓冲结构14能与顶面应力缓冲结构23互相搭配,以使得非对称电路板的翘曲度在0.75%以下。
此外,参见图10所示,本实施例中的非对称电路板定义有至少一个关键区域A和一个非关键区域B,关键区域A是位于非对称电路板的中间部分,非关键区域B环绕关键区域A。在核心基板结构1中,内层图案化线路12和底面图案化线路13均是位于关键区域A,底面应力缓冲结构14位于非关键区域B。在线路增层结构2中,顶面图案化线路22位于关键区域A,顶面应力缓冲结构23是位于非关键区域B。
由此可知,关键区域A可以视为非对称电路板形成有任何线路的区域(如内层图案化线路12、底面图案化线路13、或顶面图案化线路22),而非关键区B可以视为非对称电路板未形成有任何线路的区域。非对称电路板在最终成型时,非对称电路板的关键区域A会被保留,并且非对称电路板的非关键区域B会被移除。
进一步,底面应力缓冲结构14的多个底面应力缓冲凸块141在基板11的第二表面112的非关键区域B具有10~15%的覆盖率(本实施例的覆盖率为12%),并且顶面应力缓冲结构23的多个顶面应力缓冲凸块231在介电质层21的第三表面211的非关键区域B具有10~15%的覆盖率(本实施例的覆盖率为12%),以使得底面应力缓冲结构14及顶面应力缓冲结构23能提供有效的应力缓冲效果,进而降低电路板的翘曲度。
进一步,本发明不局限于上述实施方式,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
Claims (10)
1.一种具有非对称结构的电路板的制造方法,其特征在于,该方法包括以下步骤:
S110:前置步骤,提供一基板(11),将基板(11)的相反2侧表面定义为第一表面(111)和第二表面(112),在第一表面(111)上形成内层图案化线路(12);
S120:增层步骤,在第一表面(111)形成一介电质层(21),介电质层(21)整体覆盖内层图案化线路(12),将介电质层(21)远离基板(11)的一侧表面定义为第三表面(211);基板(11)具有第一厚度T1,介电质层(21)具有第二厚度T2,T1为T2的1.2~2.0倍,以形成一非对称结构;
S130:外层图案化步骤,在介电质层(21)的第三表面(211)形成一顶面图案化线路(22),在基板(11)的第二表面(112)形成一底面图案化线路(13),以形成非对称电路板;内层图案化线路(12)、底面图案化线路(13)和顶面图案化线路(22)均包括多个金属导体;将基板(11)、内层图案化线路(12)和底面图案化线路(13)共同定义为核心基板结构(1),将介电质层(21)和顶面图案化线路(22)共同定义为线路增层结构(2)。
2.如权利要求1所述的具有非对称结构的电路板的制造方法,其特征在于,在S120之后,S130之前还包括以下步骤:
S121:除胶步骤,在基板(11)的第二表面(112)进行除胶;
S122:钻孔步骤,对线路增层结构(2)和核心基板结构(1)共同进行钻孔以形成一通孔(31),该通孔(31)贯穿核心基板结构(1)和线路增层结构(2);
S123:电镀步骤,对线路增层结构(2)和核心基板结构(1)共同进行电镀,以在通孔(31)内侧壁形成一金属传导层(32);将通孔(31)和金属传导层(32)共同定义为一电镀通孔结构(3),电镀通孔结构(3)通过金属传导层(32)电性连接内层图案化线路(12)、底面图案化线路(13)和顶面图案化线路(22)的多个金属导体,进而使得内层图案化线路(12)、底面图案化线路(13)和顶面图案化线路(22)互相电性连接。
3.如权利要求1所述的具有非对称结构的电路板的制造方法,其特征在于,S130还包括以下步骤:在基板(11)的第二表面(112)形成一底面应力缓冲结构(14),底面应力缓冲结构(14)环绕于底面图案化线路(13)周围;所述底面应力缓冲结构(14)包括多个彼此间隔设置、且呈交错排列或矩阵排列的底面应力缓冲凸块(141);相邻的底面应力缓冲凸块(141)之间形成有一底面固定间隙(141a),基板(11)的第二表面(112)部分暴露于底面固定间隙(141a);所述底面固定间隙(141a)具有一第一宽度W1,每个底面应力缓冲凸块(141)具有一第二宽度W2,W2为W1的5.0~15倍;每个底面应力缓冲凸块(141)被其它至少五个相邻的底面应力缓冲凸块(141)所包围。
4.如权利要求3所述的具有非对称结构的电路板的制造方法,其特征在于,
S130还包括以下步骤:在介电质层(21)的第三表面(211)上形成一顶面应力缓冲结构(23),顶面应力缓冲结构(23)环绕于顶面图案化线路(22)的周围;所述顶面应力缓冲结构(23)包括多个彼此间隔设置、且呈交错排列或矩阵排列的顶面应力缓冲凸块(231);相邻顶面应力缓冲凸块(231)之间形成有一顶面固定间隙(231a),所述介电质层(21)的第三表面(211)部分暴露于顶面固定间隙(231a);所述顶面固定间隙(231a)具有一第三宽度W3,每个顶面应力缓冲凸块(231)具有一第四宽度W4,W4为W3的5.0~15倍;每个顶面应力缓冲凸块(231)被其它至少五个相邻的顶面应力缓冲凸块(231)所包围。
5.如权利要求4所述的具有非对称结构的电路板的制造方法,其特征在于:将所述非对称电路板的中间部分定义为关键区域A,将环绕关键区域A的部分定义为非关键区域B;在核心基板结构(1)中,内层图案化线路(12)和底面图案化线路(13)均是位于关键区域A,底面应力缓冲结构(14)位于非关键区域B;在线路增层结构(2)中,顶面图案化线路(22)位于关键区域A,顶面应力缓冲结构(23)是位于非关键区域B;所述底面应力缓冲结构(14)和顶面应力缓冲结构(23)在非关键区域B的覆盖率均为10~15%。
6.一种具有非对称结构的电路板,该电路板包括核心基板结构(1),核心基板结构(1)包括一基板(11),将基板(11)的相反2侧表面定义为第一表面(111)和第二表面(112),其特征在于:核心基板结构(1)包括位于第一表面(111)上的内层图案化线路(12)、以及位于第二表面(112)上的底面图案化线路(13);该电路板还包括线路增层结构(2),线路增层结构(2)包括一介电质层(21)和一顶面图案化线路(22);介电质层(21)位于第一表面(111)上、且覆盖内层图案化线路(12),将介电质层(21)远离基板(11)的一侧表面定义为一第三表面(211),顶面图案化线路(22)位于第三表面(211)上;
所述基板(11)具有第一厚度T1,介电质层(21)具有第二厚度T2,T1为T2的1.2~2.0倍,以形成一非对称结构;所述内层图案化线路(12)、底面图案化线路(13)和顶面图案化线路(22)均包括多个金属导体。
7.如权利要求6所述的具有非对称结构的电路板,其特征在于:该电路板包括一电镀通孔结构(3),电镀通孔结构(3)包括贯穿于线路增层结构(2)和核心基板结构(1)的通孔(31)、以及电镀于通孔(31)内壁的金属传导层(32);金属传导层(32)电性连接内层图案化线路(12)、底面图案化线路(13)和顶面图案化线路(22)的多个金属导体,进而使得内层图案化线路内层图案化线路(12)、底面图案化线路(13)和顶面图案化线路(22)互相电性连接。
8.如权利要求6所述的具有非对称结构的电路板,其特征在于:该电路板还包括位于所述基板(11)的第二表面(112)的底面应力缓冲结构(14),底面应力缓冲结构(14)环绕于底面图案化线路(13)周围;所述底面应力缓冲结构(14)包括多个彼此间隔设置、且呈交错排列或矩阵排列的底面应力缓冲凸块(141);相邻的底面应力缓冲凸块(141)之间形成有一底面固定间隙(141a),基板(11)的第二表面(112)部分暴露于底面固定间隙(141a);所述底面固定间隙(141a)具有一第一宽度W1,每个底面应力缓冲凸块(141)具有一第二宽度W2,W2为W1的5.0~15倍;每个底面应力缓冲凸块(141)被其它至少五个相邻的底面应力缓冲凸块(141)所包围。
9.如权利要求8所述的具有非对称结构的电路板,其特征在于:该电路板还包括位于介电质层(21)第三表面(211)上的顶面应力缓冲结构(23),顶面应力缓冲结构(23)环绕于顶面图案化线路(22)的周围;所述顶面应力缓冲结构(23)包括多个彼此间隔设置、且呈交错排列或矩阵排列的顶面应力缓冲凸块(231);相邻顶面应力缓冲凸块(231)之间形成有一顶面固定间隙(231a),所述介电质层(21)的第三表面(211)部分暴露于顶面固定间隙(231a);所述顶面固定间隙(231a)具有一第三宽度W3,每个顶面应力缓冲凸块(231)具有一第四宽度W4,W4为W3的5.0~15倍;每个顶面应力缓冲凸块(231)被其它至少五个相邻的顶面应力缓冲凸块(231)所包围。
10.如权利要求9所述的具有非对称结构的电路板,其特征在于:将所述非对称电路板的中间部分定义为关键区域A,将环绕关键区域A的部分定义为非关键区域B;在核心基板结构(1)中,内层图案化线路(12)和底面图案化线路(13)均是位于关键区域A,底面应力缓冲结构(14)位于非关键区域B;在线路增层结构(2)中,顶面图案化线路(22)位于关键区域A,顶面应力缓冲结构(23)是位于非关键区域B;所述底面应力缓冲结构(14)和顶面应力缓冲结构(23)在非关键区域B的覆盖率均为10~15%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011238653.5A CN112235966A (zh) | 2020-11-09 | 2020-11-09 | 一种具有非对称结构的电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011238653.5A CN112235966A (zh) | 2020-11-09 | 2020-11-09 | 一种具有非对称结构的电路板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112235966A true CN112235966A (zh) | 2021-01-15 |
Family
ID=74123123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011238653.5A Pending CN112235966A (zh) | 2020-11-09 | 2020-11-09 | 一种具有非对称结构的电路板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112235966A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114916146A (zh) * | 2022-05-05 | 2022-08-16 | 深圳明阳电路科技股份有限公司 | Pcb制作方法及pcb |
-
2020
- 2020-11-09 CN CN202011238653.5A patent/CN112235966A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114916146A (zh) * | 2022-05-05 | 2022-08-16 | 深圳明阳电路科技股份有限公司 | Pcb制作方法及pcb |
CN114916146B (zh) * | 2022-05-05 | 2024-05-17 | 深圳明阳电路科技股份有限公司 | Pcb制作方法及pcb |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101047159B (zh) | 多层互连基板、半导体装置及阻焊剂 | |
JP4558776B2 (ja) | 回路基板の製造方法 | |
KR20100043547A (ko) | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 | |
KR20100044084A (ko) | 인쇄 배선 보드 및 반도체 패키지와 이들의 제조 방법 | |
CN105282969B (zh) | 印刷电路板及其制造方法 | |
US7877873B2 (en) | Method for forming a wire bonding substrate | |
JP2006100789A (ja) | 電気配線構造の製作方法 | |
CN112235966A (zh) | 一种具有非对称结构的电路板及其制造方法 | |
CN100583424C (zh) | 封装基板 | |
JP2008042154A (ja) | パッケージ基板 | |
US9060430B1 (en) | Shielded trace structure and fabrication method | |
TWI748758B (zh) | 具有非對稱結構的電路板 | |
CN213342867U (zh) | 一种具有非对称结构的电路板 | |
JP2009016806A (ja) | 埋め込みパターン基板及びその製造方法 | |
JP6195514B2 (ja) | 配線基板およびその製造方法 | |
TWI746275B (zh) | 具有非對稱結構的電路板的製造方法 | |
CN109673099B (zh) | 多层线路结构及其制作方法 | |
CN114126190A (zh) | 电路板结构及其制作方法 | |
JP2012074660A (ja) | 半導体パッケージ基板およびその製造方法 | |
CN108461405B (zh) | 线路载板及其制造方法 | |
JP7428837B2 (ja) | パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法 | |
US11670520B2 (en) | Package structure with interconnection between chips and packaging method thereof | |
KR102149797B1 (ko) | 기판 및 그 제조 방법 | |
CN114423176B (zh) | 包括侧面pin脚的pcb板及其制造方法、通信模组 | |
WO2023210815A1 (ja) | 配線基板、半導体装置及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |