CN112234099A - 一种绝缘栅双极晶体管终端 - Google Patents

一种绝缘栅双极晶体管终端 Download PDF

Info

Publication number
CN112234099A
CN112234099A CN202011163332.3A CN202011163332A CN112234099A CN 112234099 A CN112234099 A CN 112234099A CN 202011163332 A CN202011163332 A CN 202011163332A CN 112234099 A CN112234099 A CN 112234099A
Authority
CN
China
Prior art keywords
floating ring
main node
floating
layer
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011163332.3A
Other languages
English (en)
Inventor
尹江龙
章剑锋
向军利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruineng Semiconductor Technology Co ltd
Original Assignee
Ruineng Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruineng Semiconductor Technology Co ltd filed Critical Ruineng Semiconductor Technology Co ltd
Priority to CN202011163332.3A priority Critical patent/CN112234099A/zh
Publication of CN112234099A publication Critical patent/CN112234099A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种绝缘栅双极晶体管终端。该绝缘栅双极晶体管终端包括：第一导电类型的衬底；位于所述衬底靠近第一表面侧的主结、浮动环、沟道截断环、氧化层；以及与所述第一表面相对的场截止层；所述浮动环设置在所述主结和所述沟道截断环之间；所述浮动环与所述主结的间距为预设间距，所述预设间距用于使所述绝缘栅双极晶体管的击穿位置在所述浮动环上。采用本申请提供的绝缘栅双极晶体管终端，可以使得在测试FS‑IGBT的击穿电压时，击穿电流的击穿位置位于浮动环上，从而可以避免由于snap‑back现象导致的测试失败的情况，可以有效提高测试效率。

Description

一种绝缘栅双极晶体管终端
技术领域
本申请涉及半导体器件技术领域，具体涉及一种绝缘栅双极晶体管终端。
背景技术
场截止型-绝缘栅双极晶体管(Field Stop-Insulated Gate BipolarTransistor，FS-IGBT)是新型的半导体器件。
在FS-IGBT的背面会设置一层场截止层N+层(field stop层)，在场截止层N+层下表面还设置有一层P型重掺杂层P+，这样，会在IGBT的内部形成寄生PN-N+P晶体管结构。
如此，测试IGBT的击穿电压时，在击穿条件下，由于寄生PN-N+P晶体管结构的存在，击穿电流路径上会有大量空穴注入到N型衬底基区N-耗尽区而发生折回(snap-back)现象，，从而导致测试失败，测试效率较低。
发明内容
本申请实施例的目的是提供一种绝缘栅双极晶体管终端，以避免测试失败，提高测试效率。
本申请的技术方案如下：
提供了一种绝缘栅双极晶体管终端，包括：
第一导电类型的衬底；
位于衬底靠近第一表面侧的主结、浮动环、沟道截断环、氧化层；
以及与所述第一表面相对的场截止层；
浮动环设置在主结和沟道截断环之间；
浮动环与主结的间距为预设间距，预设间距用于使绝缘栅双极晶体管的击穿位置在浮动环上；
第一表面和第二表面相对。
在一个实施例中，浮动环为多个。
在一个实施例中，主结与第一浮动环的间距为预设间距，第一浮动环是所有浮动环中与主结的间距最大的浮动环。
在一个实施例中，第一导电类型为N型；主结、浮动环均为P型；沟道截断环为N型。
在一个实施例中，浮动环与主结之间、任意两个浮动环之间均不相接。
在一个实施例中，该终端还包括P型重掺杂层；
P型重掺杂层位于衬底靠近第二表面侧，并与场截止层的下表面相接。
在一个实施例中，主结、浮动环、沟道截断环均设置在氧化层靠近衬底的表面侧。
在一个实施例中，该终端还包括金属层，所述金属层设置于主结在氧化层的覆盖区内。
本申请的实施例提供的技术方案至少带来以下有益效果：
本申请实施例通过设置浮动环和主结的间距为预设间距，使得在测试FS-IGBT的击穿电压时，击穿电流的击穿位置位于浮动环上。这样，可以使得产生的击穿电流不会直接到达场截止层，从而可以极大的减少空穴注入到N-耗尽区，即不会发生snap-back现象，进而可以避免由于snap-back现象导致的测试失败的情况，可以有效提高测试效率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理，并不构成对本申请的不当限定。
图1是现有技术提供的一种FS-IGBT及FS-IGBT终端的结构示意图；
图2是本申请实施例提供的一种绝缘栅双极晶体管终端的结构示意图；
图3是本申请实施例提供的一种绝缘栅双极晶体管及绝缘栅双极晶体管终端的结构示意图。
具体实施方式
为了使本领域普通人员更好地理解本申请的技术方案，下面将结合附图，对本申请实施例中的技术方案进行清楚、完整地描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的例子。
作为现有技术提供的FS-IGBT的一种示例，参见图1，图1示出了现有技术提供的一种FS-IGBT及FS-IGBT终端的结构示意图，图1中AA1左侧为FS-IGBT有源区，右侧为FS-IGBT终端，如图1所示，FS-IGBT有源区可以包括：
N型衬底基区N-区107；
位于N-区107靠近上表面的两个相互独立的P基区(P base层)104，以及氧化层106；
位于每个P基区104靠近上表面且被P基区104包围设置的P+plus层103，该层可以用于提高闩锁能力；
位于每个P+plus层103靠近上表面的源区N+层102；
位于氧化层106内表面且被氧化层106包围设置的栅极(gate)105，以及位于氧化层106靠近上表面的发射极(Emitter)101；
以及，位于N-区107靠近下表面的场截止层N+层(field stop层)108；
位于N+层108靠近下表面的P型重掺杂层P+层109；
位于P+层109靠近下表面的集电极(collector)110。
如图1所示，FS-IGBT终端可以包括：
N型衬底基区N-区107；
位于衬底107靠近上表面侧的主结(main junction)111、浮动环(flouting ring)112、沟道截断环(channel stopper)113、氧化层114；
以及位于衬底107靠近下表面侧的N+层108；
浮动环112可以设置在主结111和沟道截断环113之间；
衬底107的上表面和下表面相对设置。
基于背景技术及图1示出的现有技术提供的一种FS-IGBT及FS-IGBT终端的结构示意图可知，现有技术中会在FS-IGBT的背面设置一层场截止层N+层(field stop层)108，在场截止层N+层108下表面还设置有一层P型重掺杂层P+层109，这样，会在IGBT的内部形成寄生PN-N+P晶体管结构，即图1中从主结111至P+层109的结构。
现有技术中FS-IGBT引入了场截止层N+层108，使得FS-IGBT的关断功耗低，饱和压降低，可靠性高。但是，由于FS-IGBT内部固有的寄生PN-N+P晶体管结构，在测试FS-IGBT的反向击穿电压时会由于PN-N+P晶体管结构固有的snap-back现象，导致测试失败。而发生snap-back现象的根本原因是测试击穿电压时，由于击穿位置在主结111上，使得击穿电流柱路径上有大量的空穴注入到N-区107耗尽区。图1中，AA1右侧从集电极110至主结111的虚线即为击穿电流柱路径，如图1所示，在击穿电流柱路径上会有大量空穴“⊕”注入到N-区107耗尽区，即图1中沟道截断环113左侧的虚线。
作为一个示例，测试半导体器件的击穿电压的具体实现方式可以为：设置FS-IGBT的栅极和源极的电压Vge均为零，即设置Vge＝0。然后，可以在FS-IGBT的背面集电极110施加高电压，此时集电极110端在承受高电压的情况下，FS-IGBT内部会开始形成耗尽区，即沟道截断环channel stopper113旁边的虚线。当主结111上的电场峰值达到临界击穿电场强度的时候，FS-IGB进入雪崩状态，此时则可以将前述高电压确定为击穿电压。
本申请的发明人基于上述发现，提出了本申请实施例提供的一种绝缘栅双极晶体管终端，将浮动环与主结的间距设置为预设间距，使得绝缘栅双极晶体管的击穿位置在浮动环上，从而可以使得产生的击穿电流不会直接到达场截止层，极大的减少空穴注入到N-耗尽区，即不会发生snap-back现象，进而可以避免由于snap-back现象导致的测试失败的情况，可以有效提高测试效率。
下面对结合图2对本申请实施例提供的一种绝缘栅双极晶体管终端进行详细说明，如图2所示，该绝缘栅双极晶体管终端可以包括：
第一导电类型的衬底210；
位于衬底210靠近第一表面211侧的主结220、浮动环230、沟道截断环240、氧化层250；
以及与第一表面211相对的场截止层260；
浮动环230可以设置在主结220和沟道截断环240之间；
浮动环230与主结220的间距可以设置为预设间距，该预设间距可以用于使绝缘栅双极晶体管的击穿位置在浮动环230上。
作为一个示例，参见图2，第一表面可以是衬底210的上表面。
预设间距为预先设定的主结220与浮动环230之间的距离。
作为一个示例，氧化层250可以设置在衬底210靠近第一表面211侧。这样，氧化层的设置可以起到保护半导体器件FS-IGBT隔离外界的作用，从而可以提高FS-IGBT的安全性。
作为一个示例，设定预设间距的具体实现方式可以如下：在设计绝缘栅双极晶体管终端时，假设在正常情况下，击穿电流的击穿位置在主结220上，那么可以将浮动环230向靠近主结220的一侧移动，调整浮动环230与主结220的间距，直到使得测试的击穿位置从主结220移到浮动环230上，则可以将此时的浮动环230与主结220的间距设定为预设间距。
作为一个示例，在测试半导体器件FS-IGBT的击穿电压时，可以设置FS-IGBT的栅极和源极的电压均Vge为零，即设置Vge＝0。然后，可以在FS-IGBT的背面集电极施加高电压，直到该半导体器件发生雪崩击穿，则可以将该高电压确定为击穿电压BVCES。通过调整主结220与浮动环230之间的间距为预设间距可以使前述击穿位置在浮动环230上。
本申请实施例通过设置浮动环和主结的间距为预设间距，使得在测试FS-IGBT的击穿电压时，击穿电流的击穿位置位于浮动环上。这样，可以使得产生的击穿电流不会直接到达场截止层260，从而可以极大的减少空穴注入到N-耗尽区，即不会发生snap-back现象，进而可以避免由于snap-back现象导致的测试失败的情况，可以有效提高测试效率。
在一个实施例中，浮动环230可以是多个，如可以设置为3个。这样，设置多个浮动环230，可以使得在测试击穿电压的过程中，更好的起到增大主结220曲率半径的作用，以提高击穿电压。
在一个实施例中，可以设置主结220与第一浮动环的间距为预设间距。
作为一个示例，第一浮动环可以是所有浮动环230中与主结220的间距最大的浮动环230。即，第一浮动环为距离主结220最远的浮动环230。
预设间距可以是主结220与距离主结220最远的浮动环230之间的间距。
在浮动环230为多个时，可以将距离主结220最远的浮动环230确定为第一浮动环，并可以将该第一浮动环与主结220之间的间距设置为预设间距。
在半导体器件中，由于主结220与浮动环230之间的距离对主结220的分压能力有明显的影响，如果主结220与浮动环230之间距离过近，会导致主结的曲率半径较小，分压能力较弱，反之，如果主结220与浮动环230之间距离过远，会导致半导体器件发生雪崩击穿之前浮动环230与主结220的耗尽区还没汇合，导致浮动环230起不到分压作用。
故而，在本实施例中将主结220与第一浮动环的间距设置为预设间距，一方面，可以使得击穿电流的击穿位置位于第一浮动环上，从而可以使得产生的击穿电流不会直接到达场截止层260，可以极大的减少空穴注入到N-耗尽区，即不会发生snap-back现象，进而可以避免由于snap-back现象导致的测试失败的情况，有效提高测试效率。另一方面，还可以保证主结的曲率半径，使得半导体器件发生雪崩击穿之前浮动环230与主结220的耗尽区完成汇合，保证浮动环230的分压作用，提高击穿电压。
在一个实施例中，第一导电类型可以设置为N型；主结220、浮动环230均可以设置为P型；沟道截断环240可以设置为N型。
作为一个示例，上述主结220可以为P+主结，浮动环230可以为P+浮动环，沟道截断环240可以为N+沟道截断环。
在一个实施例中，浮动环230与主结220之间、任意两个浮动环230之间可以均不相接。
在半导体器件中，由于除主结220与浮动环230之间的距离外，浮动环230与浮动环230之间的距离对主结220的分压能力也有明显影响。如果主结220与浮动环230、浮动环230与浮动环230之间距离过近，会导致主结的曲率半径较小，分压能力较弱，反之，如果主结220与浮动环230、浮动环230与浮动环230之间距离过远，会导致半导体器件发生雪崩击穿之前浮动环230与主结220的耗尽区还没汇合，导致浮动环230起不到分压作用。
故而，在本实施例中，浮动环230与浮动环230之间、浮动环230与主结220之间均不相接，即浮动环230与浮动环230之间、浮动环230与主结220之间均设置了一定的间隔距离，可以避免导致主结的曲率半径较小以及半导体器件发生雪崩击穿之前浮动环230与主结220的耗尽区还没汇合的情况，从而可以使得浮动环230能够起到较好的分压作用，提高半导体器件的击穿电压。
在一个实施例中，绝缘栅双极晶体管终端还可以包括P型重掺杂层270。P型重掺杂层270位于衬底210靠近第二表面212侧，该P型重掺杂层270可以与场截止层260的下表面相接设置。
作为一个示例，第二表面212可以是衬底210的下表面。
在一个实施例中，主结220、浮动环230、沟道截断环240均可以设置在氧化层250靠近衬底210的表面侧。结合图2，沟道截断环240设置在主结220、浮动环230的右侧，设置在终端最外围，且沟道截断环240与氧化层250的表面侧相接设置，这样，当耗尽区延伸到沟道截断环240的位置时，沟道截断环240可以使得电场在沟道截断环240内部终止，切断半导体器件FS-IGBT表面的漏电通道，减少漏电现象发生，从而可以进一步提高FS-IGBT的安全性。
在一个实施例中，绝缘栅双极晶体管终端还可以包括金属层290，金属层290可以设置于主结220在氧化层250的覆盖区内。
作为一个示例，金属层290可以和正面的发射极相连接。该金属层290可以是发射极。
作为一个示例，金属层290可以设置在主结220与氧化层250相接的区域内，即主结220与氧化层250相接的区域可以覆盖金属层290与氧化层250相接的区域。
为了更清楚的示意本申请提供的绝缘栅双极晶体管终端，如图3所示，图3示出了本申请实施例提供的一种绝缘栅双极晶体管与绝缘栅双极晶体管终端，如图3所示，图3中AA1左侧是绝缘栅双极晶体管，该绝缘栅双极晶体管的结构与图1所示的绝缘栅双极晶体管结构相同。AA1右侧是绝缘栅双极晶体管终端，该绝缘栅双极晶体管终端的结构与图2所示的绝缘栅双极晶体管终端的结构类似，在图2所示的绝缘栅双极晶体管终端的基础上，还可以包括集电极280。
作为一个具体的示例，如图3所示，图3中AA1左侧的绝缘栅双极晶体管，即FS-IGBT有源区可以包括：
N型衬底基区N-区107；
位于N-区107靠近上表面的两个相互独立的P基区(P base层)104，以及氧化层106；
位于每个P基区104靠近上表面且被P基区104包围设置的P+plus层103，该层可以用于提高闩锁能力；
位于每个P+plus层103靠近上表面的源区N+层102；
位于氧化层106内表面且被氧化层106包围设置的栅极(gate)105，以及位于氧化层106靠近上表面的发射极(Emitter)101；
以及，位于N-区107靠近下表面的场截止层N+层(field stop层)108；
位于N+层108靠近下表面的P型重掺杂层P+层109；
位于P+层109靠近下表面的集电极(collector)110。
图3中AA1右侧的绝缘栅双极晶体管终端，可以包括：
第一导电类型的衬底210；
位于衬底210靠近第一表面211侧的主结220、浮动环230、沟道截断环240、氧化层250；
以及与第一表面211相对的场截止层260；
浮动环230可以设置在主结220和沟道截断环240之间；
浮动环230与主结220的间距可以设置为预设间距，该预设间距可以用于使绝缘栅双极晶体管的击穿位置在浮动环230上；
以及，P型重掺杂层P+层270和集电极280，且P+层270可以位于衬底210靠近第二表面212侧，并可以与场截止层260的下表面相接设置，集电极280可以与P+层270的下表面相接设置。
图3所示的绝缘栅双极晶体管与绝缘栅双极晶体管终端可以实现图2所示的实施例所能实现的技术方案和技术效果，其具体实现过程和原理类似，为简洁起见，在此不再赘述。
可以理解的是，本申请提供的绝缘栅双极晶体管终端的工作原理与现有技术中的工作原理类似，为简洁起见，在此不再赘述。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指的是直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。对于三电平变流器实施例而言，相关之处可以参见三电平变流器的功率组件实施例的说明部分。本申请并不局限于上文所描述并在图中示出的特定结构。本领域的技术人员可以在领会本申请的精神之后，作出各种改变、修改和添加。并且，为了简明起见，这里省略对已知技术的详细描述。
需要明确的是，本申请并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本申请的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本申请的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。
还需要说明的是，在本文中，工艺步骤顺序只是作为本申请实施例的一个举例说明，按照成本控制，制造工艺能力不同，前后顺序可以做适当调动，不影响本申请实施例的实施效果，这对本领域技术人员也是显而易见的。
以上所述，仅为本申请的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。

Claims (8)

1.一种绝缘栅双极晶体管终端，其特征在于，包括：
第一导电类型的衬底；
位于所述衬底靠近第一表面侧的主结、浮动环、沟道截断环、氧化层；
以及与所述第一表面相对的场截止层；
所述浮动环设置在所述主结和所述沟道截断环之间；
所述浮动环与所述主结的间距为预设间距，所述预设间距用于使所述绝缘栅双极晶体管的击穿位置在所述浮动环上。
2.根据权利要求1所述的终端，其特征在于，所述浮动环为多个。
3.根据权利要求2所述的终端，其特征在于，所述主结与第一浮动环的间距为预设间距，所述第一浮动环是所有所述浮动环中与所述主结的间距最大的浮动环。
4.根据权利要求1所述的终端，其特征在于，所述第一导电类型为N型；所述主结、所述浮动环均为P型；所述沟道截断环为N型。
5.根据权利要求2所述的终端，其特征在于，所述浮动环与所述主结之间、任意两个所述浮动环之间均不相接。
6.根据权利要求1所述的终端，其特征在于，所述终端还包括P型重掺杂层；
所述P型重掺杂层位于所述衬底靠近第二表面侧，并与所述场截止层的下表面相接。
7.根据权利要求1所述的终端，其特征在于，所述主结、所述浮动环、所述沟道截断环均设置在所述氧化层靠近所述衬底的表面侧。
8.根据权利要求6所述的终端，其特征在于，所述终端还包括金属层，所述金属层设置于所述主结在所述氧化层的覆盖区内。
CN202011163332.3A 2020-10-27 2020-10-27 一种绝缘栅双极晶体管终端 Pending CN112234099A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011163332.3A CN112234099A (zh) 2020-10-27 2020-10-27 一种绝缘栅双极晶体管终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011163332.3A CN112234099A (zh) 2020-10-27 2020-10-27 一种绝缘栅双极晶体管终端

Publications (1)

Publication Number Publication Date
CN112234099A true CN112234099A (zh) 2021-01-15

Family

ID=74110620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011163332.3A Pending CN112234099A (zh) 2020-10-27 2020-10-27 一种绝缘栅双极晶体管终端

Country Status (1)

Country Link
CN (1) CN112234099A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123926A (ja) * 2006-12-18 2007-05-17 Renesas Technology Corp 半導体装置
JP2008227238A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
CN106486361A (zh) * 2015-08-31 2017-03-08 上海联星电子有限公司 一种绝缘栅双极型晶体管及其制作方法
CN213150781U (zh) * 2020-10-27 2021-05-07 瑞能半导体科技股份有限公司 一种绝缘栅双极晶体管终端

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123926A (ja) * 2006-12-18 2007-05-17 Renesas Technology Corp 半導体装置
JP2008227238A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
CN106486361A (zh) * 2015-08-31 2017-03-08 上海联星电子有限公司 一种绝缘栅双极型晶体管及其制作方法
CN213150781U (zh) * 2020-10-27 2021-05-07 瑞能半导体科技股份有限公司 一种绝缘栅双极晶体管终端

Similar Documents

Publication Publication Date Title
US8405122B2 (en) Insulated gate semiconductor device
CN107210299B (zh) 半导体装置
US7989885B2 (en) Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
CN104995738A (zh) 半导体装置
CN103208531B (zh) 一种快恢复二极管frd芯片及其制作方法
CN102867846A (zh) 半导体器件
KR20040083732A (ko) 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
CN116504817B (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
US20240274656A1 (en) Semiconductor device
US8878284B2 (en) Programmable SCR for LDMOS ESD protection
KR20150051067A (ko) 전력 반도체 소자 및 그의 제조 방법
US9153678B2 (en) Power semiconductor device and method of manufacturing the same
CN213150781U (zh) 一种绝缘栅双极晶体管终端
CN109686788B (zh) 一种具有载流子存储层的槽栅igbt器件
CN213071146U (zh) 一种绝缘栅双极晶体管终端
JP2010147188A (ja) 半導体装置
JP2015181178A (ja) 半導体装置
US11508723B2 (en) Power semiconductor device with a temperature sensor
CN112234099A (zh) 一种绝缘栅双极晶体管终端
CN215771158U (zh) 一种高雪崩耐量高可靠性的功率半导体器件
CN116013970A (zh) 半导体器件及其制造方法、导通电压回跳的优化方法
US20150187922A1 (en) Power semiconductor device
CN114400257A (zh) 一种集成结势垒肖特基的mosfet器件
CN112234098A (zh) 一种绝缘栅双极晶体管终端
US9209287B2 (en) Power semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination