CN112230751A - 一种高可靠三模冗余计算机供电电路 - Google Patents

Abstract

本发明涉及航天电子设备供电领域，公开了一种高可靠三模冗余计算机供电电路，采用三个冗余的电源管理芯片间歇工作的方式为同一个CPU模块供电，提高系统可靠性的同时解决了CPU模块长时间工作导致为其供电的电源管理芯片持续对外输出引起的高温升问题。其主要技术方案为：一种高可靠三模冗余计算机供电电路，包括三个电源管理电路和三个CPU模块，每个电源管理电路包括三个电源输出开关MOS管和三个电源管理芯片，同一电源管理电路中每个电源输出开关MOS管的源极S分别与一个电源管理芯片的输出端连接且漏极D均与同一个CPU模块连接，同一电源管理电路中三个电源输出开关MOS管的栅极G接收CPU模块发出的电源控制信号并在电源控制信号的控制下交替导通。

Description

一种高可靠三模冗余计算机供电电路

技术领域

本发明涉及航天电子设备供电领域，尤其涉及一种高可靠三模冗余计算机供电电路。

背景技术

三模冗余计算技术是一种高可靠，带有容错功能的计算技术，即三个完全独立的计算机CPU模块对一个输入对象同时执行相同运算和操作，将处理结果同时送入输出表决器，表决器以各CPU模块多数相同的计算结果作为表决输出，通常称为三取二表决输出。该技术可以有效的消除单点故障，实现了计算机系统级容错。该技术的应用领域为对可靠性和安全性较高、工作时不可维修的航空、航天等领域。

为保证三模冗余计算机正确且可靠的运行，可靠的持续性供电是关键环节，目前工程上普遍采用以下两种方案：

第一种方案为单电源管理芯片供电电路，如附图1所示，单电源管理芯片供电电路中，每个CPU模块电源管理电路使用一个电源管理芯片，外部电源进入三模冗余计算机，一分三后分别送入三个CPU模块，经过单个电源管理芯片进行电压变换和稳压后送入CPU模块内部各组成电路，为各组成电路供电；

第二种方案为双路冗余电源管理芯片供电电路，如附图2所示，双路冗余电源管理芯片供电电路中，每个CPU模块电源管理电路使用两个电源管理芯片冗余供电，外部电源进入三模冗余计算机，一分三后分别送入三个CPU模块，每个CPU模块经过两个电源管理芯片进行电压变换和稳压，再将两路变换和稳压的电源信号通过二极管整合成一路，送入每个CPU模块各组成电路，为各组成电路供电。

在采用单电源管理芯片方案时，因一般情况下CPU模块工作时功耗较大，因此需要电源管理电路输出大功率满足CPU模块，大功率输出引起电源管理芯片自身温升较大，一般需设计器件散热结构，导致产品结构复杂。当CPU模块长时间在高温环境工作时，如果器件散热不充分，电源管理芯片内部结温温升超过其最大许用结温后，将导致芯片烧毁，且此方案电源管理芯片为单点失效环节。如果其失效将导致单个CPU模块失效，影响系统工作的可靠性；

而当采用双路冗余电源管理芯片供电电路时，由于对电源管理电路进行了冗余，与单电源管理芯片方案相比可靠性有所提升，但是因两个电源管理芯片的输出稳压电压值存在差异，导致其两路输出功率存在差异即两路输出不均流，两路输出稳压电压差值越大，两路输出功率差也越大。当CPU模块长时间在高温环境工作时，如果输出功率较大一路电源管理芯片散热不充分，电源管理芯片内部结温温升超过其最大许用结温后，将导致芯片烧毁，引起系统冗余降级，严重时将影响系统工作的可靠性。一般情况下该方案同样需要电源管理芯片采取散热措施。

上述两种供电电路均存在着电源管理芯片因长时间输出大功率而使得自身温升较大甚至烧毁的隐患；且电源管理芯片故障甚至烧毁后直接导致CPU模块断电停机，严重影响系统的正常工作，降低了系统的可靠性，故有待改进。

发明内容

针对现有技术存在的不足，本发明的目的在于提供一种高可靠的三模冗余计算机供电电路，利用三个冗余的电源管理芯片间歇工作的方式为同一个CPU模块供电，提高系统可靠性的同时解决CPU模块长时间工作时，为其供电的电源管理芯片自身温升较大而引起的系统可靠性降低的问题，从而提高三模冗余计算机工作的可靠性。

为达到上述目的，本发明的技术方案为：

一种高可靠三模冗余计算机供电电路，包括三个电源管理电路和三个CPU模块，每个所述电源管理电路包括三个电源输出开关MOS管和三个电源管理芯片，在同一电源管理电路中每个所述电源输出开关MOS管的源极S分别与一个电源管理芯片的输出端连接且三个电源输出开关MOS管的漏极D均与同一个CPU模块连接，所述电源输出开关MOS管的栅极G接收CPU模块发出的电源控制信号，同一电源管理电路中三个所述电源输出开关MOS管在CPU模块发出的电源控制信号的控制下交替导通。

通过采用上述技术方案，每个CPU模块由三个冗余的电源管理芯片为其供电。在三个CPU模块初始化及运行同步后，三个CPU模块发出电源控制信号，电源输出开关MOS管的栅极G接收电源控制信号，使得电源输出开关MOS管在电源控制信号的控制下导通与截止。由于电源输出开关MOS管串联设置于电源管理芯片与CPU模块之间，故当电源输出开关MOS管导通时，电源管理芯片将对外输出为CPU模块供电；而当电源输出开关MOS管截止时，电源管理芯片不再对外输出。即每一个CPU模块的电源管理电路中的三个电源管理芯片采用间歇式的交替输出的方式为CPU模块供电，避免了电源管理芯片长时间工作的情况出现，以此方式降低了电源管理芯片的使用功耗，从而降低了电源管理芯片的温升，提高了系统的工作可靠性。

本发明进一步设置为：还包括三个输出控制电路，每个所述输出控制电路包括三个三取二表决电路，同一个所述三取二表决电路的三个输入端分别接收三个CPU模块发出的电源控制信号，所述三取二表决电路的输出端连接电源输出开关MOS管的栅极G。

通过采用上述技术方案，每个电源输出开关MOS管的栅极G接收到的电源控制信号均是由来自三个不同CPU发出的电源控制信号进行三取二表决后决定的，保证了电源控制信号可靠性，避免了单个CPU故障后失去对电源输出开关MOS管的控制，从而提高了系统的可靠性。

本发明进一步设置为：所述电源输出开关MOS管为P沟道MOS管且所述输出控制电路还包括下拉电阻，每个所述三取二表决电路的输入端均与下拉电阻的一端连接，所述下拉电阻的另一端接地。

通过采用上述技术方案，由于P沟道MOS管的导通特性，本供电电路中的电源输出开关MOS管只有在栅源电压V_GS小于零并且小于电源输出开关MOS管的开启电压时，电源输出开关MOS管才会导通工作。在系统上电启动的初始时刻，三个CPU模块并未上电启动，故三取二表决电路的输入端无法接收到CPU模块发出的电源控制信号。此时三取二表决电路的三个输入端均在下拉电阻的控制下处于低电平状态，使得三取二表决电路在没有接收到任何CPU模块的电源控制信号的情况下也能输出一个低电平的电源控制信号，使电源输出开关MOS管的栅源电压V_GS小于零并且小于电源输出开关MOS管的开启电压，从而使得电源输出开关MOS管导通，同一电源管理电路中的三个电源管理芯片得以向CPU模块供电。该设置确保系统在上电启动的初始时刻，在没有任何CPU模块的电源控制信号的控制下，电源管理芯片能顺利向CPU模块供电，提高了系统的工作可靠性。

本发明进一步设置为：每个所述电源管理电路中的三个电源输出开关MOS管在CPU模块运行时有不少于两个电源输出开关MOS管处于导通状态。

通过采用上述技术方案，在每个电源管理电路中，当有一个电源输出开关MOS管处于截止状态即电源管理芯片处于不对外输出的状态时，另外两个电源输出开关MOS管处于导通状态，即该电源电路中仍有双路冗余的电源管理芯片均为CPU模块供电，避免了单个电源管理芯片故障造成CPU模块断电的情况，提高了系统的工作可靠性。

本发明进一步设置为：同一电源管理电路中任意一个所述电源输出开关MOS管在截止之前三个电源输出开关MOS管均处于导通状态。

通过采用上述技术方案，在任意一个电源管理电路中，在通过使电源输出开关MOS管处于截止状态来关闭某个电源管理芯片的输出之前，该电源管理电路中三个电源输出开关MOS管均处于导通状态，即三路冗余的电源管理芯片同时为CPU模块供电，以此来保证电源切换时接力供电的连续性，防止电源输出突变，进一步提高了系统的工作可靠性。

本发明进一步设置为：同一电源管理电路中的三个所述电源输出开关MOS管在CPU模块发出的电源控制信号的一个控制周期内导通的时间相同。

通过采用上述技术方案，在同一电源管理电路中的三个电源管理芯片的工作时长均相同，避免了因过度使用某个电源管理芯片而造成三个电源管理芯片寿命不均的情况，便于对系统进行维修保养工作。

本发明进一步设置为：任意两个正常运行的所述CPU模块对故障CPU模块的输出控制电路输出断电的高电平电源控制信号。

通过采用上述技术方案，当CPU系统运行中检测到其中某个CPU模块运行中发生故障时，其他两个正常运行的CPU模块均向故障CPU模块的输出控制电路发出断电的高电平控制信号，通过故障CPU模块的输出控制电路的三取二表决后，排除了故障CPU模块可能输出的干扰信号，保证三取二表决电路输出的电源控制信号为高电平，使得故障CPU模块的电源管理电路中的三个电源输出开关MOS管均处于截止状态，使得故障CPU模块的电源管理电路中的三个电源管理芯片不再输出工作，从而关断故障CPU模块电源，使得故障CPU模块重启或被隔离起来，保障系统的正常运行。

本发明进一步设置为：每个所述电源管理电路还包括三个二极管，每个所述二极管设置于电源输出开关MOS管与CPU模块之间，电源输出开关MOS管的漏极D与二极管的阳极连接，三个二极管的阴极相互连接后与CPU模块连接。

通过采用上述技术方案，同一个电源管理电路中的三个电源管理芯片输出的三个电源信号在分别通过三个电源输出开关MOS管后将分别通过三个二极管整合为一路后才送入CPU模块的内部各电路，为其供电。由于三个二极管的阴极相互连接，二极管的单向导电性可有效防止三个冗余的电源管理芯片输出的电源信号相互干扰干涉，大大提高了供电系统的工作稳定性。

综上所述，本发明实现的有益效果如下：

(1)每个CPU模块设置三个冗余的电源管理芯片，提高了系统的可靠性。三个冗余的电源管理芯片在CPU模块同步后采用间歇式交替输出的方式为CPU模块供电，避免了电源管理芯片长时间工作的情况出现，以此方式降低了电源管理芯片的使用功耗，从而降低了电源管理芯片的温升；

(2)每个电源管理电路中在有一个电源管理芯片不对外输出的时间段内均有双路冗余的电源管理芯片为CPU模块供电；而在关闭某个电源管理芯片的输出之前均有三路冗余的电源管理芯片同时为CPU模块供电，保证电源切换时接力供电的连续性，防止电源输出突变，进一步提高了系统的工作可靠性；

(3)每个电源控制信号均是由来自三个不同CPU发出的电源控制信号经过三取二表决电路后决定的，保证了电源控制信号可靠性，消除了单个故障的CPU模块可能发出的错误控制信号对系统的影响；

(4)本供电电路利用电源输出开关MOS管可关断电源的功能，使得两个正常CPU模块关断故障CPU模块，将故障CPU模块重启或被隔离起来，保障系统的正常运行。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为单电源管理芯片供电电路的拓扑结构框图；

图2为双路冗余电源管理芯片供电电路的拓扑结构框图；

图3为三冗余电源管理芯片供电结构拓扑结构框图；

图4为CPU1电源电路的拓扑结构框图；

图5为CPU2电源电路的拓扑结构框图；

图6为CPU3电源电路的拓扑结构框图；

图7为CPU1电源电路中电源管理芯片的输出时序图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如附图3、附图4、附图5和附图6所示，一种高可靠三模冗余计算机供电电路，主要包括三个CPU电源电路和三个CPU模块，外部电源POWER_SIG通过三个CPU电源电路分别为三个CPU模块供电。

三个CPU电源电路分别为CPU1电源电路、CPU2电源电路和CPU3电源电路。其中，CPU1电源电路为CPU1模块供电，CPU2电源电路为CPU2模块供电，CPU3电源电路为CPU3模块供电。三个CPU电源电路相互独立且结构相同。

如附图4所示，CPU1电源电路包括三路冗余的CPU1电源管理电路和三路CPU1输出控制电路。

CPU1电源管理电路包括结构相同且相互并联的CPU1第一管理电路、CPU1第二管理电路和CPU1第三管理电路。

CPU1第一管理电路包括电源管理芯片U1、电源输出开关MOS管Q1和二极管D1。电源输出开关MOS管Q1为P沟道MOS管，且电源输出开关MOS管Q1设置有一个具有保护作用的寄生二极管。

电源管理芯片U1的输入端POWER_IN与外部电源POWER_SIG连接，电源管理芯片U1的输出端POWER_OUT与电源输出开关MOS管Q1的源极S连接，电源管理芯片U1的GND端接地。电源输出开关MOS管Q1的漏极D与二极管D1的阳极连接，二极管D1的阴极与CPU1模块连接。

CPU1输出控制电路包括结构相同且相互独立的CPU1第一输出控制电路、CPU1第二输出控制电路和CPU1第三输出控制电路。

CPU1第一输出控制电路包括三取二表决电路DL1和三个下拉电阻R10、R11和R12以及电阻R1。

CPU1模块为CPU1第一输出控制电路提供电源控制信号CPU1CTL1_FROM_CPU1，CPU2模块为CPU1第一输出控制电路提供电源控制信号CPU1CTL1_FROM_CPU2，CPU3模块为CPU1第一输出控制电路提供电源控制信号CPU1CTL1_FROM_CPU3，三个电源控制信号依次通过三取二表决电路DL1的三个输入端IN1、IN2和IN3进入三取二表决电路DL1。

同时，下拉电阻R10的一端与三取二表决电路DL1输入端IN1连接，另一端接地；下拉电阻R11的一端与三取二表决电路DL1输入端IN2连接，另一端接地；下拉电阻R12的一端与三取二表决电路DL1输入端IN3连接，另一端接地。

三取二表决电路DL1的输出端OUT输出一个电源控制信号CPU1_POWCTL1，且三取二表决电路DL1的输出端OUT还与电阻R1连接，电阻R1的另一端接地。

电源输出开关MOS管Q1的栅极G接收电源控制信号CPU1_POWCTL1，只有当电源输出开关MOS管Q1的栅源电压V_GS小于零并且小于电源输出开关MOS管Q1的开启电压时，电源输出开关MOS管Q1才会导通工作，以此方式来控制电源管理芯片U1的输出。

CPU1第二管理电路包括电源管理芯片U2、电源输出开关MOS管Q2和二极管D2。电源输出开关MOS管Q2与电源输出开关MOS管Q1均为P沟道MOS管，且电源输出开关MOS管Q2同样设置有一个具有保护作用的寄生二极管。

电源管理芯片U2的各端口的连接方式与电源管理芯片U1的连接方式相似，电源管理芯片U2的输入端POWER_IN与外部电源POWER_SIG连接，电源管理芯片U2的输出端POWER_OUT与电源输出开关MOS管Q2的源极S连接，电源管理芯片U2的GND端接地。电源输出开关MOS管Q2的漏极D与二极管D2的阳极连接，二极管D2的阴极与CPU1模块连接。

CPU1第二输出控制电路包括三取二表决电路DL2和三个下拉电阻R13、R14和R15以及电阻R2。

三取二表决电路DL2的连接方式与三取二表决电路DL1的连接方式类似，即：电源控制信号CPU1CTL2_FROM_CPU1、电源控制信号CPU1CTL2_FROM_CPU2和电源控制信号CPU1CTL2_FROM_CPU3依次通过三取二表决电路DL2的三个输入端IN1、IN2和IN3进入三取二表决电路DL2。

且下拉电阻R13的一端与三取二表决电路DL2输入端IN1连接，另一端接地；下拉电阻R14的一端与三取二表决电路DL2输入端IN2连接，另一端接地；下拉电阻R15的一端与三取二表决电路DL2输入端IN3连接，另一端接地。

三取二表决电路DL2的输出端OUT输出一个电源控制信号CPU1_POWCTL2，且三取二表决电路DL2的输出端OUT还与电阻R2连接，电阻R2的另一端接地。

电源输出开关MOS管Q2的栅极G接收电源控制信号CPU1_POWCTL2。同样的，只有当电源输出开关MOS管Q2的栅源电压V_GS小于零并且小于电源输出开关MOS管Q2的开启电压时，电源输出开关MOS管Q2才会导通工作，以此方式来控制电源管理芯片U2的输出。

CPU1第三管理电路的结构与CPU1第一管理电路和CPU1第二管理电路结构相同，包括电源管理芯片U3、电源输出开关MOS管Q3和二极管D3。电源输出开关MOS管Q3与电源输出开关MOS管Q1和电源输出开关MOS管Q2结构和功能完全相同，此处不再赘述。

电源管理芯片U3的连接方式与电源管理芯片U1和电源管理芯片U2的连接方式相似，此处不再赘述。

CPU1第三输出控制电路与CPU1第一输出控制电路和CPU1第二输出控制电路的结构和连接方式均相似。CPU1第三输出控制电路包括三取二表决电路DL3和三个下拉电阻R16、R17和R18以及电阻R3。

电源控制信号CPU1CTL3_FROM_CPU1、电源控制信号CPU1CTL3_FROM_CPU2和电源控制信号CPU1CTL3_FROM_CPU3依次通过三取二表决电路DL3的三个输入端IN1、IN2和IN3进入三取二表决电路DL3。

三取二表决电路DL3的三个输入端IN1、IN2和IN3分别与三个下拉电阻R16、R17和R18的一端连接，三个下拉电阻R16、R17和R18的另一端均接地。

三取二表决电路DL3的输出端OUT输出一个电源控制信号CPU1_POWCTL3，同样的，三取二表决电路DL3的输出端OUT与电阻R3连接，电阻R3的另一端接地。

电源输出开关MOS管Q3的栅极G接收电源控制信号CPU1_POWCTL3，控制电源管理芯片U3的输出。

CPU1电源电路中，三路CPU1电源管理电路中的三个二极管D1、D2和D3的阴极相互连接，三个二极管D1、D2和D3的阴极均与CPU1模块连接。

三个电源管理芯片U1、U2和U3输出的电源信号在通过三个电源输出开关MOS管Q1、Q2和Q3后对应通过三个二极管D1、D2和D3整合为一路后才送入CPU1模块的内部各电路，为其供电。二极管D1、D2和D3的单向导电性可有效防止三个冗余的电源管理芯片U1、U2、U3输出的电源信号相互干扰干涉。

如附图5和附图6所示，由于CPU2电源电路和CPU3电源电路的结构和功能与CPU1电源电路类似，故此处不再一一详细介绍。CPU2电源电路最终输出一个电源信号CPU2_POWER送入CPU2模块的内部各电路，为其供电；CPU3电源电路最终输出一个电源信号CPU3_POWER送入CPU3模块的内部各电路，为其供电。

如附图4所示，分别控制电源管理芯片U1、U2和U3是否工作输出的三个电源控制信号CPU1_POWCTL1、CPU1_POWCTL2和CPU1_POWCTL3是三个不同CPU分别发出的电源控制信号进行三取二表决后决定的。

如附图4和附图7所示，在三个CPU的控制下，CPU1电源电路中电源管理芯片U1、U2和U3为间歇式交替输出方式。为方便说明，将CPU1的一个供电周期分为T1、T2、T3、T4、T5和T6时间段。

在T1时间段内，电源管理芯片U2和U3对外输出，为CPU1供电，电源管理芯片U1被关断，不对外输出。

在T2时间段内，电源管理芯片U1、U2和U3同时对外输出，为CPU1供电。

在T3时间段内，电源管理芯片U1和U3对外输出，为CPU1供电，电源管理芯片U2被关断，不对外输出。

在T4时间段内，电源管理芯片U1、U2和U3同时对外输出，为CPU1供电。

在T5时间段内，电源管理芯片U1和U2对外输出，为CPU1供电，电源管理芯片U3被关断，不对外输出。

在T6时间段内，电源管理芯片U1、U2和U3同时对外输出，为CPU1供电。

在实际的一个控制周期内，T2、T4和T6时间段在整个控制周期占据的时间长度远远小于T1、T3和T5时间段，使得T1、T3和T5时间段的时长约占整个控制周期的三分之一。

CPU2电源电路和CPU3电源电路中的电源管理芯片在三个CPU的控制下的输出方式与CPU1电源电路中的电源管理芯片U1、U2和U3的输出方式相同，均为间歇式输出，且输出时序的规律相同，故此处不再一一详细介绍。

上述实施例的实施原理为：

因三个CPU模块电源电路的原理和电路结构相同，故此处以CPU1电源电路为例对原理流程进行介绍。外部电源POWER_SIG上电，为电源管理芯片U1、U2和U3供电，电源芯片U1、U2和U3将输出变换及稳压后的电源信号。此时因三个CPU模块内部电路还未上电，因此三个CPU模块输出的电源控制信号均为高阻态，没有逻辑控制功能。此时CPU1电源电路中的三个三取二表决电路DL1、DL2和DL3的信号输入端口IN1、IN2和IN3均受下拉电阻控制，使得所有信号输入端口的输入均为低电平，因此三个三取二表决电路DL1、DL2和DL3的三个表决输出信号CPU1_POWCTL1、CPU1_POWCTL2和CPU1_POWCTL3均为低电平；

电源输出开关MOS管Q1、Q2和Q3具有控制电路通断的功能，由于三个表决输出信号CPU1_POWCTL1、CPU1_POWCTL2和CPU1_POWCTL3分别由电源输出开关MOS管Q1、Q2和Q3的栅极G接收；电源输出开关MOS管Q1、Q2和Q3的源极S分别连接到电源管理芯片U1、U2和U3的输出端，电源管理芯片U1、U2和U3的输出端此时为电源电压，使得电源输出开关MOS管Q1、Q2和Q3的栅源电压V_GS小于零并且小于电源输出开关MOS管Q1、Q2和Q3的开启电压，进而使得的三个电源输出开关MOS管Q1、Q2和Q3均导通，最终三个电源管理芯片U1、U2和U3输出的电源信号在通过三个电源输出开关MOS管Q1、Q2和Q3后将通过三个二极管D1、D2和D3整合为一路后才送入CPU1模块的内部各电路，为其供电。二极管D1、D2和D3的单向导电性可有效防止三个冗余的电源管理芯片U1、U2、U3输出的电源信号相互干扰干涉，大大提高了供电系统的工作稳定性；

而当三个CPU模块均供电稳定后，将完成CPU模块初始化及三个CPU模块运行同步。当三个CPU模块运行同步后，三个三取二表决电路DL1、DL2和DL3每一个三取二表决电路都将收到三个CPU模块分别发出的三个电源控制信号，三个CPU模块发出电源控制信号经三取二表决电路DL1、DL2和DL3表决输出后作用于开关MOS管Q1、Q2和Q3的栅极G来控制电源输出开关MOS管的通断进而控制电源管理芯片U1、U2和U3的输出；

三个CPU模块对CPU1电源电路的一个控制周期的控制规律是：在T1时间段内关断电源管理芯片U1的输出而保留电源管理芯片U2和U3的输出；T2时间段内保留电源管理芯片U2和U3的输出的同时打开电源管理芯片U1的输出；T3时间段内关断电源管理芯片U2的输出而保留电源管理芯片U1和U3的输出；T4时间段内保留电源管理芯片U1和U3的输出的同时打开电源管理芯片U2的输出；T5时间段内关断电源管理芯片U3的输出而保留电源管理芯片U1和U2的输出；T6时间段内保留电源管理芯片U1和U2的输出的同时打开电源管理芯片U3的输出。上述控制周期循环执行，保证CPU1模块的持续供电。在T2、T4和T6时间段内三个电源同时输出，其作用是保证电源切换时，接力供电的连续性，防止出现电源输出突变现象。由于T2、T4和T6时间段在整个控制周期占据的时间长度远远小于T1、T3和T5时间段，从而使得每个电源管理芯片在每个控制周期内均有一段时间不对外输出工作，避免了电源管理芯片长时间工作的情况出现，以此方式降低了电源管理芯片的使用功耗，从而降低了电源管理芯片的温升，提高了系统的工作可靠性；

本供电电路还具备对故障CPU模块进行断电隔离和重启的功能。当CPU系统运行中检测到其中某个CPU模块运行中发生故障，多次无法正常完成三机同步工作，可对该CPU模块进行断电隔离或断电重启。具体流程为：其他两个正常运行的CPU模块均向故障CPU模块的输出控制电路发出断电的高电平控制信号，通过故障CPU模块的输出控制电路的三取二表决后，排除了故障CPU模块可能输出的干扰信号，保证三取二表决电路输出的电源控制信号为高电平，使得故障CPU模块的电源管理电路中的三个电源输出开关MOS管均处于截止状态，故障CPU模块的电源管理电路中的三个电源管理芯片不再输出工作，从而关断故障CPU模块电源，使得故障CPU模块重启或被隔离起来，保障系统的正常运行。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种高可靠三模冗余计算机供电电路，其特征在于，包括三个电源管理电路和三个CPU模块，每个所述电源管理电路包括三个电源输出开关MOS管和三个电源管理芯片，在同一电源管理电路中每个所述电源输出开关MOS管的源极S分别与一个电源管理芯片的输出端连接且三个电源输出开关MOS管的漏极D均与同一个CPU模块连接，所述电源输出开关MOS管的栅极G接收CPU模块发出的电源控制信号，同一电源管理电路中三个所述电源输出开关MOS管在CPU模块发出的电源控制信号的控制下交替导通。

2.根据权利要求1所述的一种高可靠三模冗余计算机供电电路，其特征在于，还包括三个输出控制电路，每个所述输出控制电路包括三个三取二表决电路，同一个所述三取二表决电路的三个输入端分别接收三个CPU模块发出的电源控制信号，所述三取二表决电路的输出端连接电源输出开关MOS管的栅极G。

3.根据权利要求2所述的一种高可靠三模冗余计算机供电电路，其特征在于，所述电源输出开关MOS管为P沟道MOS管且所述输出控制电路还包括下拉电阻，每个所述三取二表决电路的输入端均与下拉电阻的一端连接，所述下拉电阻的另一端接地。

4.根据权利要求1所述的一种高可靠三模冗余计算机供电电路，其特征在于，每个所述电源管理电路中的三个电源输出开关MOS管在CPU模块运行时有不少于两个电源输出开关MOS管处于导通状态。

5.根据权利要求4所述的一种高可靠三模冗余计算机供电电路，其特征在于，同一电源管理电路中任意一个所述电源输出开关MOS管在截止之前三个电源输出开关MOS管均处于导通状态。

6.根据权利要求1所述的一种高可靠三模冗余计算机供电电路，其特征在于，同一电源管理电路中的三个所述电源输出开关MOS管在CPU模块发出的电源控制信号的一个控制周期内导通的时间相同。

7.根据权利要求3所述的一种高可靠三模冗余计算机供电电路，其特征在于，任意两个正常运行的所述CPU模块对故障CPU模块的输出控制电路输出断电的高电平电源控制信号。

8.根据权利要求1所述的一种高可靠三模冗余计算机供电电路，其特征在于，每个所述电源管理电路还包括三个二极管，每个所述二极管设置于电源输出开关MOS管与CPU模块之间，电源输出开关MOS管的漏极D与二极管的阳极连接，三个二极管的阴极相互连接后与CPU模块连接。

Images