CN1122219C - 内插电路和配有该电路的重放设备或存储设备及其内插法 - Google Patents

Abstract

一种内插电路和装有该内插电路的记录和/或重放设备。该内插电路用一个具有预定系数值的FIR滤波器计算位于数据串中产生的不良数据部分上游和下游的数据的平均值，并从该平均值计算内插数据。该内插电路还用该FIR滤波器计算包含不良数据部分的数据的平均值，并从该内插数据计算差值，用于估算不良数据部分的数组码型。然后该内插电路在估算的数组码型中确定最佳数组，并用该最佳数组代替该不良数据。

Description

内插电路和配有该电路的重放 设备或存储设备及其内插法

本发明涉及用于内插数字数据的方法和设备，用于以1比特为基础数字化的数字数据的发送期间内插以预定的抽样数量为单位作为一个单元产生的不良数据。

迄今为止，在使用光盘，例如密致盘(CD)，或磁带，例如数字音频磁带(DAT)的记录和/或重放设备，或数字广播，例如卫星广播领域中已经采用了记录、重放和发送从模拟信号转换的数字信号的方法。上述常规数字音频发送设备中，已经规定抽样频率为48kHz或44.1kHz和量化比特的数量为16作为用于转换数字信号的格式。

然而，通过上面列举的数字音频发送设备，数字音频数据的量化比特的数量通常决定解调音频信号的动态范围。对于发送高质量音频信号，必须将量化比特的数量从当前的16比特增加到20或24比特。然而，一旦该量化比特被选定在预设值中，则对信号处理系统进行相应设计，以致量化比特的数量几乎不能增加。

对于数字化音频信号，Y.Yamazaki在日本声学协会期刊第46卷，第3号(1990)第251至257页上发表的题为″AD/DA转换器和数字滤波器″的文章已经提出了被称为Sigma-delta(∑Δ)调制的方法。

图1示出1比特∑Δ调制电路的结构。该图中，输入端91的输入音频信号经一加法器92提供给积分电路93。来自积分器93的输出信号被提供给比较器94，在其中与输入音频信号的中性点电位比较，以便每个抽样周期由1比特量化。抽样周期的频率(抽样频率)是常规频率48kHz或44.1kHz的64或128倍。量化比特也可以是2或4比特。

将该量化数据提供给一个一抽样延迟单元95并被其延迟一个抽样周期。该延迟数据被一个例如1比特D/A转换器96转换成模拟信号，该模拟信号被提供给加法器92，在此与来自输入端91的输入音频信号相加。从输出端97取出比较器94输出的量化数据。借助∑Δ调制电路进行的∑Δ调制，通过设定抽样周期频率为足够的更高值，用与一比特同样小的比特数量也可以获得动态范围更宽的音频信号。另外，可以保证足够宽的发送范围。另一方面，∑Δ调制电路的构成为其本身提供了积分功能，并可以相对容易地实现高A/D转换精度，因此被广泛用在A/D转换器中。利用这些特性，可以将∑Δ调制电路应用于处理高质量数据的记录设备，或应用于数据发送。

对于上述数字音频数据，如果发送系统中出现故障产生不良数据，该数据被固定为″1″或″0″。在数字音频数据中，连续的″1″或″0″分别相当于解调信号的正最大值或负最大值。例如，如果部分信号为不良，则在该不良部分产生最大电平噪声，因此可能破坏监听放大器或扬声器。

因此，在规定16比特格式作为量化比特数量的CD或DAT中，设定该信号格式，以便连续的″1″或″0″在解调信号中假定一个中间值而不变成最高电平。因此，即使产生如上所述的不良数据，不存在产生最高噪声电平的危险。另外，在该数据中设置一个纠错码，以便任何数据误差，如果有的话，可以被掩盖到预定范围。对于超出纠错码能力的数据故障，位于不良数据前面或后面的数据被用于内插，保留紧接不良数据前方的数据以便能够避免与人感性感官有关的问题。

对于这种内插，进行采用例如图2所示线性内插的处理。图2中，通过下面的等式(1)求出内插数据D_n，其中n是从1至N的整数。

     D_n＝D_A+nx(D_B-D_A)/N    ...(1)其中N是不良数据的数量，D_A是紧接不良数据前方的数据，D_B是紧接不良数据后的数据。

然而，通过∑Δ调制，由于每个数据的字长度较短，并且等于例如1比特，不能进行使用如上所述的在前数据或随后数据的内插。因此，可以采用包括用与不良数据部分同样长度的在先数据块代替不良数据部分的被称为预保留方法的方法。然而，由于连接点往往不平滑并且往往会产生很大在噪声，因此不能说该方法是有效的。

也可以设想将从上述∑Δ调制得到的数据转换成针对使用抽样滤波器的CD或DAT的常规信号格式的数据。如果该调制数据被转换成如上所述的常规信号格式的数据，通过进行与常规方式相同的内插或保流紧接的在先数据能够避免与人们听觉机构有关的任何问题。然而，被处理信号的特征与常规CD或DAT的特征一样，以致适用于∑Δ信号的特征，例如，宽带宽或大动态范围不能被利用。

因此，如果由于发送系统中的故障产生不良数据，在用于通过例如内插修正误差朝∑Δ调制中没有任何方法可以利用，以致很难在常见的发送系统中使用∑Δ调制。

本发明的一个目的是提供用于用简化的算术逻辑运算通过内插被∑Δ调制的1比特数据中产生的不良部分来内插数字数据的方法和设备。

一方面，本发明提供一种内插设备，用于内插由预定比特组成的不良数据块，该不良数据块是在通过∑Δ调制数字化的数字数据发送期间产生的。该设备包括计算装置，用于计算位于不良数据块上游并且不包含该不良数据块的数据串的第一平均值，位于不良数据块下游并且不包含该不良数据块的数据串的第二平均值，和基于包含不良数据块的数据串中位于紧接不良数据块前方和后方的数据的第三平均值，该设备还包括发生装置，用于根据由计算装置计算的第一平均值和第二平均值产生内插数据，和估算装置，用于根据由发生装置产生的内插数据和计算装置求出的第三平均值估算不良数据块的数组码型。该设备还包括内插数据产生装置，用于根据由估算装置估算的数组码型确定不良数据块的内插数据。

另一方面，本发明提供一种重放设备，用于从预先记录有数字数据的记录介质重放由∑Δ调制数字化的数字数据。该重放设备包括检测装置，用于检测重放数字数据中的不良数据块，计算装置，用于计算位于不良数据块上游并且不包含该不良数据块的数据串的第一平均值，位于不良数据块下游并且不包含该不良数据块的数据串的第二平均值，和基于包含不良数据块的数据串中位于紧接不良数据块正前方和后方的数据的第三平均值。该设备还包括发生装置，用于根据由计算装置计算的第一平均值和第二平均值产生内插数据，和估算装置，用于根据由发生装置产生的内插数据和计算装置求出的第三平均值估算不良数据块的数组码型。该设备还包括内插数据产生装置，用于根据由估算装置估算的数组码型确定不良数据块的内插数据，和开关装置，用于根据检测装置的检测结果经内插数据产生装置选择重放数字数据或数字数据。

本发明的再一个方面是提供一种记录设备，用于将由∑Δ调制数字化的数字数据记录在记录介质上。该记录设备包括检测装置，用于检测数字数据中的不良数据块，计算装置，用于计算位于不良数据块上游并且不包含该不良数据块的数据串的第一平均值，位于不良数据块下游并且不包含该不良数据块的数据串的第二平均值，和基于包含不良数据块的数据串中位于紧接不良数据块前方和后方的数据的第三平均值。该设备还包括发生装置，用于根据由计算装置计算的第一平均值和第二平均值产生内插数据，和估算装置，用于根据由发生装置产生的内插数据和计算装置求出的第三平均值估算不良数据块的数组码型。该设备还包括内插数据产生装置，用于根据由估算装置估算的数组码型确定不良数据块的内插数据，开关装置，用于根据检测装置的检测结果经内插数据产生装置选择重放数字数据或该数字数据，和记录装置，用于将来自开关装置的数字数据记录在记录介质上。

根据本发明，该不良数据块与一预定系数相乘，同时位于紧接该不良数据块前方和后方的数据与一变化系数相乘。依据通过简化计算估算的″1″和″0″的数量产生内插数据，而不取决于不良数据块的数组码型。

图1是用于产生1比特数字数据的∑Δ调制电路。

图2示出线性内插。

图3A示出预保留处理之前的数据串。

图3B示出预保留处理之后的数据串。

图4示出根据本发明的内插电路的方框图。

图5示出应用图1所示∑Δ调制电路的记录设备的方框图。

图6示出应用根据本发明内插电路的重放设备的方框图。

图7示出本发明的记录介质上记录的1比特数据的数据结构。

图8A示出根据本发明的1比特数据串中已经产生不良数据的情况下的数据结构。

图8B示出位于不良数据前面的一个数据串的基于4比特平均值的数据结构。

图8C示出八个4比特平均值被组成一组的移动平均处理输出。

图8D示出基于由移动平均处理产生的M_A和M_B的不良数据上的内插值。

图9示出一个用于求移动平均值的FIR滤波器。

图10A示出在1比特数据串中已经产生不良数据的情况下的数据结构。

图10B示出图9所示FIR滤波器的系数值。

图10C示出两级平均的结果作为FIR滤波器的输出。

图11示出根据本发明的不良数据估算结果的流程图。

参考附图，将详细说明根据本发明用于内插数字数据的方法和设备的优选实施例，以及采用该内插设备的记录方法和设备。

给出的实施例涉及优选用于数字音频记录和/或重放设备的内插电路，用于通过∑Δ调制来调制输入的音频信号，并将所调制的数据以1比特数字数据的形式记录在诸如磁带这类记录介质上，或从记录介质重放1比特数字数据并输出所得到的模拟音频信号。该内插电路对通过常用的纠错操作未能被校正的不良数据块进行内插。

参考图4，内插电路13包括一个作为乘法装置的移动平均电路36，用于将不良数据块与预定系数相乘，并将位于不良数据块前方和方后的数据与变化系数相乘；和一个数量估算处理电路37，用于从移动平均电路36的输出估算组成不良数据块的″1″和″0″的数量。内插电路13还包括一个内插数据发生电路38，用于根据数量估算处理电路37的估算结果确定不良数据块内插数据的数组码型，以产生内插数据。下面将说明内插电路13的操作。

采用内插电路13的数字音频记录和/或重放设备包括图5所示的记录单元10，用于以∑Δ调制来调制输入的音频信号，以提供1比特数字数据，并用于每隔1比特数据的预定数量将1比特数字音频数据与同步信号和纠错码一起记录。该数字音频记录和/或重放设备还包括图6所示的重放单元20，用于每隔1比特数据的预定数量从记录单元10的磁带9重放1比特数字数据。在内插电路13设置在重放单元20的情况下首先说明记录单元10。

在图5所示的记录单元10中，从输入端1经加法器2将一输入的音频信号提供给积分器3。积分器3的输出提供给比较器4，在此与输入的音频信号的中性点电位(″0V″)比较，并由每个抽样周期的1比特量化来量化。抽样周期频率，即抽样频率被设定为常用频率48kHz或44。1kHz的64或128倍。

该量化数据被提供给一个一抽样延迟单元5，在此将其延迟一个抽样周期。将被延迟的数据提供给1比特数字/模拟(D/A)转换器6，再从此处提供给加法器2，在其中与来自输入端1的输入音频信号相加。比较器4输出被∑Δ调制量化的输入音频信号的模式。将比较器4输出的量化数据提供给一个同步信号和纠错码(ECC)的附加电路7，在该附加电路7中，每隔预定的抽样数量将同步信号和纠错码(ECC)附加到由图7所示记录格式表示的量化数据。通过图7所示的记录格式，四个每个都是1比特量化数据的1比特数字数据被一起控制，例如数据D₀至D₄，每四个1比特数据附加同步信号S₀和S₁以及纠错码P₀和P₁。该同步信号S₀和S₁以及纠错码P₀和P₁在同步信号和纠错码附加电路7被附加。记录和/或重放期间产生的任何发送误差可以由这些纠错码P₀和P₁检测并校正。

图6所示的重放单元20由重放磁头1重放记录在磁带9上的1比特数字数据。以具有附加了同步信号和纠错码的格式记录1比特数字数据，以便当该1比特数字数据被提供给一个同步信号分离电路和纠错电路12时，同步信号与1比特数字数据分离，并同时纠错，以便由输入的音频信号的∑Δ调制产生的组合为一个单元的仅四个1比特数字数据被在重放单元20取出。

然而，在记录和/或重放期间，存在一个不良数据块包含不良数据，以致该块不能被按组合在一起作为一个单元的四个1比特数字数据进行修正的情况。这些不良数据块被认为是由数字音频记录和/或重放设备或外部设备中的故障、损坏作为记录介质的记录介质9、或数据发送信道中的线路断开产生的。

因此，如果在记录或重放期间产生不能被同步信号分离电路和纠错电路12校正的不良数据块，数字音频记录和/或重放设备20使内插电路13输出不良数据块的内插数据。内插电路13进行内插操作，包括将四个1比特数字数据组成不良数据块与在不良数据块宽度范围内保持常数值的系数相乘，同时将位于不良数据块前和后的数据与变化系数相乘，估算不良数据块中″1″和″0″的数量，并在保持总能量量值适合于四个1比特数字数据的同时确定″0″和″1″的数组码型。由一个内插处理控制电路23控制由内插电路13进行的内插操作。如果不存在不能由同步信号分离电路和纠错电路12校正的不良数据块，内插电路13输出非内插数据以取代内插数据。非内插数据是不为不良数据块的四个1比特数字数据。

由内插电路13输出的内插数据或非内插数据由模拟滤波器14恢复成模拟音频信号，该模拟音频信号在监听端15被取出。

由内插电路13输出的内插数据或非内插数据由一个作为抽取滤波器的数字滤波器16转换成诸如CD或DAT这类任意信号格式。这些被转换成任意格式的数据经一个任意格式数字记录装置的重放系统17、一个CD或DAT重放系统18或一个重放系统19被提供给一个常用D/A转换器21。在输出端22输出模拟音频信号。

图4示出内插电路13的布置。从同步信号分离电路和纠错电路12经输入端30提供的四个1比特数字数据被延迟电路31延迟。将延迟电路31延迟的四个1比特数字数据提供给内插单元32和选择器33，用于在来自内插单元32的内插数据和来自延迟电路31的非内插数据之间选择地进行切换，。

内插单元32包括一个移动平均处理电路36，一个数量估算处理电路37和一个内插数据发生电路38。

选择器33包括一个从延迟电路31提供非内插数据的选择端a，从内插处理器32提供内插数据的另一个选择端b，和一个响应从同步信号分离电路和纠错电路12经控制端34提供的内插起动/截止控制信号，适合于有选择地移动到选择端a和b的移动触头c。

当判断由重放磁头11重放的四个1比特数字数据是不能被常用纠错检测的不良数据块时，同步信号分离电路和纠错电路12将内插起动控制信号送到控制信号端34。选择器33使其移动触头c移动与选择端b接触，用于在输出端35输出来自内插电路13的内插数据。当判断由重放磁头11重放的四个1比特数字数据不是不良数据块时，同步信号分离电路和纠错电路12经信号控制端34将内插截止控制信号送到选择器33。然后，选择器33使其移动触头c移动与选择端a接触，用于在输出端35输出非内插数据。

下面参考图8至10说明内插处理器32操作的原理。假设由重放磁头11从磁带9重放的1比特数字数据中已经产生如图8A所示的由四个1比特数字数据D₁₂，D₁₃，D₁₄和D₁₅组成的一个不良数据块Bb。

移动平均处理电路36以图8A所示四和八个分支对位于不良数据块B_b前的11个正确的1比特数字音频数据D₁至D₁₁进行两步移动平均滤波，用于为图8D中所示的点P_A获得一个移动平均值M_A。以四个比特组成一组，例如按D₁至D₄、D₂至D₅、D₃至D₆、D₄至D₇、D₅至D₈、D₆至D₉、D₇至D₁₀和D₈至D₁₁这样的组，对图8A所示1比特数字音频数据D₁至D₁₁进行四分支移动平均处理，用于形成图8B所示八个4分支移动平均输出。以被组成一组的4分支移动平均的八个输出的8分支移动平均对这些4分支移动平均输出进行处理，用于获得8分支移动平均输出，以便使图8D中所示的点P_A获得一个移动平均值M_A。

两级移动平均滤波器可以由下面的等式表示：

M_A＝{(D1+D2+D3+D4)/4+(D2+D3+D4+D5)/4+(D3+D4+D5+D6)/4+(D4+D5+D6+D7)/4+(D5+D6+D7+D8)/4+(D6+D7+D8+D9)/4+(D7+D8+D9+D10)/4+(D8+D9+D10+D11)/4}/8

                                        ...(1)

两级移动滤波器可以由一个4分支FIR滤波器和一个8分支FIR滤波器构成。然而，为简化其结构，例如可以简单地由一个图9所示的11分支IFR滤波器构成。

11FIR滤波器的输出可以由下式表示：

M_A＝D1×K0+D2×K1+D3×K2+D4×K3+D5×K4+D6×K5+D7×K6+D8×K7+D9×K8+D10×K9+D11×K10

                                     ...(2)等式(1)可以扩展到

M_A＝(D1+D2×2+D3×3+D4×4+D5×4+D6×4+D7×4+D8×4+D9×3+D10×2+D11×1)/32

                                     ...(3)

如果将一个1/32乘法器作为一个乘法单元插入例如图9所示11分支FIR滤波器的输入级，通过设定系数K1至K10，以使K1＝1、K2＝2、K3＝3、K4＝4、K5＝4、K6＝4、K7＝4、K8＝3、K9＝1和K10＝1，可以用图9所示11分支FIR滤波器实现两级移动滤波器。

因此，通过如上面所示设定图9所示FIR滤波器的系数K1至K10，并输入滤波器的1比特数字音频数据D₁至D₁₀可以求出移动平均值M_A。

移动平均处理电路36也对不良数据块B_b下游11个正确的1比特数字音频信号D₁₇至D₂₇进行上面规定的2级移动平均，用于为点P_B获得一个移动平均值M_B。

与移动平均值M_A相似，可以用图9所示11分支FIR滤波器为点P_B求出移动平均值M_B。这种情况下，系数K1至K10为如上面所示的相同值。

然后，使用两点的移动平均值M_A和M_B，通过线性内插用

                 M_C′＝(M_A+M_B)/2计算误差数据的中点值M_C

也可以从包含不良数据块B_b的11个1比特数字数据D₉至D₁₉获得移动平均值M_C。如果使用图9所示的11FIR滤波器，可以通过下式给出移动平均值M_C：

M_c＝{D₉×K₀+D₁₀×K₁+D₁₁×K₂+D₁₂×K₃+D₁₃×K₄+D₁₄×K₅+D₁₅×K₆+D₁₆×K₇+D₁₇×K₈+D₁₈×K₉+D₁₉×K₁₀}/32

                                             ...(4)

在通过移动平均处理电路36进行的两级移动平均中，从1比特数字数据D₉至D₁₉，即D₉至D₁₂、D₁₀至D₁₃、D₁₁至D₁₄、D₁₂至D₁₅、D₁₃至D₁₆、D₁₄至D₁₇、D₁₅至D₁₈和D₁₆至D₁₉对四个1比特数字数据进行4分支移动平均，以产生进一步由8分支移动平均处理处理的八个4分支移动平均输出。因此移动平均值M_C为：

M_c＝{(D₉+D₁₀+D₁₁+D₁₂)/4+(D₁₀+D₁₁+D₁₂+D₁₃)/4+(D₁₁+D₁₂+D₁₃+D₁₄)/4+(D₁₂+D₁₃+D₁₄+D₁₅)/4+(D₁₃+D₁₄+D₁₅+D₁₆/4+(D₁₄+D₁₅+D₁₆+D₁₇)/4+(D₁₅+D₁₆+D₁₇+D₁₈)/4+(D₁₆+D₁₇+D₁₈+D₁₉)/4}/8

    ＝{D₉×1+D₁₀×2+D₁₁×3+(D₁₂+D₁₃+D₁₄+D₁₅)×4+D₁₆×4+D₁₇×3+D₁₈×2+D₁₉×1}/32

                                      ...(5)

未知量是图10A的不良数据块B_b的误差数据D₁₂、D₁₃、D₁₄、D₁₅。由于等式4和5相同，与这些项相关的系数K₃至K₆是如图10B所示的常数值4。如图10B所示，由于K₀＝1、K₁＝2和K₂＝3，系数K₀至K₂向右上升，由于K₇＝4、K₈＝3、K₉＝2和K₁₀＝1，系数K₇至K₁₀向右下降。移动平均电路36使用图10B所示的这些系数进行两级移动平均。

因此，即使四个误差数据D₁₂、D₁₃、D₁₄、D₁₅的″1″和″0″的数组码型是未知的，可以通过″1″和″0″的数量确定移动平均值M_C。数量估算计算电路37从通过设定M_C＝M_C′获得的等式(D₁₂+D₁₃+D₁₄+D₁₅)＝M_C′-(D₉x1+D₁₀x2+D₁₁x3+D₁₆ x4+D₁₇x3+D₁₈x2+D₁₉x1)/4估算″1″和″0″的数量。

在上面的等式中，如果D(1)＝1并且D(0)＝-1，数量估算电路37估算″1″和″0″的数量如下：

D₁₂+D₁₃+D₁₄+D₁₅＝4—→″1″，4；″0″，0

D₁₂+D₁₃+D₁₄+D₁₅＝2—→″1″，3；″0″，1

D₁₂+D₁₃+D₁₄+D₁₅＝0—→″1″，2；″0″，2

D₁₂+D₁₃+D₁₄+D₁₅＝-2—→″1″，1；″0″，3

D₁₂+D₁₃+D₁₄+D₁₅＝-4—→″1″，0；″0″，4

通过由移动平均电路36进行移动平均，使系数值在误差数据宽度范围内为常数，数量估算电路37能够容易地估算误差数据中″1″和″0″的数量。虽然4分支和8分支两级移动平均是对4比特误差进行的，本发明不限于上面给出的这些比特数量、分支数量或级的数量。

如果如上所述能够由数量估算电路37估算误差数据中″0″和″1″的数量，则能够保持总能量量值适合于1比特数字数据。因此，在保持由″1″和″0″的数量确定的能量量值的同时，如果内插数据发生电路38确定内插数据的″1″和″0″的数组码型以产生内插数据则是充分的。例如，如果″1″的数量和″0″的数量都是2，可以考虑五个码型0011、0101、1001、1010和1100作为候选内插码型。因此，如果这五个数组码型适合于不良数据块B_b则是充分的。

参考用于确定数组码型的方法，求出在不良数据块B_b中用″0″和″1″代替D₁₂的情况下D₂至D₁₂的移动平均值。

所求出的移动平均值与图8D所示的P_A和P_B之间间隔的线性内插值比较，作为移动平均的参考值，接受更接近该参考值的移动平均作为校正值。

然后用″0″和″1″代替D₁₃求出D₃至D₁₃的移动平均值。

所求出的移动平均值与线性内插的移动平均的参考值比较，接受更接近该参考值的移动平均值作为校正数据。

对不良数据块的每个比特重复该操作，以判断比特为″0″或″1″。由于″0″或″1″的比特数量是预先求出的，当达到这些数量时该操作终止。

内插处理器32以这种方式内插不良数据块B_b，并将所得到的数据送到选择器33的选择端b。如果经控制信号端34从同步信号分离电路和纠错电路12馈送内插起动控制信号，内插电路13将选择器33的动触点c连接到选择端b，用于在输出端35输出内插数据。

根据内插处理器32的上述操作原理，参考图11的流程图说明包括内插处理器32在内的内插电路13的直观操作。由于内插电路13在内插控制电路23的控制下进行内插，图11的流程示出由内插控制电路23执行的控制流程。

在步骤S1，内插控制电路23将由四个1比特音频数据组成的数据块中的多个可能的″1″和″0″的数量码型与图10所示恒定系数相乘，用于求出多个与不良数据块B_b对应的候选值M_C2′。

然后，内插控制电路23转入步骤S2，判断是否已经将内插起动控制信号提供给控制信号端34。如果断定内插起动控制信号已经提供给控制信号端34，内插控制电路23转入步骤S3，以使移动平均电路36求出图8D所示的移动平均值M_A和M_B。

然后，内插控制电路23转入步骤S4，以使移动平均电路36进行D₉ xK₀+D₁₀ xK₁+D₁₁ xK₂的运算，其中D₉、D₁₀和D₁₁是位于不良数据块B_b前面的数据，系数K₀、K₁和K₂是具有向右上升梯度的这些部分，如图10B所示。将运算结果设定为M_C1′。

然后，内插控制电路23转入步骤S5，以使移动平均电路36进行D₁₆ xK₇+D₁₇ xK₈+D₁₈ xK₉+D₁₉ xK₁₀的运算，其中D₁₆、D₁₇、D₁₈和D₁₉是不良数据块B_b后面的数据，系数K₇、K₈、K₉和K₁₀是具有向右下降梯度的这些部分，如图10B所示。将运算结果设定为M_C3′。

然后，内插控制电路23转入步骤S6，以便计算内插数据候选M_C′。该内插数据候选M_C′可以表示为相当于不良数据块B_b的多个候选M_C2′、按步骤S4求出的M_C1′的计算结果和按步骤S5求出的M_C3′的计算结果之一的总和。然后，内插控制电路23转入步骤S7，以使数量估算电路37计算M_C′-(M_C1′+M_C3′)/4，以便估算具有最接近按步骤S1求出的″1″和″0″的数量码型的多个候选M_C2′之一。

然后，内插控制电路23转入步骤S6，以使候选数据发生电路38根据估算的多个候选M_C2′之一产生具有固定″1″和″0″数组码型的内插数据，而同时保持四个1比特数字数据的总能量值。

内插控制电路23控制内插电路13的各个部分进行内插操作。因此，即使1比特数字数据记录/重放期间产生常用纠错不能校正的不良数据，采用本实施例的内插电路13的数字音频记录和/或重放设备的重放单元20能够根据不良数据块内插1比特数字数据。由于内插电路在估算″1″和″0″数量以后确定数组码型，因此可以简化处理操作。

仅估算不良数据块中的″0″和″1″的数量是充分的，而无需确定不良数据块的正确数组码型。

其原因是，在被∑Δ调制的1比特数据流中，如果不良数据块中的数组码型是″0010″、″1000″或″0100″，解调的数据中不产生严重错误。

然而，如果包含在不良数据块中的″0″或″1″的数量改变，解调的数据中产生严重错误。

换句话说，被∑Δ调制的1比特数据中的错误明显地取决于数据的″0″和″1″的数量，而与数据的数组码型无关。

根据本发明的数字数据内插方法和设备不仅限应用于数字音频记录和/或再生设备。记录1比特数字音频数据的记录介质也可以是光记录介质。如果预定抽样数量等于被纠错的数据单元的数量，则预定抽样单元的数量不仅限于4。

通过根据本发明的内插方法，由于″0″和″1″的数组码型是在估算″1″和″0″的数量后，通过将1比特数字数据发送期间产生的不良数据块与一个预定系数相乘，以及将不良数据前和后的数据与变化系数相乘确定的，可以在无需进行复杂操作的情况下对不良数据块进行内插。

另外，通过根据本发明的内插设备，由于乘法装置将不良数据块与一个预定系数相乘，将不良数据块上游和下游的数据与可变系数相乘，数量估算装置根据乘法装置的输出结果估算″1″和″0″的数量，并且内插数据发生装置根据″1″和″0″的数量确定不良数据块内插数据的数组码型以产生内插数据，因此，可以在无需进行复杂操作的情况下完成1比特数字数据的内插。

Claims (8)

1.用于内插由预定比特构成的不良数据块的内插设备，所述不良数据块在由∑Δ调制数字化的数字数据发送期间已经产生，该装置包括：

计算装置，用于计算位于不良数据块上游并且不包含该不良数据块的数据串的第一平均值，位于不良据块下游并且不包含该不良数据块的数据串的第二平均值，和基于包含不良数据块的数据串中位于紧接不良数据块前方和后方的数据的第三平均值，

发生装置，用于根据由所述计算装置计算的第一平均值和第二平均值产生内插数据，

估算装置，用于根据由所述发生装置产生的内插数据和所述计算装置求出的所述第三平均值估算不良数据块的数组码型，

内插数据产生装置，用于根据由估算装置估算的数组码型确定不良数据块的内插数据。

2.根据权利要求1所述的内插设备，其特征在于不良数据块的数组码型是通过估算被包含在不良数据块中的″0″和″1″的数量估算的。

3.根据权利要求1所述的内插装置，其特征在于计算装置是一个FIR滤波器。

4.根据权利要求1所述的内插设备，其特征在于从由所述估算装置估算的数组码型候选中确定一个正确的数组码型。

5.一种重放设备，用于从预先记录有数字数据的记录介质重放由∑Δ调制数字化的数字数据，包括：

检测装置，用于检测重放数字数据中的不良数据块，计算装置，用于计算位于不良数据块上游并且不包含该不良数据块的数据串的第一平均值，位于不良数据块下游并且不包含该不良数据块的数据串的第二平均值，和基于包含不良数据块的数据串中位于紧接不良数据块正前方和后方的数据的第三平均值；

发生装置，用于根据由所述计算装置计算的第一平均值和第二平均值产生内插数据；

估算装置，用于根据由所述发生装置产生的内插数据和所述计算装置求出的所述第三平均值估算不数据块的数组码型；

内插数据产生装置，用于根据由所述估算装置估算的数组码型确定不良数据块的内插数据；

开关装置，用于根据所述检测装置的检测结果经内插数据产生装置选择重放数字数据或数字数据。

6.一种记录设备，用于将由∑Δ调制数字化的数字数据记录在记录介质上，包括：

检测装置，用于检测数字数据中的不良数据块；

计算装置，用于计算位于不良数据块上游并且不包含该不良数据块的数据串的第一平均值，位于不良数据块下游并且不包含该不良数据块的数据串的第二平均值，和基于包含不良数据块的数据串中位于紧接不良数据块前方和后方的数据的第三平均值；

发生装置，用于根据由所述计算装置计算的第一平均值和第二平均值产生内插数据；

估算装置，用于根据由所述发生装置产生的内插数据和所述计算装置求出的所述第三平均值估算不良数据块的数组码型；

内插数据产生装置，用于根据由估算装置估算的数组码型确定不良数据块的内插数据；

开关装置，用于根据所述检测装置的检测结果经内插数据产生装置选择重放数字数据或该数字数据；和

记录装置，用于将来自所述开关装置的数字数据记录在记录介质上。

7.用于内插由预定比特构成的不良数据块的内插方法，所述不良数据块在由∑Δ调制数字化的数字数据发送期间已经产生，包括步骤

计算位于不良数据块上游并且不包含该不良数据块的数据串的第一平均值，位于不良数据块下游并且不包含该不良数据块的数据串的第二平均值，和基于包含不良数据块的数据串中位于紧接不良数据块前方和后方的数据的第三平均值；

根据第一平均值和第二平均值产生内插数据；根据所述计算的内插数据和所述第三平均值确定所述不良数据块的数组码型的候选；

从所确定的候选数组码型为所述不良数据块确定内插数据。

8.用于内插由预定比特构成的不良数据块的内插设备，所述不良数据块在由∑Δ调制数字化的数字数据发送期间已经产生，该装置包括：

一个滤波器，用于计算位于不良数据块上游并且不包含该不良数据块的数据串的第一平均值，和位于不良数据块下游并且不包含该不良数据块的数据串的第二平均值；

一个第一计算单元，用于根据位于紧接不良数据块前方和后方的数据计算第三平均值；

一个第二计算装置，用于根据由所述计算装置计算的第一平均值和第二平均值产生内插数据；一个发生器，用于根据由所述发生装置产生的内插数据和所述计算装置求出的所述第三平均值产生不良数据块的数组码型；

一个内插数据发生器，用于根据由所述发生器估算的数组码型确定不良数据块的内插数据。

Images